JPH05182984A - Manufacture of thin-film transistor - Google Patents

Manufacture of thin-film transistor

Info

Publication number
JPH05182984A
JPH05182984A JP35991691A JP35991691A JPH05182984A JP H05182984 A JPH05182984 A JP H05182984A JP 35991691 A JP35991691 A JP 35991691A JP 35991691 A JP35991691 A JP 35991691A JP H05182984 A JPH05182984 A JP H05182984A
Authority
JP
Japan
Prior art keywords
active layer
insulating film
semiconductor active
film transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35991691A
Other languages
Japanese (ja)
Inventor
Osamu Miura
修 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35991691A priority Critical patent/JPH05182984A/en
Publication of JPH05182984A publication Critical patent/JPH05182984A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain a thin-film transistor whose electric characteristic is excellent by a method wherein the deterioration of the film quality of a semiconductor active layer due to an etching operation is avoided. CONSTITUTION:A gate electrode 2, a gate insulating film 3, a semiconductor active layer 4 and an interlayer insulating film 5 are formed sequentially on a transparent insulating substrate 1. After that, a pair of contact holes 6a, 6b are formed in prescribed regions of the interlayer insulating film 5; a highly conductive semiconductor substance is filled into the contact hole; ohmic electrodes 7a, 7b as source-drain electrodes are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電気的特性が優れ、光
デバイスとしても使用可能の薄膜トランジスタを製造で
きる薄膜トランジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor which has excellent electric characteristics and can be used as an optical device.

【0002】[0002]

【従来の技術】図8(a)は従来の薄膜トランジスタを
示す断面図、図8(b)は同じくその平面図である。な
お、図8(a)は、図8(b)のA−A線による断面図
である。
2. Description of the Related Art FIG. 8A is a sectional view showing a conventional thin film transistor, and FIG. 8B is a plan view thereof. Note that FIG. 8A is a sectional view taken along the line AA of FIG.

【0003】透明絶縁基板11上には、所定の形状でゲ
ート電極12が形成されている。また、基板11上に
は、ゲート電極12を覆うようにしてゲート絶縁膜13
が形成されている。更に、このゲート絶縁膜13上に
は、ゲート電極12を覆うようにして半導体活性層14
が形成されている。
A gate electrode 12 having a predetermined shape is formed on a transparent insulating substrate 11. The gate insulating film 13 is formed on the substrate 11 so as to cover the gate electrode 12.
Are formed. Further, the semiconductor active layer 14 is formed on the gate insulating film 13 so as to cover the gate electrode 12.
Are formed.

【0004】この半導体活性層14上には、ソース・ド
レイン電極である一対のオーミック電極17a,17b
が形成されている。そして、基板11上には、オーミッ
ク電極17a,17bに夫々接続された配線層18a,
18bが所定のパターンで形成されている。なお、オー
ミック電極17a,17bは、平面視でその一部がゲー
ト電極12に若干重なるように配置されている。
On the semiconductor active layer 14, a pair of ohmic electrodes 17a and 17b which are source / drain electrodes.
Are formed. Then, on the substrate 11, the wiring layers 18a connected to the ohmic electrodes 17a, 17b,
18b is formed in a predetermined pattern. The ohmic electrodes 17a and 17b are arranged such that a part thereof overlaps the gate electrode 12 in a plan view.

【0005】このように構成された従来の薄膜トランジ
スタにおいて、ゲート電極12及びソース・ドレイン電
極(オーミック電極17a,17b)に夫々所定の電圧
を印加すると、ゲート電極12の上方の半導体活性層1
4に電界が印加され、ゲート絶縁膜13と半導体活性層
14との界面に反転層が発生する。これにより、薄膜ト
ランジスタとしての所定の動作が可能になる。
In the conventional thin film transistor thus configured, when a predetermined voltage is applied to the gate electrode 12 and the source / drain electrodes (ohmic electrodes 17a and 17b), the semiconductor active layer 1 above the gate electrode 12 is applied.
An electric field is applied to 4 to generate an inversion layer at the interface between the gate insulating film 13 and the semiconductor active layer 14. This enables a predetermined operation as a thin film transistor.

【0006】次に、上述した薄膜トランジスタの製造方
法について、図8(a),(b)を参照して説明する。
Next, a method of manufacturing the above-mentioned thin film transistor will be described with reference to FIGS. 8 (a) and 8 (b).

【0007】先ず、透明絶縁基板11上にゲート電極1
2を選択的に形成する。その後、このゲート電極12上
を含む基板11上の領域にゲート絶縁膜13を形成す
る。
First, the gate electrode 1 is formed on the transparent insulating substrate 11.
2 is selectively formed. After that, the gate insulating film 13 is formed in the region on the substrate 11 including the gate electrode 12.

【0008】次に、このゲート絶縁膜13上の所定領域
に半導体活性層14及び導電性が高い半導体物質からな
るオーミック層を順次形成する。
Next, a semiconductor active layer 14 and an ohmic layer made of a semiconductor material having high conductivity are sequentially formed in a predetermined region on the gate insulating film 13.

【0009】次に、エッチング法を使用して、前記オー
ミック層の表面から半導体活性層14に到達する溝19
を形成することにより前記オーミック層をゲート電極1
2の上方で電気的に2分割し、オーミック電極17a,
17bを得る。この場合に、平面視で、オーミック電極
17a,17bの一部がゲート電極12に重なるように
する。
Next, an etching method is used to form a groove 19 which reaches the semiconductor active layer 14 from the surface of the ohmic layer.
To form the ohmic layer on the gate electrode 1
2 is electrically divided into two above the ohmic electrode 17a,
You get 17b. In this case, part of the ohmic electrodes 17a and 17b overlaps the gate electrode 12 in plan view.

【0010】次いで、オーミック電極17a,17bに
接触する配線層18a,18bを所定のパターンで形成
する。これにより、薄膜トランジスタが完成する。
Next, the wiring layers 18a and 18b contacting the ohmic electrodes 17a and 17b are formed in a predetermined pattern. Thereby, the thin film transistor is completed.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
た従来の薄膜トランジスタの製造方法には、以下に示す
問題点がある。即ち、従来、半導体活性層14上に導電
性が高い半導体物質からなる薄膜(即ち、オーミック
層)を形成した後、例えばドライエッチング法によりこ
の薄膜に溝19を設けることによりオーミック電極17
a,17bを形成している。この場合に、オーミック電
極17a,17bが相互に電気的に短絡しないように、
溝19の底面がオーミック層の下面よりも若干下方に位
置するように、半導体活性層14の表面も若干エッチン
グする必要がある。このため、ゲート電極12の上方の
活性領域(即ち、ゲート絶縁膜13と半導体活性層14
との界面近傍の領域)及び半導体活性層14のエッチン
グにより露出した部分は、エッチングガス及び電界の印
加により著しくダメージを受けて、膜質が劣化してしま
う。従って、薄膜トランジスタの電気的特性も劣化す
る。特に、半導体活性層14の層厚が薄い場合は、エッ
チングにおけるダメージの影響大きく、電気的特性の劣
化が著しい。
However, the above-described conventional method of manufacturing a thin film transistor has the following problems. That is, conventionally, after forming a thin film (that is, an ohmic layer) made of a semiconductor material having high conductivity on the semiconductor active layer 14, the ohmic electrode 17 is formed by forming a groove 19 in this thin film by, for example, a dry etching method.
a and 17b are formed. In this case, the ohmic electrodes 17a and 17b are prevented from electrically shorting each other,
The surface of the semiconductor active layer 14 needs to be slightly etched so that the bottom surface of the groove 19 is located slightly below the lower surface of the ohmic layer. Therefore, the active region above the gate electrode 12 (that is, the gate insulating film 13 and the semiconductor active layer 14 is formed).
The region near the interface with) and the portion of the semiconductor active layer 14 exposed by etching are significantly damaged by the application of the etching gas and the electric field, and the film quality deteriorates. Therefore, the electrical characteristics of the thin film transistor are also deteriorated. In particular, when the semiconductor active layer 14 is thin, the influence of damage in etching is great and the electrical characteristics are significantly deteriorated.

【0012】本発明はかかる問題点に鑑みてなされたも
のであって、エッチングによる半導体活性層のダメージ
を低減し、電気的特性が優れた薄膜トランジスタを製造
することができる薄膜トランジスタの製造方法を提供す
ることを目的とする。
The present invention has been made in view of the above problems, and provides a method of manufacturing a thin film transistor which can reduce damage to a semiconductor active layer due to etching and can manufacture a thin film transistor having excellent electrical characteristics. The purpose is to

【0013】[0013]

【課題を解決するための手段】本発明に係る薄膜トラン
ジスタの製造方法は、少なくともその表面が絶縁体から
なる基板の表面上にゲート電極を選択的に形成する工程
と、このゲート電極上を含む前記基板上の領域にゲート
絶縁膜を形成する工程と、このゲート絶縁膜上に半導体
活性層を選択的に形成する工程と、この半導体活性層上
に層間絶縁膜を形成する工程と、この層間絶縁膜におけ
る平面視で前記ゲート電極の両側部の領域に前記半導体
活性層の表面に到達する一対のコンタクト孔を形成する
工程と、これらのコンタクト孔を半導体物質で埋め込ん
でオーミック電極を形成する工程と、を有することを特
徴とする。
A method of manufacturing a thin film transistor according to the present invention comprises a step of selectively forming a gate electrode on a surface of a substrate having at least the surface made of an insulator, and the step of including the gate electrode. A step of forming a gate insulating film in a region on the substrate; a step of selectively forming a semiconductor active layer on the gate insulating film; a step of forming an interlayer insulating film on the semiconductor active layer; A step of forming a pair of contact holes reaching the surface of the semiconductor active layer in regions on both sides of the gate electrode in a plan view of the film; and a step of filling these contact holes with a semiconductor material to form an ohmic electrode. , Are included.

【0014】[0014]

【作用】本発明においては、半導体活性層上に層間絶縁
膜を形成し、この層間絶縁膜の所定領域に一対のコンタ
クト孔を設け、これらのコンタクト孔を半導体物質で埋
め込んでオーミック電極を形成する。従って、本発明に
おいては、半導体活性層をエッチングしなくてもオーミ
ック電極を形成することができる。また、コンタクト孔
形成時には半導体活性層が層間絶縁膜で被覆されている
ため、コンタクト孔形成時のエッチングによる半導体活
性層のダメージを回避できる。これにより、電気的特性
が優れた薄膜トランジスタを得ることができる。
In the present invention, an interlayer insulating film is formed on a semiconductor active layer, a pair of contact holes are provided in a predetermined region of the interlayer insulating film, and these contact holes are filled with a semiconductor material to form an ohmic electrode. .. Therefore, in the present invention, the ohmic electrode can be formed without etching the semiconductor active layer. Further, since the semiconductor active layer is covered with the interlayer insulating film at the time of forming the contact hole, damage to the semiconductor active layer due to etching at the time of forming the contact hole can be avoided. Accordingly, a thin film transistor having excellent electric characteristics can be obtained.

【0015】[0015]

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

【0016】図1乃至図6は本発明の実施例に係る薄膜
トランジスタの製造方法を工程順に示す断面図、図7
(a)は本実施例方法により製造した薄膜トランジスタ
を示す断面図、図7(b)は同じくその平面図である。
なお、図7(a)は図7(b)のA−A線による断面図
である。
1 to 6 are sectional views showing a method of manufacturing a thin film transistor according to an embodiment of the present invention step by step.
7A is a sectional view showing a thin film transistor manufactured by the method of this embodiment, and FIG. 7B is a plan view thereof.
7A is a sectional view taken along the line AA of FIG. 7B.

【0017】先ず、図1に示すように、透明絶縁基板1
上に、Mo、Cr若しくはAl等の金属又は半導体導電
膜により、ゲート電極2を選択的に形成する。
First, as shown in FIG. 1, the transparent insulating substrate 1
The gate electrode 2 is selectively formed on the upper surface by a metal such as Mo, Cr, or Al or a semiconductor conductive film.

【0018】次に、図2に示すように、ゲート電極2上
を含む基板1上の領域に、窒化シリコン(SiNX )又
は酸化シリコン(SiO2 )等により、ゲート絶縁膜3
を形成する。
Next, as shown in FIG. 2, the gate insulating film 3 is formed in a region on the substrate 1 including the gate electrode 2 by using silicon nitride (SiN x ) or silicon oxide (SiO 2 ).
To form.

【0019】次に、図3に示すように、このゲート絶縁
膜3上に、単結晶シリコン薄膜又は多結晶シリコン薄膜
等の半導体膜からなる半導体活性層4を選択的に形成す
る。
Next, as shown in FIG. 3, a semiconductor active layer 4 made of a semiconductor film such as a single crystal silicon thin film or a polycrystalline silicon thin film is selectively formed on the gate insulating film 3.

【0020】次に、図4に示すように、半導体活性層4
上に、窒化シリコン(SiNX )又は酸化シリコン(S
iO2 )等により層間絶縁膜5を形成する。その後、ド
ライエッチング又はウエットエッチングにより、層間絶
縁膜5における平面視でゲート電極2の両側部の領域に
半導体活性層4の表面に到達する一対のコンタクト孔6
a,6bを形成する。なお、これらのコンタクト孔6
a,6bは、平面視でゲート電極2に若干重なるように
する。
Next, as shown in FIG. 4, the semiconductor active layer 4
Silicon nitride (SiN x ) or silicon oxide (S
The interlayer insulating film 5 is formed of iO 2 ) or the like. After that, by dry etching or wet etching, a pair of contact holes 6 that reach the surface of the semiconductor active layer 4 in regions on both sides of the gate electrode 2 in plan view in the interlayer insulating film 5.
a and 6b are formed. In addition, these contact holes 6
The a and 6b are arranged so as to slightly overlap the gate electrode 2 in plan view.

【0021】次に、図5に示すように、導電性が高い半
導体物質でコンタクト穴6a,6bを埋め込むことによ
り、オーミック電極7a,7bを形成する。この場合
に、オーミック電極7a,7bが層間絶縁膜5上に若干
延出するようにする。
Next, as shown in FIG. 5, ohmic electrodes 7a and 7b are formed by filling the contact holes 6a and 6b with a semiconductor material having high conductivity. In this case, the ohmic electrodes 7a and 7b are made to extend slightly above the interlayer insulating film 5.

【0022】次に、図6に示すように、オーミック電極
7a,7bに接続する配線層8a,8bを、例えばC
r、Mo又はAl等の導電体で基板1上に選択的に形成
する。これにより、図7(a),(b)に示す薄膜トラ
ンジスタが完成する。
Next, as shown in FIG. 6, the wiring layers 8a and 8b connected to the ohmic electrodes 7a and 7b are connected to, for example, C
It is selectively formed on the substrate 1 with a conductor such as r, Mo, or Al. As a result, the thin film transistor shown in FIGS. 7A and 7B is completed.

【0023】本実施例においては、コンタクト孔6a,
6bに導電性が高い半導体物質を埋め込むことによりオ
ーミック電極7a,7bを形成するため、薄膜トランジ
スタの活性領域となる半導体活性層4をエッチングする
必要がない。また、コンタクト孔6a,6b形成時に
は、半導体活性層4の表面は層間絶縁膜5で覆われてい
るため、コンタクト孔6a,6b形成時のエッチングに
よる半導体活性層4の膜質の劣化を防止することができ
る。従って、本実施例方法により、電気的特性が優れた
薄膜トランジスタを得ることができる。
In this embodiment, the contact holes 6a,
Since the ohmic electrodes 7a and 7b are formed by embedding a semiconductor material having high conductivity in 6b, it is not necessary to etch the semiconductor active layer 4 which becomes the active region of the thin film transistor. Further, since the surface of the semiconductor active layer 4 is covered with the interlayer insulating film 5 when the contact holes 6a and 6b are formed, it is possible to prevent the deterioration of the film quality of the semiconductor active layer 4 due to the etching when forming the contact holes 6a and 6b. You can Therefore, according to the method of this embodiment, a thin film transistor having excellent electrical characteristics can be obtained.

【0024】更に、本実施例方法により製造された薄膜
トランジスタは、半導体活性層4の膜質が安定している
ため、例えば活性層領域に外部から光等が入射しても、
半導体活性層表面でキャリヤが特異な挙動をすることが
ない。このため、本実施例方法により、光デバイスとし
て使用可能の薄膜トランジスタを製造することができ
る。
Further, in the thin film transistor manufactured by the method of this embodiment, since the film quality of the semiconductor active layer 4 is stable, even if light or the like enters the active layer region from the outside, for example,
Carriers do not behave uniquely on the surface of the semiconductor active layer. Therefore, according to the method of this embodiment, a thin film transistor that can be used as an optical device can be manufactured.

【0025】[0025]

【発明の効果】以上説明したように本発明によれば、半
導体活性層上に層間絶縁膜を形成し、この層間絶縁膜に
一対のコンタクト孔を設け、これらのコンタクト孔を半
導体物質で埋め込んでオーミック電極を形成するから、
エッチングによる半導体活性層の膜質の劣化を回避でき
て、電気的特性が優れた薄膜トランジスタを製造するこ
とができる。また、本発明方法により製造した薄膜トラ
ンジスタは、半導体活性層の膜質が安定しているため、
光デバイスとして使用することができる。
As described above, according to the present invention, an interlayer insulating film is formed on a semiconductor active layer, a pair of contact holes are formed in the interlayer insulating film, and these contact holes are filled with a semiconductor material. Since an ohmic electrode is formed,
The deterioration of the film quality of the semiconductor active layer due to etching can be avoided, and a thin film transistor having excellent electrical characteristics can be manufactured. Further, the thin film transistor manufactured by the method of the present invention, the film quality of the semiconductor active layer is stable,
It can be used as an optical device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る薄膜トランジスタの製造
方法における一工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a step in a method of manufacturing a thin film transistor according to an embodiment of the present invention.

【図2】同じくその実施例方法における他の一工程を示
す断面図である。
FIG. 2 is a sectional view showing another step of the method according to the embodiment.

【図3】同じくその実施例方法における他の一工程を示
す断面図である。
FIG. 3 is a sectional view showing another step of the method of the embodiment.

【図4】同じくその実施例方法における他の一工程を示
す断面図である。
FIG. 4 is a sectional view showing another process of the method of the embodiment.

【図5】同じくその実施例方法における他の一工程を示
す断面図である。
FIG. 5 is a sectional view showing another step of the method according to the embodiment.

【図6】同じくその実施例方法における他の一工程を示
す断面図である。
FIG. 6 is a sectional view showing another step of the method of the example.

【図7】(a)は本発明の実施例方法により製造された
薄膜トランジスタを示す断面図、(b)は同じくその平
面図である。
7A is a cross-sectional view showing a thin film transistor manufactured by a method according to an embodiment of the present invention, and FIG. 7B is a plan view thereof.

【図8】(a)は従来の薄膜トランジスタを示す断面
図、(b)は同じくその平面図である。
8A is a sectional view showing a conventional thin film transistor, and FIG. 8B is a plan view of the same.

【符号の説明】[Explanation of symbols]

1,11;基板 2,12;ゲート電極 3,13;ゲート絶縁膜 4,14;半導体活性層 5;層間絶縁膜 6a,6b;コンタクト孔 7a,7b,17a,17b;オーミック電極 8a,8b,18a,18b;配線層 1, 11; Substrate 2, 12; Gate electrode 3, 13; Gate insulating film 4, 14; Semiconductor active layer 5; Interlayer insulating film 6a, 6b; Contact hole 7a, 7b, 17a, 17b; Ohmic electrode 8a, 8b, 18a, 18b; wiring layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 少なくともその表面が絶縁体からなる基
板の表面上にゲート電極を選択的に形成する工程と、こ
のゲート電極上を含む前記基板上の領域にゲート絶縁膜
を形成する工程と、このゲート絶縁膜上に半導体活性層
を選択的に形成する工程と、この半導体活性層上に層間
絶縁膜を形成する工程と、この層間絶縁膜における平面
視で前記ゲート電極の両側部の領域に前記半導体活性層
の表面に到達する一対のコンタクト孔を形成する工程
と、これらのコンタクト孔を半導体物質で埋め込んでオ
ーミック電極を形成する工程と、を有することを特徴と
する薄膜トランジスタの製造方法。
1. A step of selectively forming a gate electrode on a surface of a substrate having at least a surface made of an insulator, and a step of forming a gate insulating film in a region on the substrate including the gate electrode. A step of selectively forming a semiconductor active layer on the gate insulating film, a step of forming an interlayer insulating film on the semiconductor active layer, and a step of forming an interlayer insulating film on the regions on both sides of the gate electrode in plan view of the interlayer insulating film. A method of manufacturing a thin film transistor, comprising: a step of forming a pair of contact holes reaching the surface of the semiconductor active layer; and a step of filling the contact holes with a semiconductor material to form an ohmic electrode.
JP35991691A 1991-12-28 1991-12-28 Manufacture of thin-film transistor Pending JPH05182984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35991691A JPH05182984A (en) 1991-12-28 1991-12-28 Manufacture of thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35991691A JPH05182984A (en) 1991-12-28 1991-12-28 Manufacture of thin-film transistor

Publications (1)

Publication Number Publication Date
JPH05182984A true JPH05182984A (en) 1993-07-23

Family

ID=18466961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35991691A Pending JPH05182984A (en) 1991-12-28 1991-12-28 Manufacture of thin-film transistor

Country Status (1)

Country Link
JP (1) JPH05182984A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470310A (en) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 Thin-film transistor and fabrication method thereof, array substrate and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470310A (en) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 Thin-film transistor and fabrication method thereof, array substrate and display device
US10347631B2 (en) 2016-01-21 2019-07-09 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate, and display device

Similar Documents

Publication Publication Date Title
US6410959B2 (en) Method of fabricating semiconductor device
US8252638B2 (en) Method for forming under a thin layer of a first material portions of another material and/or empty areas
US4035829A (en) Semiconductor device and method of electrically isolating circuit components thereon
US5173753A (en) Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
KR20010098847A (en) Trench capacitors in soi substrates and a method for forming the same
CN101040374A (en) Semiconductor device having a frontside contact and vertical trench isolation and method of fabricating same
JPH11354756A (en) Semiconductor device and its fabrication
KR960039222A (en) Semiconductor device and manufacturing method
JP2733909B2 (en) Thin film transistor and method of manufacturing the same
KR20030026912A (en) High-voltage periphery
JPH05182984A (en) Manufacture of thin-film transistor
JPH03185840A (en) Thin film transistor
JPH06314790A (en) Semiconductor device and manufacture thereof
KR0135691B1 (en) Transistor and fabrication method thereof
JPS59977B2 (en) Insulated gate integrated circuit
JP2000077678A (en) Semiconductor element and its manufacture
JP2632995B2 (en) Semiconductor device and manufacturing method thereof
JPH0298939A (en) Manufacture of semiconductor device
JPH0225037A (en) Silicon thin film transistor and its manufacture
JPH0142147B2 (en)
KR100286775B1 (en) Method of manufacturing soi device
JP2003046085A (en) Semiconductor device and method of manufacturing the same
JPS63307775A (en) Capacitor and manufacture thereof
CN115000157A (en) Thin film transistor, display panel, display device and preparation method
JPH06338611A (en) Thin-film transistor and manufacture thereof