JPH05175781A - Active delay line - Google Patents

Active delay line

Info

Publication number
JPH05175781A
JPH05175781A JP33710091A JP33710091A JPH05175781A JP H05175781 A JPH05175781 A JP H05175781A JP 33710091 A JP33710091 A JP 33710091A JP 33710091 A JP33710091 A JP 33710091A JP H05175781 A JPH05175781 A JP H05175781A
Authority
JP
Japan
Prior art keywords
active
delay
delay line
line
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33710091A
Other languages
Japanese (ja)
Inventor
Kenichi Omae
憲一 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33710091A priority Critical patent/JPH05175781A/en
Publication of JPH05175781A publication Critical patent/JPH05175781A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To minimize a mount space by providing a mount member to the delay line so as to freely replace a passive element for deciding a delay line being a component of the active delay line together with an active element. CONSTITUTION:The active delay line 1 consists of an active element 2 and a delay element 4 of an input output section and an active element 3 or the like in an output section. The delay line 1 is provided with a mount member 4, the element 4 is freely replaced and the delay time is adjusted as desired by replacing the element 4 and it is not required to increase number of delay elements and number of active elements. Thus, the mount space is minimized, the line performance is enhanced by the delay time reduction resulting from the mount space reduction, the power consumption is reduced and the delay time is fine-adjusted over a wide range by means of the delay line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は情報処理装置のクロック
分配系の遅延時間の調整回路に関し、特に遅延時間調整
用の遅延素子用パッケージであるアクティブディレーラ
インに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delay time adjustment circuit for a clock distribution system of an information processing apparatus, and more particularly to an active delay line which is a delay element package for delay time adjustment.

【0002】[0002]

【従来の技術】従来、この種のアクティブディレーライ
ンにおいては図3に示されるように、1つの外部入力端
子12から入力部の能動素子9に信号が入力され、前記
入力部の能動素子9の出力端に遅延素子11が接続され
ており、この遅延素子11に一定間隔に出力部の能動回
路10が接続され各能動回路10の出力端からそれぞれ
外部出力端子13に信号が出力される構成となってお
り、各外部出力端子13からの出力を外部切り替えスイ
ッチにより切り替えることにより遅延時間の調整を行な
っている。
2. Description of the Related Art Conventionally, in an active delay line of this type, as shown in FIG. 3, a signal is input from one external input terminal 12 to an active element 9 of an input section, and the active element 9 of the input section is operated. The delay element 11 is connected to the output terminal, the active circuit 10 of the output section is connected to the delay element 11 at regular intervals, and a signal is output from the output terminal of each active circuit 10 to the external output terminal 13. The delay time is adjusted by switching the output from each external output terminal 13 with an external switch.

【0003】[0003]

【発明が解決しようとする課題】上述した従来のアクテ
ィブディレーラインにおいては、外部入力端子12から
入力した信号が能動素子9を通して遅延素子11を駆動
し、遅延素子11からは入力端から長さの異なる複数の
ポイントから出力がとられ、各出力端にそれぞれ能動素
子10および外部出力端子13が接続されている。ここ
で、遅延時間を調整するには外部出力端子13の中から
1つを外部切替スイッチにて選択することにより行なう
が、このとき内部的には能動素子を使用し特性的には問
題ないが、付加された外部スイッチにより特性が劣化す
るという欠点がある。また、アクティブディレーライン
内部では切り替えポイント数つまり調整ポイント数が多
いほど使用能動素子数が増加し、アクティブディレーラ
インを多数使用するほど消費電力が大きくなるという欠
点がある。また、従来のアクティブディレーラインでは
内部の遅延素子は交換不能であるため遅延時間の微調整
ができないという欠点もある。
In the above-mentioned conventional active delay line, the signal input from the external input terminal 12 drives the delay element 11 through the active element 9, and the delay element 11 has a length from the input end. Outputs are taken from a plurality of different points, and the active element 10 and the external output terminal 13 are connected to the respective output ends. Here, the delay time is adjusted by selecting one of the external output terminals 13 by an external changeover switch. At this time, an active element is used internally and there is no problem in characteristics. However, there is a drawback that the characteristics are deteriorated by the added external switch. Further, in the active delay line, the number of active elements used increases as the number of switching points, that is, the number of adjustment points increases, and the power consumption increases as the number of active delay lines increases. Further, in the conventional active delay line, the internal delay element cannot be replaced, so that the delay time cannot be finely adjusted.

【0004】[0004]

【課題を解決するための手段】本発明のアクティブディ
レーラインは、能動素子と、遅延時間を決定する受動素
子とからなるアクティブディレーラインにおいて、前記
受動素子を取り外し可能に取り付ける装着部材を有す
る。
An active delay line according to the present invention has a mounting member for detachably mounting the passive element in an active delay line including an active element and a passive element for determining a delay time.

【0005】また、受動素子が複数の場合は、複数の受
動素子の少くとも1つを取り外し可能に取り付ける装着
部材を有するが好ましく、さらに前記受動素子は遅延素
子であることも好ましい。
When there are a plurality of passive elements, it is preferable to have a mounting member for detachably attaching at least one of the plurality of passive elements, and it is also preferable that the passive element is a delay element.

【0006】[0006]

【作用】能動素子と、遅延時間を決定する受動素子、特
には遅延素子からはディレーラインにおいて受動素子は
装着部材により交換可能とされる。受動素子が複数の場
合、全部が交換可能となっている必要はないが少くとも
1つは交換可能となっている。したがって適宜に、所望
の遅延時間を有する遅延素子を用いることができる。
The active element and the passive element for determining the delay time, especially the passive element in the delay line from the delay element can be replaced by the mounting member. When there are a plurality of passive elements, it is not necessary that all of them are replaceable, but at least one of them is replaceable. Therefore, a delay element having a desired delay time can be appropriately used.

【0007】[0007]

【実施例】次に本発明の実施例について図面を参照して
説明する。図1は本発明のアクティブディレーラインの
第1の実施例を示す構成図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of an active delay line of the present invention.

【0008】アクティブディレーライン1の外部入力端
子5から入力された信号は入力部の能動素子2に入り、
能動素子2は遅延素子4を駆動する。ここで、前記遅延
素子4は図1の点線で示される装着部材41 により他の
遅延素子つまり遅延時間の異なる遅延素子と交換するこ
とが可能な構造となっている。具体的な例でいうとアク
ティブディレーライン1側にコネクタを設け、コネクタ
に遅延素子4の導電性パッドを接触させる方法等があ
る。ある一定の遅延時間を持った遅延素子の交換によっ
て遅延時間を調整することにより、従来調整ポイント数
だけ必要だった出力部の能動素子が1つでよく、アクテ
ィブディレーライン1のピン数及び消費電力が軽減でき
るとともに、外部切替スイッチの実装スペースも省略で
き、かつ特性もよいものとなる。また、調整値の面から
見ると、例えば従来のアクティブディレーラインで1ns
ecきざみで10ポイントの出力端子を持つものでは最高
で10nsecまでの調整しかできないし、また、10nsec
きざみで10ポイントの出力端子を持つものは100ns
ecまで調整は可能であるが10nsec未満の微調整は不可
能である。従来のアクティブディレーラインにおいても
2個使用すれば上記調整は可能であるが、ディレーライ
ンの個数増加で実装的、性能的に不利である。本発明の
アクティブディレーラインにおいては遅延素子の交換に
より遅延時間の調整を行なうため上記問題は一切ない。
アクティブディレーラインには能動素子を使用している
ため、電源供給端子が外部端子として必要であるが、本
発明の主旨とは直接関係しないため記述を省略してあ
る。
A signal input from the external input terminal 5 of the active delay line 1 enters the active element 2 of the input section,
The active element 2 drives the delay element 4. Here, the delay element 4 has a structure in which it can be replaced with another delay element, that is, a delay element having a different delay time by the mounting member 4 1 shown by the dotted line in FIG. As a specific example, there is a method in which a connector is provided on the active delay line 1 side and the conductive pad of the delay element 4 is brought into contact with the connector. By adjusting the delay time by exchanging a delay element having a certain delay time, only one active element in the output section, which is conventionally required for the number of adjustment points, is sufficient, and the number of pins and power consumption of the active delay line 1 Can be reduced, the mounting space for the external changeover switch can be omitted, and the characteristics can be improved. Also, from the viewpoint of the adjustment value, for example, it is 1ns in the conventional active delay line.
With an ec unit that has an output terminal of 10 points, you can only adjust up to 10 nsec, and 10 nsec
100 ns for each 10-point output terminal
Adjustment is possible up to ec, but fine adjustment within 10 nsec is impossible. The above-mentioned adjustment is possible even if two conventional active delay lines are used, but it is disadvantageous in terms of mounting and performance due to the increase in the number of delay lines. In the active delay line of the present invention, the delay time is adjusted by exchanging the delay element, so that the above problem does not occur at all.
Since an active element is used for the active delay line, a power supply terminal is required as an external terminal, but the description is omitted because it is not directly related to the gist of the present invention.

【0009】いままで記述してきたもので特性及び実装
上の問題はないが、実際に調整する場合遅延素子の種類
が多数必要となるため、これを改善したのが図2に示す
第2の実施例である。第2の実施例は基本的には図1の
実施例とほとんど変わりないが、遅延素子4を2個実装
し、前記2個の遅延素子4の間に能動素子7を1個挾ん
で接続した構成となっている。ここで一方の遅延素子を
遅延時間の大きい粗調整用とし、もう一方の遅延素子を
遅延時間の小さい微調整用とすることにより調整範囲が
大きくかつ微調整の可能なアクティブディレーラインを
遅延素子の種類を最小限に抑えた形で実現できる。もち
ろん一方を固定とし、他方のみを調整用に取り外し可能
とすることも可能である。
Although it has been described so far, there is no problem in characteristics and mounting, but since a large number of types of delay elements are required for actual adjustment, the improvement is made by the second embodiment shown in FIG. Here is an example. The second embodiment is basically the same as the embodiment of FIG. 1, but two delay elements 4 are mounted, and one active element 7 is connected between the two delay elements 4. It is composed. Here, one delay element is used for coarse adjustment with a large delay time, and the other delay element is used for fine adjustment with a small delay time. It can be realized in a form that minimizes the types. Of course, it is also possible to make one fixed and the other removable for adjustment.

【0010】[0010]

【発明の効果】以上説明したように本発明は、アクティ
ブディレーラインにおいて遅延時間を調整する受動素子
あるいは遅延素子を装着部材により交換可能な形でアク
ティブディレーラインに装着することにより実装スペー
スを最小限に抑え、かつ実装スぺース減少により生じる
遅延時間短縮分だけ装置性能の向上させ、かつアクティ
ブディレーライン自体の消費電力も軽減し、また1つの
ディレーラインで広調整範囲と微調整が可能となるとい
う効果がある。
As described above, according to the present invention, the mounting space is minimized by mounting the passive element or the delay element for adjusting the delay time in the active delay line in a replaceable manner by the mounting member. In addition, the device performance is improved by the amount of shortening the delay time caused by the reduction of the mounting space, the power consumption of the active delay line itself is also reduced, and a wide adjustment range and fine adjustment are possible with one delay line. There is an effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のアクティブディレーラインの第1の実
施例を示す構成図である。
FIG. 1 is a configuration diagram showing a first embodiment of an active delay line of the present invention.

【図2】本発明の第2の実施例を示す構成図である。FIG. 2 is a configuration diagram showing a second embodiment of the present invention.

【図3】従来例を示す構成図である。FIG. 3 is a configuration diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1.アクティブディレーライン 2.入力部の能動素子 3.出力部の能動素子 4.遅延素子 5.外部入力端子 6.外部出力端子 7.能動素子 1. Active delay line 2. Input element active element 3. 3. Output active element Delay element 5. External input terminal 6. External output terminal 7. Active element

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 能動素子と、遅延時間を決定する受動素
子とからなるアクティブディレーラインにおいて、前記
受動素子を取り外し可能に取り付ける装着部材を有する
ことを特徴とするアクティブディレーライン。
1. An active delay line comprising an active element and a passive element for determining a delay time, the active delay line comprising a mounting member for detachably mounting the passive element.
【請求項2】 能動素子と、遅延時間を決定する複数の
受動素子とからなるアクティブディレーラインにおい
て、前記複数の受動素子の少くとも1つを取り外し可能
に取り付ける装着部材を有することを特徴とするアクテ
ィブディレーライン。
2. An active delay line composed of an active element and a plurality of passive elements for determining a delay time, comprising an attachment member for detachably attaching at least one of the plurality of passive elements. Active delay line.
【請求項3】 前記受動素子は遅延素子である請求項1
また2記載のアクティブディレーライン。
3. The passive element is a delay element.
The active delay line described in 2.
JP33710091A 1991-12-19 1991-12-19 Active delay line Pending JPH05175781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33710091A JPH05175781A (en) 1991-12-19 1991-12-19 Active delay line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33710091A JPH05175781A (en) 1991-12-19 1991-12-19 Active delay line

Publications (1)

Publication Number Publication Date
JPH05175781A true JPH05175781A (en) 1993-07-13

Family

ID=18305439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33710091A Pending JPH05175781A (en) 1991-12-19 1991-12-19 Active delay line

Country Status (1)

Country Link
JP (1) JPH05175781A (en)

Similar Documents

Publication Publication Date Title
US6026456A (en) System utilizing distributed on-chip termination
EP1605295A1 (en) Optical modulator module
JP2002158420A (en) Method for connecting power supply line and signal line of printed board, and electric apparatus
EP0446868A1 (en) Tape carrier having improved test pads
JPH05175781A (en) Active delay line
JPH01246847A (en) Integrated circuit
US6191609B1 (en) Combination of global clock and localized clocks
KR0140030B1 (en) Fusing system
US6509628B2 (en) IC chip
JPH0923149A (en) Circuit transmitting signal to load element of different electronic system
JPH05190761A (en) Delay-element package
JP2884845B2 (en) Circuit formation method on printed circuit board
DE69502768T2 (en) Electrically configurable matrix for connections between lines with at least one input / output gate for electrical signals
KR20020055038A (en) A printed circuit board
JPH05175415A (en) Integrated circuit package
JP2944535B2 (en) Gate array semiconductor integrated circuit device
JPH08204135A (en) Semiconductor integrated circuit
US6031752A (en) Installation for providing constant loading in memory slot
KR20210146059A (en) PCB Assembly
JPH11135920A (en) Printed wiring board and clock skew control method
JPH0548278A (en) Slot insertion-type signal processing board
JPH0724821Y2 (en) High-speed multiplex circuit
JP2967641B2 (en) Unit board mounting status check circuit
JPH1041429A (en) Electronic device
JPH0621224A (en) Semiconductor integrated circuit device