JPH05173833A - Signal trace circuit - Google Patents
Signal trace circuitInfo
- Publication number
- JPH05173833A JPH05173833A JP3214751A JP21475191A JPH05173833A JP H05173833 A JPH05173833 A JP H05173833A JP 3214751 A JP3214751 A JP 3214751A JP 21475191 A JP21475191 A JP 21475191A JP H05173833 A JPH05173833 A JP H05173833A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit pattern
- desired bit
- ram
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はトレース対象の信号の中
から所望の信号のみをトレースするための信号トレース
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal trace circuit for tracing only a desired signal from signals to be traced.
【0002】[0002]
【従来の技術】一般に、CPUを用いるシステムでは、
システムのハード,ソフトのデバッグの一手段として信
号内容の確認のために信号をトレースする方法がある。
このような信号をトレースする方法として、従来ではシ
ステムのソフトプログラムの中に信号トレースプログラ
ムを作成し、この信号トレースブログラムがCPUにて
実行されることによりトレース対象の信号の中から所望
のビットパターン信号のみを選定し、所望のビットパタ
ーン信号を表示部にて表示する方法が提案されている。2. Description of the Related Art Generally, in a system using a CPU,
There is a method of tracing signals to confirm the signal contents as one means of debugging system hardware and software.
As a method of tracing such a signal, conventionally, a signal trace program is created in a software program of the system, and the signal trace program is executed by the CPU so that a desired bit is selected from the signals to be traced. A method has been proposed in which only a pattern signal is selected and a desired bit pattern signal is displayed on a display unit.
【0003】[0003]
【発明が解決しようとする課題】上述した従来の信号ト
レース方法では、システム内のCPUで処理されるソフ
トプログラムにて所望のビットパターン信号を表示部に
表示するようになっているが、このようにソフト処理に
依存すると、CPUに加わる負荷が増大し、かつ信号ト
レースプログラム処理以外の各種の処理効率が低下する
ことになる。又、信号トレースプログラム処理がソフト
プログラム容量全体に占める割合も無視できなくなる。
本発明の目的は、信号トレースプログラムを不要にする
ことでCPUの負荷を軽減した信号トレース回路を提供
することにある。In the conventional signal tracing method described above, a desired bit pattern signal is displayed on the display unit by a software program processed by the CPU in the system. Depending on the software processing, the load on the CPU increases and various processing efficiencies other than the signal trace program processing decrease. Further, the ratio of the signal trace program processing to the entire soft program capacity cannot be ignored.
An object of the present invention is to provide a signal trace circuit that reduces the load on the CPU by eliminating the need for a signal trace program.
【0004】[0004]
【課題を解決するための手段】本発明の信号トレース回
路は、所望のビットパターン信号とトレース対象の信号
とを比較照合し、両信号が一致したときに選定信号を出
力する信号選定部と、この選定信号を書き込み信号とし
てトレース対象の信号の中から所望のビットパターン信
号のみを書き込むRAMと、このRAMに書き込まれた
所望のビットパターン信号を読み出して表示部にて表示
させるモニター部とを備える。A signal trace circuit according to the present invention comprises a signal selecting section for comparing and collating a desired bit pattern signal with a signal to be traced and outputting a selection signal when both signals match. A RAM is provided for writing only a desired bit pattern signal from the signals to be traced using the selection signal as a write signal, and a monitor unit for reading out the desired bit pattern signal written in the RAM and displaying it on the display unit. .
【0005】[0005]
【作用】本発明によれば、信号選定部から出力される選
定信号を書き込み信号とすることで、所望のビットパタ
ーンのみがRAMに書き込まれ、この書き込まれた信号
をモニター回路で読み出すことで、所望のビットパター
ンのみを表示することが可能とされる。According to the present invention, by using the selection signal output from the signal selection unit as the write signal, only the desired bit pattern is written in the RAM, and the written signal is read by the monitor circuit. It is possible to display only the desired bit pattern.
【0006】[0006]
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例のブロック図であり、信号
トレース回路は、モニター部1と、RAM2と、所望の
ビットパターン信号を選定する信号選定部3と、表示部
5とを備えている。前記信号選定部3はトレース対象の
信号101と、トレースする所望のビットパターン信号
103を比較照合する比較照合回路4を備え、トレース
対象の信号101の中から所望のビットパターン信号1
03を選出したときに、図2(a)に示すタイミングで
選定信号102を発生する。又、前記RAM2はこの選
定信号102の立ち上がりエッジで前記トレース対象の
信号101上の信号を書き込む。一方、モニター部1は
前記選定信号102により前記RAM2へ信号が書き込
まれないタイミング図2(b)にて、RAM2に格納さ
れた所望のビットパターン信号104を読み出し、この
読み出した信号104を表示部5にて表示するようにな
っている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention. A signal trace circuit includes a monitor unit 1, a RAM 2, a signal selection unit 3 for selecting a desired bit pattern signal, and a display unit 5. . The signal selection unit 3 includes a comparison and collation circuit 4 that compares and collates the trace target signal 101 and the desired bit pattern signal 103 to be traced.
When 03 is selected, the selection signal 102 is generated at the timing shown in FIG. Further, the RAM 2 writes the signal on the signal 101 to be traced at the rising edge of the selection signal 102. On the other hand, the monitor unit 1 reads out the desired bit pattern signal 104 stored in the RAM 2 at the timing shown in FIG. 2B in which no signal is written to the RAM 2 by the selection signal 102, and the read signal 104 is displayed on the display unit. It is supposed to be displayed at 5.
【0007】したがって、信号選定部3からは、トレー
ス対象の信号101がトレースを所望するビットパター
ン信号と一致したときに選定信号102が出力され、こ
の選定信号102に基づいてRAM2への書き込みを行
うため、RAM2には、トレース対象の信号101の中
の所望のビットパターン信号103のみが書き込まれる
ことになる。そして、この書き込まれたビットパターン
信号103のみが、次のタイミングでモニター部1で読
み出されるため、表示部5には所望ビットパターン信号
が表示されることになる。Therefore, the signal selection unit 3 outputs a selection signal 102 when the signal 101 to be traced matches the bit pattern signal desired to be traced, and writing to the RAM 2 is performed based on this selection signal 102. Therefore, only the desired bit pattern signal 103 among the signals 101 to be traced is written in the RAM 2. Then, since only the written bit pattern signal 103 is read by the monitor unit 1 at the next timing, the desired bit pattern signal is displayed on the display unit 5.
【0008】[0008]
【発明の効果】以上説明したように本発明は、信号選定
部から出力される選定信号を書き込み信号としてRAM
に書き込むことで、RAMには所望ビットパターン信号
のみが書き込まれ、これをモニター部が読み出して表示
部に表示すれば、信号トレース処理プログラムを用いる
ことなく信号のトレースが可能となり、CPUに加わる
負荷を軽減させることができ、かつCPUにおける処理
効率を改善できる効果がある。As described above, according to the present invention, the selection signal output from the signal selection unit is used as the write signal in the RAM.
By writing to the RAM, only the desired bit pattern signal is written to the RAM, and if the monitor unit reads it and displays it on the display unit, the signal trace becomes possible without using the signal trace processing program, and the load applied to the CPU is increased. And the processing efficiency in the CPU can be improved.
【図1】本発明の信号トレース回路のブロック図であ
る。FIG. 1 is a block diagram of a signal trace circuit of the present invention.
【図2】図1の信号トレース回路における、RAMへの
信号書き込み、読み出しのタイミングを示す波形図であ
る。FIG. 2 is a waveform diagram showing timings of writing and reading signals to and from the RAM in the signal trace circuit of FIG.
1 モニター部 2 RAM 3 信号選定部 4 比較照合回路 5 表示部 1 monitor section 2 RAM 3 signal selection section 4 comparison and collation circuit 5 display section
【手続補正書】[Procedure amendment]
【提出日】平成4年11月2日[Submission date] November 2, 1992
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】全図[Correction target item name] All drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図1】 [Figure 1]
【図2】 [Fig. 2]
Claims (1)
トパターン信号のみを選定し、この所望のビットパター
ン信号を表示部に表示する信号トレース回路において、
前記所望のビットパターン信号とトレース対象の信号と
を比較照合し、両信号が一致したときに選定信号を出力
する信号選定部と、この選定信号を書き込み信号として
前記トレース対象の信号の中から所望のビットパターン
信号のみを書き込むRAMと、このRAMに書き込まれ
た所望のビットパターン信号を読み出して表示部に表示
させるモニター部とを備えることを特徴とする信号トレ
ース回路。1. A signal trace circuit for selecting only a desired bit pattern signal from signals to be traced and displaying the desired bit pattern signal on a display unit,
The desired bit pattern signal and the signal to be traced are compared and collated, and a signal selection unit that outputs a selection signal when both signals match, and a signal to be selected from the signals to be traced, which is the selection signal as a write signal. And a monitor section for reading out a desired bit pattern signal written in the RAM and displaying it on a display section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3214751A JP2747135B2 (en) | 1991-07-31 | 1991-07-31 | Signal trace circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3214751A JP2747135B2 (en) | 1991-07-31 | 1991-07-31 | Signal trace circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05173833A true JPH05173833A (en) | 1993-07-13 |
JP2747135B2 JP2747135B2 (en) | 1998-05-06 |
Family
ID=16660973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3214751A Expired - Fee Related JP2747135B2 (en) | 1991-07-31 | 1991-07-31 | Signal trace circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2747135B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244144A (en) * | 1987-03-30 | 1988-10-11 | Ando Electric Co Ltd | Trace circuit |
-
1991
- 1991-07-31 JP JP3214751A patent/JP2747135B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244144A (en) * | 1987-03-30 | 1988-10-11 | Ando Electric Co Ltd | Trace circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2747135B2 (en) | 1998-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05173833A (en) | Signal trace circuit | |
JPS6323188A (en) | Character display unit | |
JPH01177680A (en) | Image edit processor | |
US7483593B2 (en) | Image data enlarging/reducing apparatus enlarging/reducing image data by direct memory access transfer | |
JP2904994B2 (en) | Coordinate connection display method | |
JPS61131082A (en) | Rejected character display system of ocr | |
JP2804651B2 (en) | Outline filling method | |
JPH07111727B2 (en) | Document reader | |
JP2721364B2 (en) | Diagram editing device | |
JP2732576B2 (en) | Character reader | |
JPH0816147A (en) | Information display device | |
JPS60134322A (en) | Coordinate reader | |
JPS62121556A (en) | Information processor contained in trace memory | |
JPH06236264A (en) | Load module generating system | |
JPH01147593A (en) | Automatic window area setting for information retrieving screen | |
JPS62258493A (en) | Dynamically varying pattern generation display unit | |
JPS6368929A (en) | System for displaying format of language in-use in information processor | |
JPS63155085A (en) | Character-graphic mixed screen display | |
JPS608891A (en) | Character generator control system | |
JPS612191A (en) | Partial scrolling circuit for display screen | |
JPH02247758A (en) | Control system for terminal information | |
JPS63141180A (en) | Preparing device for circuit diagram with inter-page collating information | |
JPS62217340A (en) | Data reading system | |
JPH01186993A (en) | Crt display controller | |
JPS6286436A (en) | Editor control information generating system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |