JPH05172853A - Calibration device for vertical amplifier for multirace oscilloscope - Google Patents

Calibration device for vertical amplifier for multirace oscilloscope

Info

Publication number
JPH05172853A
JPH05172853A JP33717091A JP33717091A JPH05172853A JP H05172853 A JPH05172853 A JP H05172853A JP 33717091 A JP33717091 A JP 33717091A JP 33717091 A JP33717091 A JP 33717091A JP H05172853 A JPH05172853 A JP H05172853A
Authority
JP
Japan
Prior art keywords
output
variable gain
amplifier
input
gain amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33717091A
Other languages
Japanese (ja)
Other versions
JP2624920B2 (en
Inventor
Masao Izawa
雅夫 伊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kikusui Electronics Corp
Original Assignee
Kikusui Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kikusui Electronics Corp filed Critical Kikusui Electronics Corp
Priority to US08/026,081 priority Critical patent/US5272449A/en
Publication of JPH05172853A publication Critical patent/JPH05172853A/en
Application granted granted Critical
Publication of JP2624920B2 publication Critical patent/JP2624920B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To allow each input/output characteristic of both the variable gain amplifiers to correctly accord each other by adjusting the gain and offset by simultaneously supplying the equal voltage to two variable gain amplifiers. CONSTITUTION:The output voltage of a standard voltage generator 21 is simultaneously supplied into variable gain amplifiers 9 and 10. The polarity of the output electric current of the variable gain amplifier 10 is reversed by a selector switch 31. The output electric current having the reversed polarity and the output electric current of the variable gain amplifier 9 are added by an adding circuit 32. The result of the addition is detected by a resistor 15. A CPU 18 takes in the result of the detection, and controls each gain of both the variable gain amplifiers 9 and 10 so that the detection value becomes zero. Further, the CPU 18 supplies the signal at the grounding level to the variable gain amplifiers 9 and 10, and controls each offset of the variable gain amplifiers 9 and 10 so that the addition result detected by the resistor 15 becomes zero.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多現象オシロスコープ
の垂直増幅器校正装置に関するものであり、特に各チャ
ンネルの入力回路の可変利得増幅器の入出力特性を同一
にする垂直増幅器校正装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical amplifier calibration device for a multi-phenomenon oscilloscope, and more particularly to a vertical amplifier calibration device for making input / output characteristics of variable gain amplifiers of input circuits of respective channels the same. ..

【0002】[0002]

【従来の技術】多現象オシロスコープの各入力回路に設
けられた可変利得増幅器は、同一の信号がどの入力回路
に入力してもその入力信号が適正に増幅されて表示され
るように調整されている。そして、このような調整は出
荷時やメンテナンス時に行なうのが一般的である。
2. Description of the Related Art A variable gain amplifier provided in each input circuit of a multi-phenomenon oscilloscope is adjusted so that whichever input circuit receives the same signal, the input signal is appropriately amplified and displayed. There is. Then, such adjustment is generally performed at the time of shipping or maintenance.

【0003】図1は従来のこの種の装置の構成を示すブ
ロック図である。
FIG. 1 is a block diagram showing the structure of a conventional device of this type.

【0004】図1において、1はチャンネル1(CH
1)の信号入力端子、2はチャンネル2(CH2)の信
号入力端子、3〜6は可変減衰器、7,8はバッファア
ンプ、9,10は入力する電圧に比例した電流を出力す
る可変利得増幅器である。30は陰極線管(以下CRT
とする)11に表示する信号を入力するセレクト信号S
SOに従って選択するマルチプレクサ、12はCRT駆
動用の増幅器、13は増幅器12の利得調整器、14は
増幅器12の出力オフセット調整器である。15は増幅
器12に入力する電流の値を検出するための抵抗器、1
6は検出された電流値をデジタル信号に変換するアナロ
グ・デジタル変換器であり、アナログ・デジタル変換器
16の出力信号はバスゲート17を介してCPU18に
送られる。19はデータ等を格納するメモリである。
In FIG. 1, 1 is a channel 1 (CH
1) signal input terminal, 2 is channel 2 (CH2) signal input terminal, 3 to 6 are variable attenuators, 7 and 8 are buffer amplifiers, 9 and 10 are variable gains that output a current proportional to the input voltage. It is an amplifier. 30 is a cathode ray tube (hereinafter, CRT)
Select signal S for inputting the signal to be displayed on 11)
A multiplexer that selects according to SO, 12 is an amplifier for driving a CRT, 13 is a gain adjuster of the amplifier 12, and 14 is an output offset adjuster of the amplifier 12. Reference numeral 15 is a resistor for detecting the value of the current input to the amplifier 12, 1
Reference numeral 6 denotes an analog / digital converter for converting the detected current value into a digital signal, and the output signal of the analog / digital converter 16 is sent to the CPU 18 via the bus gate 17. Reference numeral 19 is a memory for storing data and the like.

【0005】20はCPU18から出力されるセレクト
信号SSIに従って各可変利得増幅器9,10に出力す
る信号を選択する入力信号選択器、21は可変利得増幅
器9,10を校正するための信号を発生させる標準電圧
発生器である。22〜25はラッチ、26〜29はデジ
タル・アナログ変換器であり、CPU18はこれらのラ
ッチやデジタル・アナログ変換器を介して可変利得増幅
器9,10に利得制御信号GC1,GC2や位置(オフ
セット)制御信号PC1,PC2を送出する。
Reference numeral 20 is an input signal selector for selecting a signal to be output to each variable gain amplifier 9, 10 according to a select signal SSI output from the CPU 18, and 21 is for generating a signal for calibrating the variable gain amplifier 9, 10. It is a standard voltage generator. 22 to 25 are latches, and 26 to 29 are digital-analog converters, and the CPU 18 supplies the gain control signals GC1 and GC2 and the position (offset) to the variable gain amplifiers 9 and 10 via these latches and digital-analog converters. The control signals PC1 and PC2 are transmitted.

【0006】以上のように構成された従来例において、
通常の信号測定時には、CPU18はセレクト信号SS
Iを用いて入力信号選択器20の端子d,d′を選択す
る。従って、各可変利得増幅器9,10には端子1,2
に入力する被測定信号が供給される。そして、CPU1
8はセレクト信号SSOを用いて、マルチプレクサ30
の端子a,a′と端子b,b′とを交互に選択すること
によって端子1,2に入力する被測定信号をCRT11
に表示する。
In the conventional example configured as described above,
During normal signal measurement, the CPU 18 selects the select signal SS
I is used to select the terminals d and d'of the input signal selector 20. Therefore, terminals 1 and 2 are connected to the variable gain amplifiers 9 and 10, respectively.
The signal under measurement to be input to is supplied. And CPU1
8 uses the select signal SSO to output the multiplexer 30
By alternately selecting terminals a and a'and terminals b and b'of the CRT 11
To display.

【0007】次に可変利得増幅器9,10を校正すると
きの動作について説明する。
Next, the operation of calibrating the variable gain amplifiers 9 and 10 will be described.

【0008】可変利得増幅器9,10の校正時におい
て、CPU18はセレクト信号SSIを用いて入力信号
選択器20の端子e,e′を選択する。このとき可変減
衰器5,6は所定の減衰比に設定しておく。このような
状態において可変利得増幅器9,10には標準電圧Vr
efが供給されることになる。
When the variable gain amplifiers 9 and 10 are calibrated, the CPU 18 uses the select signal SSI to select the terminals e and e'of the input signal selector 20. At this time, the variable attenuators 5 and 6 are set to a predetermined attenuation ratio. In such a state, the standard voltage Vr is applied to the variable gain amplifiers 9 and 10.
ef will be supplied.

【0009】まず可変利得増幅器9を校正する場合に
は、CPU18は、セレクト信号SSOを用いてマルチ
プレクサ30の端子a,a′を選択し、可変利得増幅器
9の出力電流I1 の値を検出できるようにする。そし
て、図2に示すように、出力電流I1 の値が所定値I0
となるように利得制御信号GC1によって入出力特性の
傾きを調整する。
First, when calibrating the variable gain amplifier 9, the CPU 18 can select the terminals a and a'of the multiplexer 30 using the select signal SSO to detect the value of the output current I 1 of the variable gain amplifier 9. To do so. Then, as shown in FIG. 2, the value of the output current I 1 is a predetermined value I 0.
The slope of the input / output characteristic is adjusted by the gain control signal GC1 so that

【0010】次にCPU18はセレクト信号SSIを用
いて入力信号選択器20の端子f,f′を選択し、オフ
セット調整用の基準電圧としてアース信号(OV)を可
変利得増幅器9に供給する。そして、図2に示すように
出力電流I1 の値が0となるように位置制御信号PC1
によって入出力特性の位置(オフセット)を調整する。
Next, the CPU 18 uses the select signal SSI to select the terminals f and f'of the input signal selector 20 and supplies the earth signal (OV) to the variable gain amplifier 9 as a reference voltage for offset adjustment. Then, as shown in FIG. 2, the position control signal PC1 is set so that the value of the output current I 1 becomes zero.
Adjust the position (offset) of input / output characteristics by.

【0011】ここで図2から明らかなように、入力電圧
がVrefのとき出力電流がI0 となるように可変利得
増幅器9の利得を変化させると、それに伴ってOV入力
時の出力電流値(オフセット)If も変化してしまう。
また逆に、OV入力時の位置(オフセット)If を変化
させると、それに伴って入力電圧がVrefのときの出
力電流の値も変化してしまう。このためCPU18は図
2の破線で示した所定の入出力特性となるまで、利得の
調整と位置(オフセット)の調整を交互に繰り返して行
う。
As is apparent from FIG. 2, when the gain of the variable gain amplifier 9 is changed so that the output current becomes I 0 when the input voltage is Vref, the output current value at the time of OV input ( The offset) If also changes.
Conversely, when changing the position (offset) I f at OV input, the input voltage with it will also change the value of the output current when the Vref. Therefore, the CPU 18 alternately repeats the gain adjustment and the position (offset) adjustment until the predetermined input / output characteristic shown by the broken line in FIG. 2 is obtained.

【0012】以上のようにして可変利得増幅器9の校正
が終了すると、CPU18はセレクト信号SSOを用い
てマルチプレクサ30の端子b,b′を選択して可変利
得増幅器10を先に行った処理と同様の処理によって校
正する。
When the calibration of the variable gain amplifier 9 is completed as described above, the CPU 18 uses the select signal SSO to select the terminals b and b'of the multiplexer 30, and the variable gain amplifier 10 has the same processing as that previously performed. Calibrate by the process of.

【0013】可変利得増幅器9,10の校正終了後にお
いては、両者は共に図2の破線で示す所定の入出力特性
を示すことになる。
After the calibration of the variable gain amplifiers 9 and 10 is completed, both of them have the predetermined input / output characteristics shown by the broken line in FIG.

【0014】ここで使用者は、CPU18を操作して、
マルチプレクサ30の端子a,a′または端子b,b′
を選択し、可変利得増幅器9,10のいずれか一方の出
力をCRT駆動用の増幅器12に供給する。そしてCP
U18を操作し入力信号選択器20に端子f,f′を選
択させることによってアース信号(OV)を選び、その
信号がCRT11の表示面の所定位置に表示されるよう
に画面を見ながら出力オフセット調整器14を調整す
る。次に、使用者は、CPU18を操作し入力信号選択
器20に端子e,e′を選択させて、標準電圧Vref
を可変利得増幅器9,10に供給し、その信号がCRT
11の先の所定位置とは別の所定位置に表示されるよう
に利得調整器13を調整する。そして、アース信号と標
準電圧Vrefとが共に所定位置に表示されるまで以上
の調整を繰り返す。このような、利得調整器13および
出力オフセット調整器14の操作によって、個々のCR
Tの特性に合わせて入力信号が正しく表示されるよう
に、垂直増幅系全体の利得と出力オフセットとが最終的
に決定される。
Here, the user operates the CPU 18 to
The terminals a and a'or the terminals b and b'of the multiplexer 30
Is selected, and the output of either one of the variable gain amplifiers 9 and 10 is supplied to the CRT driving amplifier 12. And CP
The earth signal (OV) is selected by operating the U18 to cause the input signal selector 20 to select the terminals f and f ', and the output offset is provided while observing the screen so that the signal is displayed at a predetermined position on the display surface of the CRT 11. Adjust the adjuster 14. Next, the user operates the CPU 18 to cause the input signal selector 20 to select the terminals e and e ', and then the standard voltage Vref.
Is supplied to the variable gain amplifiers 9 and 10, and the signal is a CRT.
The gain adjuster 13 is adjusted so that it is displayed at a predetermined position different from the predetermined position ahead of 11. Then, the above adjustment is repeated until both the ground signal and the standard voltage Vref are displayed at the predetermined positions. By operating the gain adjuster 13 and the output offset adjuster 14 as described above, each CR
The gain and output offset of the entire vertical amplification system are finally determined so that the input signal is displayed properly according to the characteristics of T.

【0015】[0015]

【発明が解決しようとする課題】ところで、可変利得増
幅器9,10を校正する場合の精度は、アナログ・デジ
タル変換器16の分析能力によって規定される。ここ
で、アナログ・デジタル変換器16の分析能力に起因す
る許容誤差を±εとした場合、上記従来例においては両
可変利得増幅器9,10の入出力特性が図3に示すよう
にずれる可能性がある。すなわち、上記従来例において
は、出力オフセット(アース信号入力時)が2ε、利得
が4ε/Vrefずれる可能性があった。
By the way, the accuracy of calibrating the variable gain amplifiers 9 and 10 is defined by the analysis capability of the analog-digital converter 16. Here, when the allowable error due to the analysis capability of the analog-digital converter 16 is ± ε, there is a possibility that the input / output characteristics of both variable gain amplifiers 9 and 10 in the above conventional example will shift as shown in FIG. There is. That is, in the above-mentioned conventional example, there is a possibility that the output offset (when the ground signal is input) is shifted by 2ε and the gain is shifted by 4ε / Vref.

【0016】さらに、上記従来例においては、可変利得
増幅器9の校正時と可変利得増幅器10の校正時との間
に標準電圧発生器21の出力電圧が変動した場合には、
調整終了後においても両可変利得増幅器9,10の入出
力特性が一致しないという問題点があった。すなわち上
記従来例においては、そのような場合、調整終了後に同
一信号を各チャンネルに入力しても、CRT11の表示
面上では同一波形にならないという虞れがあった。
Further, in the above conventional example, when the output voltage of the standard voltage generator 21 fluctuates between the calibration of the variable gain amplifier 9 and the calibration of the variable gain amplifier 10,
There is a problem that the input and output characteristics of both variable gain amplifiers 9 and 10 do not match even after the adjustment is completed. That is, in the above-described conventional example, in such a case, even if the same signal is input to each channel after the adjustment is completed, the same waveform may not be displayed on the display surface of the CRT 11.

【0017】本発明の目的は、たとえ標準電圧発生器の
出力が変動したとしても、可変利得増幅器の入出力特性
を高精度に一致させることができる多現象オシロスコー
プの垂直増幅器校正装置を提供することにある。
It is an object of the present invention to provide a vertical amplifier calibration device for a multi-phenomenon oscilloscope which can match the input / output characteristics of the variable gain amplifier with high accuracy even if the output of the standard voltage generator fluctuates. It is in.

【0018】[0018]

【課題を解決するための手段】以上の目的を達成するた
めに、本発明は多現象オシロスコープの各入力段に、入
力信号を増幅する垂直増幅器として、それぞれ設けられ
た複数個の可変利得増幅器のうちの第1の可変利得増幅
器の出力側に設けられた出力極性切換手段と、該出力極
性切換手段の出力と第2の可変利得増幅器の出力とを加
算する加算手段と、該加算手段の出力を検出する検出手
段と、標準電圧を発生させる標準電圧発生手段と、前記
標準電圧を前記第1および前記第2の可変利得増幅器に
同時に供給し、前記検出手段の出力が零となるように前
記第1または前記第2の可変利得増幅器の少なくとも一
方の利得を制御する利得制御手段と、前記標準電圧とは
異なる値の基準電圧を発生する基準電圧発生手段と、前
記基準電圧を前記第1および前記第2の可変利得増幅器
に同時に供給し、前記検出手段の出力が零となるように
前記第1または前記第2の可変利得増幅器の少なくとも
一方のオフセットを制御するオフセット制御手段とを備
えたことを特徴とする。
In order to achieve the above object, the present invention provides a plurality of variable gain amplifiers, each of which is provided as a vertical amplifier for amplifying an input signal in each input stage of a multi-phenomenon oscilloscope. Output polarity switching means provided on the output side of the first variable gain amplifier, addition means for adding the output of the output polarity switching means and the output of the second variable gain amplifier, and the output of the addition means Detecting means, a standard voltage generating means for generating a standard voltage, and the standard voltage are simultaneously supplied to the first and second variable gain amplifiers so that the output of the detecting means becomes zero. Gain control means for controlling the gain of at least one of the first and second variable gain amplifiers, reference voltage generation means for generating a reference voltage having a value different from the standard voltage, and the reference voltage 1 and the second variable gain amplifier at the same time, and offset control means for controlling the offset of at least one of the first and second variable gain amplifiers so that the output of the detection means becomes zero. It is characterized by

【0019】[0019]

【作用】本発明によれば、標準電圧発生手段の出力電圧
が第1および第2の可変利得増幅器に同時に出力され
る。そして、その可変利得増幅器のうちの第1の可変利
得増幅器の出力は極性反転手段によってその極性が反転
する。このようにして互いに極性が異なった2つの出力
を加算手段が加算し、その結果を検出手段が検出する。
利得制御手段は検出手段の出力が零となるように、2つ
の可変利得増幅器のうちの少なくとも一方の利得を制御
する。
According to the present invention, the output voltage of the standard voltage generating means is simultaneously output to the first and second variable gain amplifiers. The polarity of the output of the first variable gain amplifier of the variable gain amplifiers is inverted by the polarity inversion means. In this way, the adding means adds the two outputs having different polarities, and the detecting means detects the result.
The gain control means controls the gain of at least one of the two variable gain amplifiers so that the output of the detection means becomes zero.

【0020】次に、基準電圧発生手段の出力電圧が第1
および第2の可変利得増幅器に同時に出力される。そし
て、その可変利得増幅器のうちの第1の可変利得増幅器
の出力は極性反転手段によってその極性が反転する。こ
のようにして互いに極性が異なった2つの出力を加算手
段が加算し、その結果を検出手段が検出する。オフセッ
ト制御手段は検出手段の出力が零となるように、2つの
可変利得増幅器のうちの少なくとも一方のオフセットを
制御する。以上の処理を繰り返して行うことにより、両
可変利得増幅器の利得とオフセットとが一致して両可変
利得増幅器の入出力特性が一致する。
Next, the output voltage of the reference voltage generating means is the first
And simultaneously output to the second variable gain amplifier. The polarity of the output of the first variable gain amplifier of the variable gain amplifiers is inverted by the polarity inversion means. In this way, the adding means adds the two outputs having different polarities, and the detecting means detects the result. The offset control means controls the offset of at least one of the two variable gain amplifiers so that the output of the detection means becomes zero. By repeating the above processing, the gain and offset of both variable gain amplifiers match, and the input / output characteristics of both variable gain amplifiers match.

【0021】[0021]

【実施例】以下、図面を参照して本発明の実施例を説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】図4は本発明の一実施例の構成を示すブロ
ック図であり、図1と同一符号のものは同一のものを示
してする。31は可変利得増幅器10の出力の極性を切
換える切換スイッチであり、通常は端子g,g′に接続
されており、CPU18から反転信号INVが出力され
ると端子h,h′に接続する。32は可変利得増幅器
9,10の出力電流I1 ,I2 を合成する加算回路であ
り、CPU18から加算信号ADDが出力されるとスイ
ッチを閉じて加算電流をマルチプレクサ30の端子C,
C′から増幅器12に供給する。ここで切換スイッチ3
1と加算回路32とは、従来の多現象オシロスコープに
通常設けられているものである。
FIG. 4 is a block diagram showing the configuration of an embodiment of the present invention, and the same reference numerals as those in FIG. 1 denote the same components. Reference numeral 31 is a changeover switch for switching the polarity of the output of the variable gain amplifier 10, which is normally connected to the terminals g and g '. When the CPU 18 outputs the inverted signal INV, it is connected to the terminals h and h'. Reference numeral 32 denotes an adder circuit for combining the output currents I 1 and I 2 of the variable gain amplifiers 9 and 10, and when the addition signal ADD is output from the CPU 18, the switch is closed and the addition current is added to the terminal C of the multiplexer 30.
It is supplied to the amplifier 12 from C '. Changeover switch 3 here
1 and the adder circuit 32 are usually provided in the conventional multi-phenomenon oscilloscope.

【0023】以上のように構成された本実施例におい
て、通常の信号測定時には、入力信号選択器20は端子
d,d′が選択されており、切換スイッチ31は端子
g,g′に接続されていて加算回路32のスイッチは開
いている。従って、従来例と同様にCPU18はセレク
ト信号SSOを用いて、マルチプレクサ30の端子a,
a′と端子b,b′とを交互に選択することによって端
子1,2に入力する信号をCRT11に表示する。この
ような状態において、操作者がCPU18を操作して反
転信号INVを出力させると、切換スイッチ31が端子
h,h′に接続されて端子2に入力する信号はその極性
が逆になってCRT11に表示される。さらに、操作者
がCPU18に加算信号を出力させると、加算回路32
のスイッチが閉じ、セレクト信号SSOによってマルチ
プレクサ30の端子c,c′が選択されるため、端子1
に入力する信号と端子2に入力する信号との差がCRT
11に表示されることになる。
In the present embodiment constructed as described above, the terminals d and d'are selected in the input signal selector 20 and the changeover switch 31 is connected to the terminals g and g'during normal signal measurement. Therefore, the switch of the adding circuit 32 is open. Therefore, similarly to the conventional example, the CPU 18 uses the select signal SSO to connect the terminals a,
The signals input to the terminals 1 and 2 are displayed on the CRT 11 by alternately selecting a'and terminals b and b '. In such a state, when the operator operates the CPU 18 to output the inverted signal INV, the changeover switch 31 is connected to the terminals h and h ', and the polarity of the signal input to the terminal 2 is reversed so that the CRT 11 Displayed in. Further, when the operator causes the CPU 18 to output an addition signal, the addition circuit 32
Switch is closed, and the terminals c and c'of the multiplexer 30 are selected by the select signal SSO.
The difference between the signal input to the terminal and the signal input to terminal 2 is the CRT.
11 will be displayed.

【0024】本実施例は、このような切換スイッチ31
と加算回路32を用いて可変利得増幅器9,10の入出
力特性を高精度に一致させるものである。可変利得増幅
器9,10の校正時においては、CPU18はあらかじ
めメモリ19に格納されている処理手順に従って以下に
説明する処理を行う。
In this embodiment, such a changeover switch 31 is used.
And the adder circuit 32 are used to match the input / output characteristics of the variable gain amplifiers 9 and 10 with high accuracy. When calibrating the variable gain amplifiers 9 and 10, the CPU 18 performs the processing described below according to the processing procedure stored in the memory 19 in advance.

【0025】図5は、可変利得増幅器の校正時において
CPU18が実行すべき動作を示すフローチャートであ
る。この校正処理は、2つの可変利得増幅器に基準電圧
を供給したときの両出力を位置(オフセット)制御信号
を用いて一致させ、標準電圧を供給したときの両出力を
利得制御信号を用いて一致させることによって両可変利
得増幅器の入出力特性を一致させるものである。
FIG. 5 is a flow chart showing the operation to be executed by the CPU 18 when calibrating the variable gain amplifier. In this calibration process, the two outputs when the reference voltage is supplied to the two variable gain amplifiers are matched using the position (offset) control signal, and the two outputs when the standard voltage is supplied are matched using the gain control signal. By doing so, the input and output characteristics of both variable gain amplifiers are made to match.

【0026】なお、図5の処理手順を実行する前に可変
減衰器5と可変減衰器6との減衰比は所定の減衰比にし
ておく。
Before executing the processing procedure of FIG. 5, the damping ratio of the variable attenuator 5 and the variable attenuator 6 is set to a predetermined damping ratio.

【0027】ステップS1では、CPU18はセレクト
信号SSIを用いて入力信号選択器20の端子f,f′
を選択し、反転信号INVを出力して切換スイッチ31
を端子h,h′に接続し、加算信号ADDを出力して加
算回路32のスイッチを閉じるとともにセレクト信号S
SOを用いてマルチプレクサ30の端子c,c′を選択
する。このような状態においては、可変利得増幅器9,
10には、両者のオフセットの差を調整するための基準
電圧としてアース信号(OV)が供給され、抵抗器15
によって両可変利得増幅器9,10の出力電流の差(I
1 −I2 )が検出される。
In step S1, the CPU 18 uses the select signal SSI to connect the terminals f and f'of the input signal selector 20.
To output the inversion signal INV and select the switch 31
Are connected to terminals h and h ', and the addition signal ADD is output to close the switch of the addition circuit 32 and select signal S
The terminals c and c'of the multiplexer 30 are selected by using SO. In such a state, the variable gain amplifier 9,
A ground signal (OV) is supplied to 10 as a reference voltage for adjusting the difference between both offsets, and a resistor 15
Therefore, the difference between the output currents of the variable gain amplifiers 9 and 10 (I
1- I 2 ) is detected.

【0028】ステップS2では抵抗器15によって検出
された加算回路32の出力(I1 −I2 )を、アナログ
・デジタル変換器16およびバスゲート17を介して取
り込む。
In step S2, the output (I 1 -I 2 ) of the adder circuit 32 detected by the resistor 15 is fetched through the analog / digital converter 16 and the bus gate 17.

【0029】ステップS3では、加算回路32の出力が
零か否かが判定され、零でないときにはステップS4に
進む。
In step S3, it is determined whether or not the output of the adder circuit 32 is zero. If it is not zero, the process proceeds to step S4.

【0030】ステップS4では、位置制御信号PC1ま
たはPC2の値を所定量増加させる。
In step S4, the value of the position control signal PC1 or PC2 is increased by a predetermined amount.

【0031】次に、ステップS2に戻り加算回路32の
出力を取り込み、その値が零か否かを判定し(ステップ
S3)、零でないときには再度ステップS4に戻る。
Next, returning to step S2, the output of the adding circuit 32 is fetched, and it is judged whether or not the value is zero (step S3). If it is not zero, the process returns to step S4 again.

【0032】ステップS4では、先回の出力値と今回の
出力値とを比較して、今回の出力値の方が先回の出力値
よりも零に近い場合には、先回の処理と同様に位置制御
信号PC1またはPC2の値を所定量増加させる。逆に
先回の出力値の方が今回の出力値よりも零に近い場合に
は、先回の処理とは逆に利得制御信号PC1またはPC
2の値を所定量減少させる。このようにして、ステップ
S4では、位置制御信号PC1またはPC2を用いて可
変利得増幅器9または10の入出力特性の位置(オフセ
ット)を調整する。
In step S4, the previous output value and the current output value are compared, and if the current output value is closer to zero than the previous output value, it is the same as the previous processing. Then, the value of the position control signal PC1 or PC2 is increased by a predetermined amount. Conversely, when the output value of the previous time is closer to zero than the output value of this time, the gain control signal PC1 or PC
The value of 2 is decreased by a predetermined amount. Thus, in step S4, the position (offset) of the input / output characteristic of the variable gain amplifier 9 or 10 is adjusted using the position control signal PC1 or PC2.

【0033】以上のステップS2〜S4の処理は、ステ
ップS3で肯定判定となるまで繰り返して行われる。そ
してステップS3で肯定判定となるとステップS5に進
む。
The above steps S2 to S4 are repeated until a positive determination is made in step S3. When an affirmative determination is made in step S3, the process proceeds to step S5.

【0034】ステップS5では、CPU18はセレクト
信号SSIを用いて入力信号選択器の端子e,e′を選
んで、可変利得増幅器9,10に標準電圧Vrefを供
給する。
In step S5, the CPU 18 selects the terminals e and e'of the input signal selector using the select signal SSI and supplies the standard voltage Vref to the variable gain amplifiers 9 and 10.

【0035】ステップS6では、抵抗器15によって検
出される両可変利得増幅器9,10の出力電流の差(I
1 −I2 )を取り込む。
In step S6, the difference (I) between the output currents of the variable gain amplifiers 9 and 10 detected by the resistor 15 is detected.
1- I 2 ) is taken in.

【0036】ステップS7では、出力電流の差(I1
2 )すなわち加算回路32の出力が零か否かが判定さ
れ、零でないときにはステップS8に進む。
In step S7, the output current difference (I 1
I 2 ), that is, whether the output of the adder circuit 32 is zero or not. If it is not zero, the process proceeds to step S8.

【0037】ステップS8では、利得制御信号GC1ま
たはGC2の値を所定量増加させる。
In step S8, the value of the gain control signal GC1 or GC2 is increased by a predetermined amount.

【0038】次に、ステップS6に戻り加算回路32の
出力を取り込み、その値が零か否かを判定し(ステップ
S7)、零でないときには再度ステップS8に戻る。
Next, returning to step S6, the output of the adding circuit 32 is fetched, and it is judged whether or not the value is zero (step S7). If it is not zero, the process returns to step S8 again.

【0039】ステップS8では、先回の出力値と今回の
出力値とを比較して、今回の出力値の方が先回の出力値
よりも零に近い場合には、先回の処理と同様に利得制御
信号GC1またはGC2の値を所定量増加させる。逆に
先回の出力値の方が今回の出力値よりも零に近い場合に
は、先回の処理とは逆に利得制御信号GC1またはGC
2の値を所定量減少させる。このようにして、ステップ
S8では、利得制御信号GC1またはGC2を用いて可
変利得増幅器9または10の入出力特性の利得(傾き)
を調整する。
In step S8, the previous output value and the current output value are compared, and if the current output value is closer to zero than the previous output value, it is the same as the previous processing. Then, the value of the gain control signal GC1 or GC2 is increased by a predetermined amount. On the contrary, when the output value of the previous time is closer to zero than the output value of this time, the gain control signal GC1 or GC is reversed, contrary to the processing of the previous time.
The value of 2 is decreased by a predetermined amount. In this way, in step S8, the gain (gradient) of the input / output characteristic of the variable gain amplifier 9 or 10 using the gain control signal GC1 or GC2.
Adjust.

【0040】以上のステップS6〜S8の処理は、ステ
ップS7で肯定判定となるまで繰り返して行われる。そ
してステップS7で肯定判定となるとステップS9に進
む。
The above steps S6 to S8 are repeated until a positive determination is made in step S7. When an affirmative decision is made in step S7, the operation proceeds to step S9.

【0041】可変利得増幅器は先に説明したように利得
を変化させるとOV入力時の位置(オフセット)も変化
し、逆に位置(オフセット)を変化させるとVref入
力時の出力値も変化してしまうために、ステップS4ま
たはステップS8において位置(オフセット)または利
得を調整したか否かを判定する(ステップS9)。そし
て調整した場合には、ステップS1〜ステップS9の処
理を繰り返す。
As described above, in the variable gain amplifier, when the gain is changed, the position (offset) at the time of OV input changes, and conversely, when the position (offset) is changed, the output value at the time of Vref input also changes. Therefore, it is determined whether the position (offset) or the gain is adjusted in step S4 or step S8 (step S9). Then, when the adjustment is performed, the processes of steps S1 to S9 are repeated.

【0042】ステップS9で位置(オフセット)も利得
も調整しなかったと判定されると、ステップS10に進
んで各可変利得増幅器9,10に出力されている各制御
信号GC1,PC1,GC2,PC2の値をメモリ19
に記憶させてその出力値を保持する。
If it is determined in step S9 that neither the position (offset) nor the gain has been adjusted, the process proceeds to step S10 and the control signals GC1, PC1, GC2, PC2 output to the variable gain amplifiers 9, 10 are controlled. Value in memory 19
And store the output value.

【0043】以上のようにして可変利得増幅器9,10
を校正した場合の両可変利得増幅器9,10の入出力特
性の最大のずれを図6に示す。ここで±εはアナログ・
デジタル変換器16の分析能力に起因する許容誤差であ
る。図6に示したように、本実施例においては、最大に
ずれた場合でも、出力オフセット(アース信号入力時)
がε、利得が2ε/Vrefしかずれない。その理由
は、本実施例においては、一方の可変利得増幅器の入出
力特性が、他方の可変利得増幅器を校正する場合の基準
となるからである。従って、本実施例によれば図3に示
した従来例に比して誤差を1/2にすることができる。
As described above, the variable gain amplifiers 9 and 10 are
FIG. 6 shows the maximum deviation of the input / output characteristics of both variable gain amplifiers 9 and 10 when calibrated. Where ± ε is analog
This is the allowable error due to the analysis capability of the digital converter 16. As shown in FIG. 6, in the present embodiment, the output offset (when the ground signal is input) even when the output is shifted to the maximum
Is ε, and the gain is only 2ε / Vref. The reason is that, in this embodiment, the input / output characteristics of one variable gain amplifier serve as a reference when calibrating the other variable gain amplifier. Therefore, according to this embodiment, the error can be halved as compared with the conventional example shown in FIG.

【0044】可変利得増幅器9,10の校正終了後、使
用者は、従来と同様にしてCRT11の画面を見ながら
出力オフセット調整器14および利得調整器13を調整
して垂直増幅系全体の利得と出力オフセットとを最終的
に決定する。このようにして最終的な利得と出力オフセ
ットとが使用者によって決定されるため、図6に示した
ようにアース信号(OV)入力時にオフセット電流が流
れていても、そのオフセット電流による表示画面上の位
置ずれは、この最終的な使用者の調整によって除去され
ることになる。
After the calibration of the variable gain amplifiers 9 and 10 is completed, the user adjusts the output offset adjuster 14 and the gain adjuster 13 while looking at the screen of the CRT 11 in the same manner as in the conventional case, and adjusts the gain of the entire vertical amplification system. Finally determine the output offset. Since the final gain and the output offset are determined by the user in this way, even if the offset current flows when the earth signal (OV) is input as shown in FIG. The misalignment of will be eliminated by this final user adjustment.

【0045】このように本実施例においては、可変利得
増幅器9および10に同一の電圧を同時に供給している
ために、利得調整処理時において標準電圧発生器21の
出力電圧が変動しても両可変利得増幅器9,10の入出
力特性を高精度で一致させることができる。
As described above, in the present embodiment, since the same voltage is supplied to the variable gain amplifiers 9 and 10 at the same time, even if the output voltage of the standard voltage generator 21 fluctuates during the gain adjustment process, both are kept. The input / output characteristics of the variable gain amplifiers 9 and 10 can be matched with high accuracy.

【0046】また、本実施例は、2現象オシロスコープ
であるが、例えば4現象オシロスコープの場合には、出
力反転機能を有する第2チャンネルの可変利得増幅器を
基準として他の3つの可変利得増幅器の位置(オフセッ
ト)および利得を調整するようにすれば、全ての可変利
得増幅器の入出力特性の位置(オフセット)および利得
を高精度で一致させることができる。さらに、4現象オ
シロスコープの可変利得増幅器を校正する場合、従来は
各増幅器について1回づつ計4回の校正処理を必要とし
ていたが、本実施例によれば3回の校正処理で全ての増
幅器の利得を一致させることができる。
Although the present embodiment is a two-phenomenon oscilloscope, for example, in the case of a four-phenomenon oscilloscope, the positions of the other three variable gain amplifiers are based on the variable gain amplifier of the second channel having the output inverting function. By adjusting the (offset) and the gain, the position (offset) and the gain of the input / output characteristics of all variable gain amplifiers can be matched with high accuracy. Further, in the case of calibrating the variable gain amplifier of the four-phenomenon oscilloscope, conventionally, it was necessary to perform calibration processing once for each amplifier, that is, four times in total, but according to this embodiment, calibration processing for all amplifiers is performed three times. The gains can be matched.

【0047】図7は本発明の他の実施例の構成を示すブ
ロック図であり、図4と同一符号のものは同一のものを
示しており、また33は反転増幅器(利得=−1)であ
る。本実施例においては、標準電圧発生器21の出力電
圧の極性を切換スイッチではなく反転増幅器33で反転
させて可変利得増幅器10に供給するようにすることに
よって、可変利得増幅器9の極性とは逆の極性を有する
可変利得増幅器10の出力が可変利得増幅器9の出力と
加算される。従って、図4に示した実施例の動作と異な
るところは、図5に示したフローチャートのステップS
5で反転信号INVは出力されず切換スイッチ31が端
子g,g′に接続されることである。他の構成および動
作は図4に示した実施例と同様であるのでその説明は省
略する。
FIG. 7 is a block diagram showing the configuration of another embodiment of the present invention. The same reference numerals as those in FIG. 4 denote the same elements, and 33 is an inverting amplifier (gain = -1). is there. In the present embodiment, the polarity of the output voltage of the standard voltage generator 21 is inverted by the inverting amplifier 33 instead of the changeover switch and supplied to the variable gain amplifier 10, so that the polarity is opposite to that of the variable gain amplifier 9. The output of the variable gain amplifier 10 having the polarity of is added to the output of the variable gain amplifier 9. Therefore, the difference from the operation of the embodiment shown in FIG. 4 is step S of the flowchart shown in FIG.
The inversion signal INV is not output at 5 and the changeover switch 31 is connected to the terminals g and g '. Other configurations and operations are the same as those of the embodiment shown in FIG. 4, and therefore their explanations are omitted.

【0048】以上、説明したように、本発明において
は、標準電圧Vref供給時の可変利得増幅器の出力の
極性を反転させる手段は、可変利得増幅器の入力側また
は出力側のどちら側に設けてもよい。
As described above, in the present invention, the means for inverting the polarity of the output of the variable gain amplifier when the standard voltage Vref is supplied may be provided on either the input side or the output side of the variable gain amplifier. Good.

【0049】[0049]

【発明の効果】本発明によれば、2つの可変利得増幅器
に同一電圧を同時に供給してその入出力特性を調整する
ため、両可変利得増幅器の入出力特性を高精度に一致さ
せることができる。
According to the present invention, since the same voltage is simultaneously supplied to two variable gain amplifiers to adjust their input / output characteristics, the input / output characteristics of both variable gain amplifiers can be matched with high accuracy. ..

【図面の簡単な説明】[Brief description of drawings]

【図1】従来装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a conventional device.

【図2】可変利得増幅器の調整を説明するための説明図
である。
FIG. 2 is an explanatory diagram for explaining adjustment of a variable gain amplifier.

【図3】従来装置の精度を示す入出力特性図である。FIG. 3 is an input / output characteristic diagram showing the accuracy of a conventional device.

【図4】本発明の一実施例の構成を示すブロック図であ
る。
FIG. 4 is a block diagram showing a configuration of an exemplary embodiment of the present invention.

【図5】図4に示したCPUの処理手順の一例を示すフ
ローチャートである。
5 is a flowchart showing an example of a processing procedure of a CPU shown in FIG.

【図6】図4に示した実施例の精度を示す入出力特性図
である。
FIG. 6 is an input / output characteristic diagram showing the accuracy of the embodiment shown in FIG.

【図7】本発明の他の実施例の構成を示すブロック図で
ある。
FIG. 7 is a block diagram showing the configuration of another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

3,4,5,6 可変減衰器 7,8 バッファアンプ 9,10 可変利得増幅器 11 CRT 12 増幅器 15 電流検出用抵抗器 16 アナログ・デジタル変換器 18 CPU 19 メモリ 20 入力信号選択器 21 標準電圧発生器 22〜25 ラッチ 26〜29 デジタル・アナログ変換器 30 マルチプレクサ 31 切換スイッチ 32 加算回路 33 反転増幅器 3, 4, 5, 6 Variable attenuator 7,8 Buffer amplifier 9,10 Variable gain amplifier 11 CRT 12 Amplifier 15 Current detection resistor 16 Analog-digital converter 18 CPU 19 Memory 20 Input signal selector 21 Standard voltage generation 22-25 Latch 26-29 Digital-analog converter 30 Multiplexer 31 Changeover switch 32 Adder circuit 33 Inverting amplifier

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 多現象オシロスコープの各入力段に、入
力信号を増幅する垂直増幅器として、それぞれ設けられ
た複数個の可変利得増幅器のうちの第1の可変利得増幅
器の出力側に設けられた出力極性切換手段と、 該出力極性切換手段の出力と第2の可変利得増幅器の出
力とを加算する加算手段と、 該加算手段の出力を検出する検出手段と、 標準電圧を発生させる標準電圧発生手段と、 前記標準電圧を前記第1および前記第2の可変利得増幅
器に同時に供給し、前記検出手段の出力が零となるよう
に前記第1または前記第2の可変利得増幅器の少なくと
も一方の利得を制御する利得制御手段と、 前記標準電圧とは異なる値の基準電圧を発生する基準電
圧発生手段と、 前記基準電圧を前記第1および前記第2の可変利得増幅
器に同時に供給し、前記検出手段の出力が零となるよう
に前記第1または前記第2の可変利得増幅器の少なくと
も一方のオフセットを制御するオフセット制御手段とを
備えたことを特徴とする多現象オシロスコープの垂直増
幅器校正装置。
1. An output provided on the output side of a first variable gain amplifier of a plurality of variable gain amplifiers provided as a vertical amplifier for amplifying an input signal at each input stage of a multi-phenomenon oscilloscope. Polarity switching means, adding means for adding the output of the output polarity switching means and the output of the second variable gain amplifier, detecting means for detecting the output of the adding means, and standard voltage generating means for generating a standard voltage. And the standard voltage is simultaneously supplied to the first and second variable gain amplifiers, and the gain of at least one of the first and second variable gain amplifiers is adjusted so that the output of the detection means becomes zero. Gain control means for controlling, reference voltage generating means for generating a reference voltage having a value different from the standard voltage, and supplying the reference voltage to the first and second variable gain amplifiers at the same time. And an offset control unit for controlling an offset of at least one of the first and second variable gain amplifiers so that the output of the detection unit becomes zero. apparatus.
【請求項2】 前記基準電圧発生手段は、前記第1およ
び前記第2の可変利得増幅器の入力端を接地するスイッ
チ回路であることを特徴とする請求項1に記載の多現象
オシロスコープの垂直増幅器校正装置。
2. The vertical amplifier for a multi-phenomenon oscilloscope according to claim 1, wherein the reference voltage generating means is a switch circuit that grounds the input terminals of the first and second variable gain amplifiers. Calibration device.
【請求項3】 前記出力極性切換手段は、前記第1の可
変利得増幅器の出力側に設けられた出力極性切換スイッ
チであることを特徴とする請求項1または2に記載の多
現象オシロスコープの垂直増幅器校正装置。
3. The vertical of the multi-phenomenon oscilloscope according to claim 1, wherein the output polarity switching means is an output polarity switching switch provided on the output side of the first variable gain amplifier. Amplifier calibration device.
【請求項4】 多現象オシロスコープの各入力段に、入
力信号を増幅する垂直増幅器として、それぞれ設けられ
た複数個の可変利得増幅器のうちの第1の可変利得増幅
器の出力を入力して他の入力との加算結果を出力する加
算手段と、 該加算手段の出力を検出する検出手段と、 標準電圧を発生する標準電圧発生手段と、 該標準電圧発生手段の出力電圧の極性を反転して出力す
る極性反転手段と、 前記標準電圧を前記第1の可変利得増幅器に供給し、前
記極性反転手段の出力を第2の可変利得増幅器に供給
し、当該第2の可変利得増幅器の出力を前記他の入力と
して前記加算回路に供給して前記検出手段の出力が零と
なるように前記第1または前記第2の可変利得増幅器の
少なくとも一方の利得を制御する利得制御手段と、 前記標準電圧とは異なる値の基準電圧を発生する基準電
圧発生手段と、 前記第2の可変利得増幅器の出力側に設けられた出力極
性切換手段と、 前記第1および前記第2の可変利得増幅器に前記基準電
圧を供給し、前記出力極性切換手段の出力を前記他の入
力として前記加算回路に供給して前記検出手段の出力が
零となるように前記第1または前記第2の可変利得増幅
器の少なくとも一方のオフセットを制御するオフセット
制御手段とを備えたことを特徴とする多現象オシロスコ
ープの垂直増幅器校正装置。
4. A multi-phenomenon oscilloscope is provided, as a vertical amplifier for amplifying an input signal, with an input of an output of a first variable gain amplifier among a plurality of variable gain amplifiers respectively provided as vertical amplifiers for amplifying an input signal. Addition means for outputting the addition result with the input, detection means for detecting the output of the addition means, standard voltage generation means for generating the standard voltage, and output by inverting the polarity of the output voltage of the standard voltage generation means And a polarity reversing means for supplying the standard voltage to the first variable gain amplifier, an output of the polarity reversing means to a second variable gain amplifier, and an output of the second variable gain amplifier. The gain control means for controlling the gain of at least one of the first and second variable gain amplifiers so that the output of the detection means becomes zero as an input of Reference voltage generating means for generating a reference voltage having a value, output polarity switching means provided on the output side of the second variable gain amplifier, and the reference voltage for the first and second variable gain amplifiers. At least one of the first and second variable gain amplifiers so that the output of the output polarity switching means is supplied to the adder circuit as the other input and the output of the detection means becomes zero. A vertical amplifier calibration device for a multi-phenomenon oscilloscope, comprising:
【請求項5】 前記基準電圧発生手段は、前記第1およ
び前記第2の可変利得増幅器の入力端を接地するスイッ
チ回路であることを特徴とする請求項4に記載の多現象
オシロスコープの垂直増幅器校正装置。
5. The vertical amplifier of a multi-phenomenon oscilloscope according to claim 4, wherein the reference voltage generating means is a switch circuit that grounds the input terminals of the first and second variable gain amplifiers. Calibration device.
【請求項6】 前記出力極性切換手段は、前記第1の可
変利得増幅器の出力側に設けられた出力極性切換スイッ
チであることを特徴とする請求項4または5に記載の多
現象オシロスコープの垂直増幅器校正装置。
6. The vertical of the multi-phenomenon oscilloscope according to claim 4, wherein the output polarity switching means is an output polarity switching switch provided on the output side of the first variable gain amplifier. Amplifier calibration device.
【請求項7】 前記極性反転手段は、反転増幅器である
ことを特徴とする請求項4ないし6のいずれかの項に記
載の多現象オシロスコープの垂直増幅器校正装置。
7. The vertical amplifier calibration device for a multi-phenomenon oscilloscope according to claim 4, wherein the polarity inverting means is an inverting amplifier.
JP33717091A 1991-01-09 1991-12-19 Vertical amplifier calibration system for multi-phenomenon oscilloscope Expired - Lifetime JP2624920B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/026,081 US5272449A (en) 1991-01-09 1993-03-04 Vertical amplifier system for multitrace oscilloscope and method for calibrating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-1102 1991-01-09
JP110291 1991-01-09

Publications (2)

Publication Number Publication Date
JPH05172853A true JPH05172853A (en) 1993-07-13
JP2624920B2 JP2624920B2 (en) 1997-06-25

Family

ID=11492124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33717091A Expired - Lifetime JP2624920B2 (en) 1991-01-09 1991-12-19 Vertical amplifier calibration system for multi-phenomenon oscilloscope

Country Status (1)

Country Link
JP (1) JP2624920B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112904258A (en) * 2021-02-08 2021-06-04 优利德科技(中国)股份有限公司 Multi-stage bias correction method and device based on dynamic target value evaluation
WO2022137705A1 (en) * 2020-12-22 2022-06-30 日立Astemo株式会社 Voltage detection circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137705A1 (en) * 2020-12-22 2022-06-30 日立Astemo株式会社 Voltage detection circuit
CN112904258A (en) * 2021-02-08 2021-06-04 优利德科技(中国)股份有限公司 Multi-stage bias correction method and device based on dynamic target value evaluation
CN112904258B (en) * 2021-02-08 2023-01-17 优利德科技(中国)股份有限公司 Multi-stage bias correction method and device based on dynamic target value evaluation

Also Published As

Publication number Publication date
JP2624920B2 (en) 1997-06-25

Similar Documents

Publication Publication Date Title
US5272449A (en) Vertical amplifier system for multitrace oscilloscope and method for calibrating the same
US4364027A (en) Calibration apparatus for analog-to-digital converter
US20050068211A1 (en) Ad conversion apparatus and method
JP5248723B2 (en) Multi-output arbitrary waveform generator and mixed LSI tester
JPS58181323A (en) Digital-analog converter with calibrating function
KR20230003561A (en) Ranging Systems and Methods for Reducing Transient Effects in Multi-Range Material Measurements
US7071856B2 (en) Pipeline ADC calibrating method and apparatus thereof
JPH0856160A (en) Abnormality detector for a/d converter
US4350974A (en) Logarithmic analog-to-digital converter
KR100251151B1 (en) Non-linear quality revision apparatus and the revision method for display device
JP2861749B2 (en) Output level control circuit
JP2624920B2 (en) Vertical amplifier calibration system for multi-phenomenon oscilloscope
US20060258317A1 (en) DC offset calibration system
CN114019339A (en) Calibration method and calibration device for programmable Josephson junction array bias driver
JP4928339B2 (en) Arbitrary waveform generator
JPH0682267A (en) Sensor with temperature drift compensation function
US5223768A (en) Data display apparatus with function for correcting effect of external magnetic field
JPH10227837A (en) Apparatus and method for calibration of test voltage in semiconductor testing device
JPH0690270B2 (en) DC source calibration device for IC test
JP2000134637A (en) Signal processing circuit
JP3134401B2 (en) Auto white balance circuit of television camera device
JPS635077Y2 (en)
JPS58161529A (en) Amplifying circuit
JPH07298097A (en) Image pickup device
JPH07198305A (en) Position detector