JPH05167561A - Pulse signal output circuit - Google Patents

Pulse signal output circuit

Info

Publication number
JPH05167561A
JPH05167561A JP3327550A JP32755091A JPH05167561A JP H05167561 A JPH05167561 A JP H05167561A JP 3327550 A JP3327550 A JP 3327550A JP 32755091 A JP32755091 A JP 32755091A JP H05167561 A JPH05167561 A JP H05167561A
Authority
JP
Japan
Prior art keywords
pulse signal
signal
output
analog
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3327550A
Other languages
Japanese (ja)
Inventor
Renzou Hirai
錬造 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3327550A priority Critical patent/JPH05167561A/en
Publication of JPH05167561A publication Critical patent/JPH05167561A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the occurrence of a measurement error by eliminating the transmission error of an analog signal by suppressing manufacturing cost lower and preventing the occurrence of the level flactuation of the analog signal even if a pulse signal is superimposed on the analog signal. CONSTITUTION:A pulse signal in accordance with digital data is generated by a CPU 1. When the output of the pulse signal is started from the CPU 1, output voltage whose voltage value is gradually increased by an integration circuit 2 is generated. By an analog switch 3, the output voltage to be outputted from the integration circuit 2 in accordance with the pulse signal to be outputted from the CPU 1 is intermittent. Thus, the pulse signal whose amplitude is gradually increased is generated and this is superimposed on a loop 6 of the analog signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアナログ信号にパルス信
号を重畳させて伝送するパルス信号出力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse signal output circuit for superimposing a pulse signal on an analog signal for transmission.

【0002】[0002]

【従来の技術】各種のプロセスで使用されるプロセス計
装システムにおいては、各センサによって測定されたプ
ロセス信号がこれらの各センサからアナログ電流信号
(4〜20mADC)形式で出力される。
2. Description of the Related Art In a process instrumentation system used in various processes, a process signal measured by each sensor is output in the form of an analog current signal (4 to 20 mADC) from each sensor.

【0003】そして、現在では、このアナログ信号にパ
ルス信号を重畳させて通信を行なうことで、遠隔地から
各センサの設定を行なうことができる装置が開発されて
いる。
At present, there has been developed a device capable of setting each sensor from a remote place by superimposing a pulse signal on the analog signal for communication.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述した従
来のプロセス計装システムにおいては、アナログ信号に
パルス信号を重畳させると、図4(a)に示す如くパル
ス信号の立ち上がり部分の電圧によってアナログ信号レ
ベルが変動してしまう。
In the conventional process instrumentation system described above, when a pulse signal is superimposed on an analog signal, the analog signal is generated by the voltage at the rising portion of the pulse signal as shown in FIG. 4 (a). The level fluctuates.

【0005】このため、バイフェーズ信号などのように
直流成分の無いパルス信号が連続している場合には、R
C型の1次フィルタ回路等によってパルス信号の影響を
容易に取り除くことができるものの、これのパルス信号
の重畳を開始した時点では、図4(b)に示す如くパル
ス信号の包絡線の分だけアナログ信号レベルが変動して
アナログ信号に伝達誤差が生じてしまい、この伝達誤差
に起因して測定誤差が発生してしまうという問題があっ
た。
Therefore, when a pulse signal without a DC component such as a biphase signal is continuous, R
Although the influence of the pulse signal can be easily removed by the C-type first-order filter circuit or the like, at the time when the superposition of the pulse signal is started, only the envelope of the pulse signal as shown in FIG. There is a problem that the analog signal level fluctuates and a transmission error occurs in the analog signal, and a measurement error occurs due to the transmission error.

【0006】そこで、このような測定誤差の発生を防止
するために、パルス信号の出力段をプッシュプル構成に
することも考えられるが、このような方法では回路構成
が複雑になって製造コストが増大してしまう。
Therefore, in order to prevent the occurrence of such a measurement error, it may be considered that the output stage of the pulse signal has a push-pull structure, but such a method complicates the circuit structure and reduces the manufacturing cost. It will increase.

【0007】本発明は上記の事情に鑑み、製造コストを
低く押さえつつ、アナログ信号にパルス信号を重畳させ
てもアナログ信号のレベル変動が発生しないようにする
ことができ、これによってアナログ信号の伝達誤差を無
くして測定誤差が発生しないようにすることができるパ
ルス信号出力回路を提供することを目的としている。
In view of the above circumstances, the present invention makes it possible to prevent the level fluctuation of the analog signal from occurring even when the pulse signal is superimposed on the analog signal while keeping the manufacturing cost low. It is an object of the present invention to provide a pulse signal output circuit which can eliminate an error and prevent a measurement error from occurring.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに本発明によるパルス信号出力回路は、プロセス量を
電流信号によって伝送するアナログ伝送線に対し、デジ
タルデータに応じたパルス信号を重畳させるパルス信号
出力回路において、前記デジタルデータに応じたパルス
信号を生成するパルス信号生成部と、このパルス信号生
成部からパルス信号の出力が開始されるとき、出力電圧
を徐々に増大させる電圧生成部と、前記パルス信号生成
部から出力されるパルス信号に応じて前記電圧生成部か
ら出力される出力電圧を断続させて振幅が徐々に増大す
るパルス信号を生成して前記アナログ伝送線上に重畳さ
せるスイッチ部とを備えたことを特徴としている。
In order to achieve the above object, a pulse signal output circuit according to the present invention superimposes a pulse signal corresponding to digital data on an analog transmission line for transmitting a process amount by a current signal. In the pulse signal output circuit, a pulse signal generator that generates a pulse signal according to the digital data, and a voltage generator that gradually increases the output voltage when the pulse signal generator starts outputting the pulse signal. A switch unit for intermittently generating an output voltage output from the voltage generation unit according to the pulse signal output from the pulse signal generation unit, generating a pulse signal whose amplitude gradually increases, and superimposing the pulse signal on the analog transmission line. It is characterized by having and.

【0009】[0009]

【作用】上記の構成において、パルス信号生成部によっ
てデジタルデータに応じたパルス信号が生成されるとと
もに、前記パルス信号生成部からパルス信号の出力が開
始されるとき、電圧生成部によって電圧値が徐々に増大
する出力電圧が生成され、スイッチ部によって前記パル
ス信号生成部から出力されるパルス信号に応じて前記電
圧生成部から出力される出力電圧が断続されて振幅が徐
々に増大するパルス信号が生成されこれがアナログ伝送
線上に重畳される。
In the above structure, the pulse signal generation unit generates the pulse signal according to the digital data, and when the pulse signal generation unit starts the output of the pulse signal, the voltage generation unit gradually changes the voltage value. And a pulse signal whose amplitude is gradually increased by intermittently increasing the output voltage output from the voltage generation unit according to the pulse signal output from the pulse signal generation unit by the switch unit. Then, this is superimposed on the analog transmission line.

【0010】[0010]

【実施例】図1は本発明によるパルス信号出力回路の一
実施例を示すブロック図である。
1 is a block diagram showing an embodiment of a pulse signal output circuit according to the present invention.

【0011】この図に示すパルス信号出力回路はCPU
1と、積分回路2と、アナログスイッチ3と、接続回路
4と、接続ケーブル5とを備えており、パルス信号の重
畳対象となるアナログ信号ループ6に対してパルス信号
を重畳させるとき、積分回路2によってパルス信号の振
幅を徐々に高くしてパルス信号の重畳開始時点の包絡線
をなだらかにしながら、前記アナログ信号ループ6にパ
ルス信号を重畳させる。
The pulse signal output circuit shown in this figure is a CPU
1, an integrator circuit 2, an analog switch 3, a connection circuit 4, and a connection cable 5, and when the pulse signal is superposed on the analog signal loop 6 to which the pulse signal is superposed, the integration circuit The pulse signal is superposed on the analog signal loop 6 while gradually increasing the amplitude of the pulse signal by 2 to make the envelope curve at the start of superposition of the pulse signal gentle.

【0012】CPU1は制御対象となる伝送器(図示は
省略する)等に対するパルス信号を出力するとき、この
CPU1内に設けられているUART等のモデムで生成
されるパルス信号を出力端子P1から出力してこれをア
ナログスイッチ3に供給するとともに、前記モデムを制
御する信号として前記パルス信号を出力する直前から生
成されるCTS信号を出力端子P2から出力して積分回
路2に供給する。
When the CPU 1 outputs a pulse signal to a transmitter (not shown) or the like to be controlled, it outputs a pulse signal generated by a modem such as UART provided in the CPU 1 from the output terminal P1. Then, this is supplied to the analog switch 3, and the CTS signal generated immediately before the pulse signal is output as a signal for controlling the modem is output from the output terminal P2 and supplied to the integrating circuit 2.

【0013】積分回路2は一端が前記CPU1の出力端
子P2に接続される積分用の抵抗7と、一端が前記抵抗
7の他端に接続され、他端が接地点に接続される積分用
のコンデンサ8とを備えており、前記CPU1の出力端
子P2からCTS信号(+5Vの信号)が出力されたと
き、これを積分して図2(a)に示す積分波形信号を生
成してこれを前記アナログスイッチ3に供給する。
The integrating circuit 2 has an integrating resistor 7 having one end connected to the output terminal P2 of the CPU 1 and an integrating resistor 7 having one end connected to the other end of the resistor 7 and the other end connected to a ground point. When a CTS signal (+ 5V signal) is output from the output terminal P2 of the CPU 1, the capacitor 8 is integrated to generate an integrated waveform signal shown in FIG. Supply to the analog switch 3.

【0014】アナログスイッチ3は2つある入出力端子
の一方が前記積分回路2を構成する抵抗7とコンデンサ
8との接続点に接続され、制御端子が前記CPU1の出
力端子P1に接続されており、図2(b)に示す如く前
記出力端子P1からパルス信号が出力されているとき、
前記積分回路2から出力される積分波形信号を断続させ
て図2(c)に示す如くパルス信号の重畳開始時点から
徐々に振幅が大きくなるパルス信号を生成し、これを前
記入出力端子の他方から出力して接続回路4に供給す
る。
One of the two input / output terminals of the analog switch 3 is connected to the connection point of the resistor 7 and the capacitor 8 which form the integrating circuit 2, and the control terminal thereof is connected to the output terminal P1 of the CPU 1. , When a pulse signal is output from the output terminal P1 as shown in FIG.
The integrated waveform signal output from the integrator circuit 2 is intermittently generated to generate a pulse signal whose amplitude gradually increases from the start of superimposing the pulse signal, as shown in FIG. And output to the connection circuit 4.

【0015】接続回路4は一端が前記アナログスイッチ
3の他方の入出力端子に接続され、他端が接地点に接続
される1次コイル9aおよびこの1次コイル9aと電磁
結合される2次コイル9bを有するトランス9と、一端
が前記2次コイル9bの一端に接続されるコンデンサ1
0とを備えており、前記アナログスイッチ3からパルス
信号が出力されたとき、このパルス信号の直流分を除去
して接続ケーブル5に供給する。
The connection circuit 4 has a primary coil 9a having one end connected to the other input / output terminal of the analog switch 3 and the other end connected to a ground point, and a secondary coil electromagnetically coupled to the primary coil 9a. Transformer 9 having 9b and capacitor 1 having one end connected to one end of the secondary coil 9b
0, and when a pulse signal is output from the analog switch 3, the DC component of the pulse signal is removed and the pulse signal is supplied to the connection cable 5.

【0016】接続ケーブル5は一端が前記2次コイル9
bの一端に接続され、他端が前記アナログ信号ループ6
に接続されるケーブル5bと、一端が前記コンデンサ1
0の他端に接続され、他端が前記アナログ信号ループ6
に接続されるケーブル5aとを備えており、前記接続回
路4から出力されるパルス信号を取り込んでこれを前記
アナログ信号ループ6上に重畳させる。
One end of the connecting cable 5 is the secondary coil 9
b is connected to one end and the other end is the analog signal loop 6
Cable 5b connected to the
0 is connected to the other end of the analog signal loop 6
And a cable 5a connected to the analog signal loop 6, which takes in the pulse signal output from the connection circuit 4 and superimposes it on the analog signal loop 6.

【0017】この場合、この接続ケーブル5を介してア
ナログ信号ループ6に重畳されるパルス信号は積分回路
2の積分動作によって重畳開始時点の振幅が小さくさ
れ、時間の経過とともに徐々に振幅が大きくなって最終
的に電源電圧である+5Vになるように振幅制御されて
いるので、アナログ信号ループ6にパルス信号を重畳さ
せても、重畳開始時点におけるアナログ信号レベルが変
動しないようにすることができる。
In this case, the amplitude of the pulse signal superimposed on the analog signal loop 6 via the connection cable 5 is reduced by the integration operation of the integrating circuit 2 at the start of superimposition, and gradually increases with the passage of time. Since the amplitude is finally controlled to be + 5V which is the power supply voltage, even if the pulse signal is superimposed on the analog signal loop 6, it is possible to prevent the analog signal level at the start of superimposing from fluctuating.

【0018】このようにこの実施例においては、アナロ
グ信号に対しパルス信号を重畳させるとき、積分回路2
によってパルス信号の振幅を徐々に高くしてパルス信号
の重畳開始時点の包絡線をなだらかにしているので、製
造コストを低く押さえつつ、アナログ信号にパルス信号
を重畳させてもアナログ信号のレベル変動が発生しない
ようにすることができ、これによってアナログ信号の伝
達誤差を無くして測定誤差が発生しないようにすること
ができる。
As described above, in this embodiment, when the pulse signal is superimposed on the analog signal, the integrating circuit 2
By gradually increasing the amplitude of the pulse signal to smooth the envelope at the start of superimposing the pulse signal, the level fluctuation of the analog signal does not fluctuate even if the pulse signal is superposed on the analog signal while keeping the manufacturing cost low. It is possible to prevent the occurrence of an analog signal transmission error, thereby preventing a measurement error from occurring.

【0019】また、上述した実施例においては、積分回
路2から出力される積分波形信号をアナログスイッチ3
によって断続させてパルス信号を生成するようにしてい
るが、図3に示す如くFET15によって積分回路2か
ら出力される積分波形信号を断続させてパルス信号を生
成するようにしても良い。
Further, in the above-described embodiment, the integrated waveform signal output from the integrating circuit 2 is converted into the analog switch 3
Although the pulse signal is generated by intermittently generating the pulse signal by using the FET 15, the integrated waveform signal output from the integrating circuit 2 may be intermittently generated by the FET 15 as illustrated in FIG.

【0020】このようにしても、上述した実施例と同様
に製造コストを低く押さえつつ、アナログ信号にパルス
信号を重畳させてもアナログ信号のレベル変動が発生し
ないようにすることができ、これによってアナログ信号
の伝達誤差を無くして測定誤差が発生しないようにする
ことができる。
Even in this case, it is possible to keep the manufacturing cost low as in the above-mentioned embodiment, and to prevent the level fluctuation of the analog signal even if the pulse signal is superimposed on the analog signal. It is possible to eliminate the transmission error of the analog signal and prevent the measurement error from occurring.

【0021】[0021]

【発明の効果】以上説明したように本発明によれば、製
造コストを低く押さえつつ、アナログ信号にパルス信号
を重畳させてもアナログ信号のレベル変動が発生しない
ようにすることができ、これによってアナログ信号の伝
達誤差を無くして測定誤差が発生しないようにすること
ができる。
As described above, according to the present invention, it is possible to keep the manufacturing cost low and prevent the level fluctuation of the analog signal from occurring even when the pulse signal is superimposed on the analog signal. It is possible to eliminate the transmission error of the analog signal and prevent the measurement error from occurring.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるパルス信号出力回路の一実施例を
示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a pulse signal output circuit according to the present invention.

【図2】図1に示すパルス信号出力回路の動作例を示す
波形図である。
FIG. 2 is a waveform diagram showing an operation example of the pulse signal output circuit shown in FIG.

【図3】本発明によるパルス信号出力回路の他の実施例
を示すブロック図である。
FIG. 3 is a block diagram showing another embodiment of the pulse signal output circuit according to the present invention.

【図4】従来から知られているパルス信号出力回路の一
例を示すブロック図である。
FIG. 4 is a block diagram showing an example of a conventionally known pulse signal output circuit.

【符号の説明】[Explanation of symbols]

1 CPU(パルス信号生成部) 2 積分回路(電圧生成部) 3 アナログスイッチ(スイッチ部) 4 接続回路 5 接続ケーブル 6 アナログ信号ループ(アナログ伝送線) 1 CPU (pulse signal generation unit) 2 Integration circuit (voltage generation unit) 3 Analog switch (switch unit) 4 Connection circuit 5 Connection cable 6 Analog signal loop (Analog transmission line)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 プロセス量を電流信号によって伝送する
アナログ伝送線に対し、デジタルデータに応じたパルス
信号を重畳させるパルス信号出力回路において、 前記デジタルデータに応じたパルス信号を生成するパル
ス信号生成部と、 このパルス信号生成部からパルス信号の出力が開始され
るとき、出力電圧を徐々に増大させる電圧生成部と、 前記パルス信号生成部から出力されるパルス信号に応じ
て前記電圧生成部から出力される出力電圧を断続させて
振幅が徐々に増大するパルス信号を生成して前記アナロ
グ伝送線上に重畳させるスイッチ部と、 を備えたことを特徴とするパルス信号出力回路。
1. A pulse signal output circuit that superimposes a pulse signal corresponding to digital data on an analog transmission line that transmits a process amount by a current signal, and a pulse signal generation unit that generates a pulse signal corresponding to the digital data. And a voltage generation section that gradually increases the output voltage when the pulse signal generation section starts outputting the pulse signal, and an output from the voltage generation section according to the pulse signal output from the pulse signal generation section. A pulse signal output circuit, comprising: a switch unit that intermittently generates an output voltage to generate a pulse signal whose amplitude gradually increases and superimposes the pulse signal on the analog transmission line.
JP3327550A 1991-12-11 1991-12-11 Pulse signal output circuit Pending JPH05167561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3327550A JPH05167561A (en) 1991-12-11 1991-12-11 Pulse signal output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3327550A JPH05167561A (en) 1991-12-11 1991-12-11 Pulse signal output circuit

Publications (1)

Publication Number Publication Date
JPH05167561A true JPH05167561A (en) 1993-07-02

Family

ID=18200324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3327550A Pending JPH05167561A (en) 1991-12-11 1991-12-11 Pulse signal output circuit

Country Status (1)

Country Link
JP (1) JPH05167561A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931348B2 (en) 2002-03-08 2005-08-16 Seiko Epson Corporation Data processing apparatus for divers and a data processing method, program, and recording program storing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931348B2 (en) 2002-03-08 2005-08-16 Seiko Epson Corporation Data processing apparatus for divers and a data processing method, program, and recording program storing the same

Similar Documents

Publication Publication Date Title
KR100219020B1 (en) Three wire low power transmitter
JPS5926080B2 (en) Transmission coupling circuit with measurement converter
US4652774A (en) Rectangular wave-shaping circuit with varying threshold level
EP1209549A3 (en) Voltage controller for a pulsed load, in particular for a mobile-telephone or telematics transmitter
JPH05167561A (en) Pulse signal output circuit
JP2003033094A (en) On-vehicle power generation controller equipped with transmitter-receiver
JPH02504185A (en) Circuit to evaluate variable inductance against fixed value inductance
JPH0139578B2 (en)
JP3175139B2 (en) Two-wire pulse signal transmission device
JP2000003103A (en) High voltage generating device
JPH043276Y2 (en)
JP3183325B2 (en) Bus system power supply
JP2963848B2 (en) Data communication method and apparatus using PWM signal
JPH01144359A (en) Switching power circuit
JPH01283700A (en) Communicating method for field instrument
JPS6315926Y2 (en)
JPH0715299A (en) Clock circuit
JP3175569B2 (en) Bus system power supply
JPH05236154A (en) Transmission input/output circuit
JP2802461B2 (en) Information transmission method
JPH0227632Y2 (en)
JPH10268939A (en) Dc motor position control circuit and its method
JPS6247019B2 (en)
JPS642541Y2 (en)
JPH05342495A (en) Two-wire transmitting device