JPH05161103A - Method and device for displaying video data - Google Patents

Method and device for displaying video data

Info

Publication number
JPH05161103A
JPH05161103A JP3320483A JP32048391A JPH05161103A JP H05161103 A JPH05161103 A JP H05161103A JP 3320483 A JP3320483 A JP 3320483A JP 32048391 A JP32048391 A JP 32048391A JP H05161103 A JPH05161103 A JP H05161103A
Authority
JP
Japan
Prior art keywords
field
data
memory
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3320483A
Other languages
Japanese (ja)
Inventor
Kiyoharu Nishiyama
清春 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3320483A priority Critical patent/JPH05161103A/en
Publication of JPH05161103A publication Critical patent/JPH05161103A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a visually sharp picture by replacing data of one field with data of other field in order to eliminate a blur of a reproduced picture between fields in the case of an object with rapid motion and outputting the replaced data and selecting one field read or one frame read. CONSTITUTION:A video signal being an electric signal by a video camera or the like is given to a video signal processing circuit 1, in whiten well known processing is implemented, the signal is converted into a digital signal by an A/D converter 2 and one frame is stored in a memory 5. A timing signal via a memory controller 6 with a computer 8 or an address signal by an address generating circuit 7 is used for the data stored in this case, the signal is converted into an analog signal by a D/A converter 4 and displayed on a CRT via the circuit 1. When a changeover switch 9 is used to set the frame read mode, after the circuit 7 reads the data of a 1st field and the circuit 7 outputs the address.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像データ取り込み装
置における映像データ表示方法とそれを行う装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video data display method in a video data capturing device and a device for performing the method.

【0002】[0002]

【従来の技術】従来、ビデオカメラ等によって動きのあ
る被写体の映像データの表示は、動きのある被写体をメ
モリに格納し、再びCRT上等で再生するものであっ
た。
2. Description of the Related Art Conventionally, video data of a moving subject is displayed by a video camera or the like by storing the moving subject in a memory and reproducing it again on a CRT or the like.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のように被写体をメモリに格納し、再びCRT上等で
再生すると、動きの激しい被写体の場合はフィールド間
で再生画のブレが目立つという問題があった。本発明は
上記従来の問題を解決するものであり、動きの激しい被
写体でも視覚的に鮮明な画像を得る映像データ表示方法
と装置を提供することを目的とするものである。
However, when the subject is stored in the memory and replayed on the CRT or the like as in the conventional case, there is a problem that the blurring of the replay image is conspicuous between the fields in the case of a subject having a lot of movement. there were. The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a video data display method and apparatus for obtaining a visually clear image even in a subject that moves rapidly.

【0004】[0004]

【課題を解決するための手段】本発明は上記目的を達成
するために、 (1)動きの激しい被写体の場合、フィールド間での再生
画のブレをなくするために、1つのフィールドのデータ
で他のフィールドのデータをおきかえてデータを出力す
るとともに、フィールド読み出しか,フレーム読み出し
か何れか一方を使用者が選択するようにしたものであ
る。 (2)映像データ表示装置は、入力される映像信号をメモ
リに記憶させる処理と再生した映像データをCRTなど
に出力する処理を行う映像信号処理回路と、映像信号処
理回路から出力される映像データを記憶するメモリと、
メモリを制御するメモリコントローラと、メモリに格納
された映像データをフレームまたはフィールド読み出し
の何れかのモードにアドレスを切り換えて出力するアド
レス生成回路と、前記メモリコントローラとアドレス生
成回路を制御するマイクコンピュータと、該マイクロコ
ンピュータにフレーム読み出しかフィール読み出しかを
設定する切り換え手段とを備えたものである。
In order to achieve the above object, the present invention provides: (1) In the case of a subject with a lot of movement, data of one field is used in order to eliminate blurring of a reproduced image between fields. The data is output by replacing the data in other fields, and the user can select either field reading or frame reading. (2) The video data display device includes a video signal processing circuit that performs a process of storing an input video signal in a memory and a process of outputting the reproduced video data to a CRT, and the video data output from the video signal processing circuit. A memory for storing
A memory controller that controls the memory, an address generation circuit that outputs the video data stored in the memory by switching the address to either a frame or field reading mode, and a microphone computer that controls the memory controller and the address generation circuit. The microcomputer is provided with a switching means for setting frame reading or field reading.

【0005】[0005]

【作用】したがって本発明によれば、ビデオカメラ等に
より動きのある被写体をメモリに格納し再生する場合で
も、フィールド間のブレをなくすることができるととも
に、使用者がフィールド読み出しかフレーム読み出しか
を選択してCRT上に表示したりプリンタ等に出力する
ことができる。
Therefore, according to the present invention, even when a moving subject is stored in a memory and reproduced by a video camera or the like, blurring between fields can be eliminated, and the user can perform field reading or frame reading. It can be selected and displayed on a CRT or output to a printer or the like.

【0006】[0006]

【実施例】図1は本発明の一実施例における映像データ
表示装置要部の構成を示したものである。図1におい
て、1は入力される映像信号をメモリに記憶させるため
の処理とメモリに記憶させた映像データをCRTなどに
出力する処理を行う映像信号処理回路、2はA/Dコン
バータ、3はバッファ、4はD/Aコンバータ、5は映
像信号処理回路1から出力されるデータを格納するメモ
リ、6はメモリコントローラ、7はメモリ5に格納され
た1フレーム分の映像データを、フレーム読み出しまた
はフィールド読み出しの何れかのモードにアドレスを切
り換えて出力するアドレス生成回路、8はマイクロコン
ピュータ、9はフィールド読み出しまたはフレーム読み
出しを設定する切り換えスイッチである。ビデオカメラ
等によって電気信号となった映像信号は、映像信号処理
回路1によって周知の処理がなされ、A/Dコンバータ
2によってディジタル信号に変換され、メモリ5に1フ
レーム分格納される。格納されたデータはマイクロコン
ピュータ8によりメモリコントローラ6を介してタイミ
ング信号を、アドレス生成回路7によってアドレスがメ
モリ5に送られ、メモリ5からデータが読み出されD/
Aコンバータ4によってアナログ信号に変換され、映像
信号処理回路1を介してCRT上などに表示される。こ
のとき、切り換えスイッチ9によってフレーム読み出し
モードに設定した場合は、書き込みと同じように1フレ
ーム分全データがメモリ5から読み出される。またフィ
ールド読み出しモードに設定した場合は、アドレス生成
回路7により生成されるアドレスが第1フィールドのみ
となり、第2フィールドのデータが第1フィールドのデ
ータに置き換えられて出力される。即ち、アドレス生成
回路7は第1フィールドのデータを読み出したあと、第
2フィールドのアドレスは出力せず再び第1フィールド
のアドレスを出力する。フィールド読み出しモードで
は、フィールド間のブレはなくなり動きのある被写体で
も画面ブレは軽減される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the construction of the essential parts of a video data display device according to an embodiment of the present invention. In FIG. 1, 1 is a video signal processing circuit for performing processing for storing an input video signal in a memory and processing for outputting video data stored in the memory to a CRT or the like, 2 is an A / D converter, and 3 is A buffer, 4 is a D / A converter, 5 is a memory for storing data output from the video signal processing circuit 1, 6 is a memory controller, 7 is one frame of video data stored in the memory 5, An address generation circuit for switching and outputting an address in any one of field reading modes, 8 is a microcomputer, and 9 is a changeover switch for setting field reading or frame reading. The video signal converted into an electric signal by a video camera or the like is subjected to known processing by the video signal processing circuit 1, converted into a digital signal by the A / D converter 2, and stored in the memory 5 for one frame. The stored data is sent as a timing signal by the microcomputer 8 via the memory controller 6, and the address is sent to the memory 5 by the address generation circuit 7, and the data is read from the memory 5 and D /
It is converted into an analog signal by the A converter 4, and is displayed on a CRT or the like via the video signal processing circuit 1. At this time, when the frame read mode is set by the changeover switch 9, all the data for one frame is read from the memory 5 as in the case of writing. When the field read mode is set, the address generated by the address generation circuit 7 is only the first field, and the data of the second field is replaced with the data of the first field and output. That is, the address generation circuit 7 does not output the address of the second field after reading the data of the first field, but outputs the address of the first field again. In the field read mode, blurring between fields is eliminated and screen blurring is reduced even for a moving subject.

【0007】[0007]

【発明の効果】本発明は上記実施例から明らかなよう
に、ビデオカメラ等により動きのある被写体をメモリに
格納し再生する場合でも、フィールド間のブレをなくす
ることができより鮮明な画像を得ることができるととも
に、使用者がフィールド読み出しかフレーム読み出しか
により良好な方を確認選択してCRT上に表示したりプ
リンタ等へ出力することができるという効果を有する。
As is apparent from the above embodiments, the present invention can eliminate blurring between fields and produce a clearer image even when a moving subject is stored in a memory and reproduced by a video camera or the like. In addition to the above, there is an effect that the user can confirm and select the better one by the field reading or the frame reading and display it on the CRT or output it to a printer or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における映像データ表示装置
の要部構成図である。
FIG. 1 is a configuration diagram of a main part of a video data display device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…映像信号処理回路、 2…A/Dコンバータ、 3
…バッファ、 4…D/Aコンバータ、 5…メモリ、
6…メモリコントローラ、 7…アドレス生成回路、
8…マイクロコンピュータ、 9…フィールド読み出
し/フレーム読み出し切り換えスイッチ。
1 ... Video signal processing circuit, 2 ... A / D converter, 3
... buffer, 4 ... D / A converter, 5 ... memory,
6 ... Memory controller, 7 ... Address generation circuit,
8 ... Microcomputer, 9 ... Field read / frame read changeover switch.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ビデオカメラ等によって動きの激しい被
写体を一旦記録して再生し表示する場合の再生画のブレ
をなくするために、1つのフィールドのデータで他のフ
ィールドのデータを置き換えて出力することを特徴とす
る映像データ表示方法。
1. A data of one field is replaced with data of another field and output in order to eliminate a blur of a reproduced image when a subject having a large movement is temporarily recorded, reproduced and displayed by a video camera or the like. A video data display method characterized by the above.
【請求項2】 入力される映像信号をメモリに記憶させ
る処理と記憶させたデータをCRTなどに出力する処理
を行う映像信号処理回路と、前記映像信号処理回路から
出力される映像データを記憶するメモリと、前記メモリ
を制御するメモリコントローラと、前記メモリに格納さ
れた映像データをフレームまたはフィールド読み出しの
何れかのモードにアドレスを切り換えて出力するアドレ
ス生成回路と、前記メモリコントローラと前記アドレス
生成回路を制御するマイクロコンピュータと、前記マイ
クロコンピュータにフレーム読み出しかフィールド読み
出しかを設定する手段とを備えたことを特徴とする映像
データ表示装置。
2. A video signal processing circuit that performs processing of storing an input video signal in a memory and processing of outputting the stored data to a CRT and the like, and storing video data output from the video signal processing circuit. A memory, a memory controller that controls the memory, an address generation circuit that outputs the video data stored in the memory by switching the address to either a frame or field reading mode, the memory controller and the address generation circuit A video data display device, comprising: a microcomputer for controlling the above; and a means for setting the microcomputer for frame reading or field reading.
JP3320483A 1991-12-04 1991-12-04 Method and device for displaying video data Pending JPH05161103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3320483A JPH05161103A (en) 1991-12-04 1991-12-04 Method and device for displaying video data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3320483A JPH05161103A (en) 1991-12-04 1991-12-04 Method and device for displaying video data

Publications (1)

Publication Number Publication Date
JPH05161103A true JPH05161103A (en) 1993-06-25

Family

ID=18121952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320483A Pending JPH05161103A (en) 1991-12-04 1991-12-04 Method and device for displaying video data

Country Status (1)

Country Link
JP (1) JPH05161103A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263024B1 (en) * 1996-12-12 2001-07-17 Matsushita Electric Industrial Co., Ltd. Picture encoder and picture decoder
US20100026880A1 (en) * 2008-07-31 2010-02-04 Atsushi Ito Image Processing Apparatus, Image Processing Method, and Program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263024B1 (en) * 1996-12-12 2001-07-17 Matsushita Electric Industrial Co., Ltd. Picture encoder and picture decoder
US20100026880A1 (en) * 2008-07-31 2010-02-04 Atsushi Ito Image Processing Apparatus, Image Processing Method, and Program
US8488009B2 (en) * 2008-07-31 2013-07-16 Sony Corporation Image processing apparatus, image processing method, and program

Similar Documents

Publication Publication Date Title
US5019908A (en) Apparatus and method for reducing flickering in a still video frame in a digital image processing system
US5392069A (en) Image processing apparatus which can process a plurality of kinds of images having different aspect ratios
JPH05161103A (en) Method and device for displaying video data
JPH09322026A (en) Image display device
JP2002252830A (en) Image recorder
JP2602189B2 (en) Image display method
JP3312456B2 (en) Video signal processing device
JP3319188B2 (en) Video signal processing apparatus and video signal recording / reproducing apparatus including the same
JP3290750B2 (en) Image recording and playback device
JP3125903B2 (en) Imaging device
JP3311578B2 (en) Viewfinder device
JPH07163566A (en) Ultrasonic diagnostic system
JP2002165174A (en) Image-reproducing apparatus and its control method
JPS60264176A (en) Picture storage device
JPH10108128A (en) Digital electronic still camera
JP3712138B2 (en) Recording apparatus, recording / reproducing apparatus, recording method, and recording / reproducing method
JP3086749B2 (en) Arithmetic averaging equipment for video equipment
KR930003961B1 (en) Digital still video recorder player
JPH118836A (en) Still picture processor for interlaced image
JPH11308535A (en) Image pickup device
JPH05153487A (en) Video display left right inverting device
JP2002320086A (en) Device/method for picture processing, recording medium and program
JP2004140687A (en) Imaging device
JPS6367986A (en) X ray moving picture recorder
JPH04248775A (en) Recording controller for video signal