JPH05160308A - Semiconductor chip module - Google Patents

Semiconductor chip module

Info

Publication number
JPH05160308A
JPH05160308A JP31803591A JP31803591A JPH05160308A JP H05160308 A JPH05160308 A JP H05160308A JP 31803591 A JP31803591 A JP 31803591A JP 31803591 A JP31803591 A JP 31803591A JP H05160308 A JPH05160308 A JP H05160308A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor chip
cap
chip module
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31803591A
Other languages
Japanese (ja)
Inventor
Satoshi Oe
聡 大江
Kenji Kawamura
憲司 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP31803591A priority Critical patent/JPH05160308A/en
Publication of JPH05160308A publication Critical patent/JPH05160308A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To provide a semiconductor chip module which has such a structure that external shock is not given directly to a heat sink. CONSTITUTION:This module is equipped with a board 2 where a wiring part is provided, a semiconductor chip 7 which is mounted with is circuit face directed toward the wiring part, a heat sink 3 one part of which is in contact with the opposite face to the circuit face of this semiconductor chip 7, a cap 4 in a hole 4 for exposing the other end of this heat sink 3 to outside is made and which envelops the semiconductor chip 7, and a protective fence 5 which envelops the other end of the heat sink 3 exposed from this chip 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータや通信な
どにおける、信号処理の高速化が要求される分野に適用
できる半導体チップモジュールに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip module applicable to fields requiring high speed signal processing in computers and communications.

【0002】[0002]

【従来の技術】電子機器の高速化・多機能化に伴い、こ
れらの機器の電子回路に用いられる集積回路の高速化・
高密度化が進んできている。この結果、集積回路の単位
面積当たりの発熱量も多くなり、機器の性能を維持する
ためには、電子回路の熱放散について考慮する必要が生
じてきた。熱放散の第1の方法は、部品を実装している
基板から熱放散を行うことである。しかしながら、集積
回路の性能向上に伴ってその発熱量は増加し、基板から
だけでは十分な熱放散が行えなくなった。従って、これ
以外の放熱経路で熱放散を行う必要が生じてきた。この
ため、熱放散の第2の方法として、従来、次の文献の10
22〜1031ページに記載された方法が提案されている。
2. Description of the Related Art As electronic equipment has become faster and more multifunctional, integrated circuits used in electronic circuits of these equipment have become faster and faster.
Higher density is progressing. As a result, the amount of heat generated per unit area of the integrated circuit also increases, and it has become necessary to consider the heat dissipation of the electronic circuit in order to maintain the performance of the device. The first method of heat dissipation is to dissipate heat from the board on which the components are mounted. However, as the performance of the integrated circuit has improved, the amount of heat generated has increased, and it has become impossible to dissipate sufficient heat only from the substrate. Therefore, it has become necessary to dissipate heat through a heat dissipation path other than this. For this reason, as a second method of heat dissipation, conventionally, the following 10
The method described on pages 22-1031 has been proposed.

【0003】(IEEE TRANSACTIONS OF COMPONENTS,HYBR
IDS. AND MANUCFACTURING TECHNOLOGY,VOL.13,NO.4,DEC
EMBER 1990)。
(IEEE TRANSACTIONS OF COMPONENTS, HYBR
IDS. AND MANUCFACTURING TECHNOLOGY, VOL.13, NO.4, DEC
EMBER 1990).

【0004】上記文献には、基板の反対側に半導体チッ
プモジュールから突出したヒートシンクを設け、このヒ
ートシンクを集積回路に接触させる方法が示されてい
る。
The above document discloses a method in which a heat sink protruding from the semiconductor chip module is provided on the side opposite to the substrate and the heat sink is brought into contact with the integrated circuit.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記従来の半
導体チップモジュールのように、モジュールのキャップ
から突出したヒートシンクを設けた構成においては、次
の問題が生じた。つまり、突出したこのヒートシンクに
何等かの衝撃が加えられた場合、ヒートシンクおよびこ
のヒートシンクの下部に接合した集積回路が破損してし
まう可能性が極めて高い状態にある。
However, as in the above-described conventional semiconductor chip module, in the structure in which the heat sink protruding from the cap of the module is provided, the following problems occur. In other words, when some impact is applied to the protruding heat sink, the heat sink and the integrated circuit bonded to the lower portion of the heat sink are highly likely to be damaged.

【0006】本発明はこのような問題点を改良し、外部
衝撃が直接ヒートシンクに加わらない構造を持つ半導体
チップモジュールを提供することを目的とする。
An object of the present invention is to solve the above problems and to provide a semiconductor chip module having a structure in which an external impact is not directly applied to the heat sink.

【0007】[0007]

【課題を解決するための手段】上記課題を達成するた
め、本発明にかかわる半導体チップモジュールにおいて
は、配線部が形成された基板と、配線部に回路面を向け
て実装された半導体チップと、この半導体チップの回路
面との反対面に一端部が接触したヒートシンクと、この
ヒートシンクの他端部を外部に露出させる穴が形成され
半導体チップを内包したキャップと、このキャップから
露出したヒートシンクの他端部を内包した保護カバーと
を備えてモジュールを構成した。
In order to achieve the above object, in a semiconductor chip module according to the present invention, a substrate on which a wiring portion is formed, a semiconductor chip mounted on the wiring portion with its circuit surface facing, A heat sink whose one end is in contact with the surface opposite to the circuit surface of the semiconductor chip, a cap which includes a semiconductor chip having a hole for exposing the other end of the heat sink to the outside, and a heat sink exposed from the cap. A module was configured with a protective cover including the end portion.

【0008】また、この保護カバーを網状の硬い金属材
料を用いて構成した。
The protective cover is made of a net-like hard metal material.

【0009】[0009]

【作用】本発明に係る半導体チップモジュールによる
と、外部衝撃は保護カバーによって緩衝され、ヒートシ
ンクに直接加わらなくなる。
According to the semiconductor chip module of the present invention, the external impact is buffered by the protective cover and does not directly act on the heat sink.

【0010】また、保護カバーを網状の硬い金属材料を
用いて構成すると、ヒートシンクから放熱される熱はす
みやかに保護カバーの外部へ放出される。
Further, when the protective cover is made of a net-like hard metal material, the heat radiated from the heat sink is immediately released to the outside of the protective cover.

【0011】[0011]

【実施例】以下、本発明の一実施例について、添付され
た図1〜図3を参照して説明する。なお、これら各図の
説明において同一要素には同一符号を用い、重複する説
明は省略する。図1は本発明の一実施例としてのマルチ
チップモジュールの外観を示す斜視図であり、図2はこ
の一実施例に係るマルチチップモジュールをヒートシン
クに沿って切断した縦断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the attached FIGS. In the description of each of these drawings, the same reference numerals are used for the same elements, and duplicate description will be omitted. FIG. 1 is a perspective view showing the appearance of a multi-chip module as an embodiment of the present invention, and FIG. 2 is a vertical cross-sectional view of the multi-chip module according to the embodiment taken along a heat sink.

【0012】本実施例に係るマルチチップモジュール
は、下部基板1、上部基板2、ヒートシンク3、キャッ
プ4および保護柵5を含んで構成されている。下部基板
1はアルミナ材(AlN)で形成され、その側面から
は、上部基板2により構成された電気回路と接続した複
数のリードピン8が延びている。また、上部基板2は低
誘電率絶縁材料で形成され、例えば、熱抵抗3℃/W、
サーマルバイヤを併用した3インチ角のポリイミド多層
配線構造を使用することができる(“銅ポリイミド多層
配線基板”、HYBRIDS 、Vol.7, No.1, pp.10-12 参
照)。
The multi-chip module according to this embodiment comprises a lower substrate 1, an upper substrate 2, a heat sink 3, a cap 4 and a protective fence 5. The lower substrate 1 is made of an alumina material (AlN), and a plurality of lead pins 8 connected to the electric circuit constituted by the upper substrate 2 extend from the side surface of the lower substrate 1. The upper substrate 2 is made of a low dielectric constant insulating material, and has a thermal resistance of 3 ° C./W,
A 3-inch square polyimide multilayer wiring structure that also uses a thermal via can be used (see “Copper-polyimide multilayer wiring board”, HYBRIDS, Vol.7, No.1, pp.10-12).

【0013】下部基板1は上部基板2より大きい平板で
構成され、この上面に上部基板2が積み重ねた状態で固
定されている。上部基板2が重なっていない下部基板1
の上面には、キャップ4の縁部が覆い被せられている。
したがって、キャップ4と下部基板1により、上部基板
2は内包された状態になっている。
The lower substrate 1 is composed of a flat plate larger than the upper substrate 2, and the upper substrate 2 is fixed in a stacked state on the upper surface thereof. Lower substrate 1 where upper substrate 2 does not overlap
The edge of the cap 4 is covered on the upper surface of the.
Therefore, the upper substrate 2 is contained by the cap 4 and the lower substrate 1.

【0014】上部基板2の表面には電極が露出してお
り、これらの電極と接続される半導体チップ6、7が搭
載されている。半導体チップ6、7は、例えば10mm
角ICチップになっており、ワイヤボンディング法ある
いはフリップチップ実装法によって、上部基板2の表面
に形成された電極と接続している。図1及び図2では、
半導体チップ6はワイヤボンディング法で実装されたI
Cチップを示し、半導体チップ7はフリップチップ実装
法で実装されたICチップを示す。したがって、半導体
チップ6の回路面はキャップ4に面し、半導体チップ7
の回路面は上部基板2に面する。
Electrodes are exposed on the surface of the upper substrate 2, and semiconductor chips 6 and 7 connected to these electrodes are mounted. The semiconductor chips 6 and 7 are, for example, 10 mm
It is a square IC chip and is connected to the electrodes formed on the surface of the upper substrate 2 by a wire bonding method or a flip chip mounting method. In FIGS. 1 and 2,
The semiconductor chip 6 is mounted by the wire bonding method I
A C chip is shown, and a semiconductor chip 7 is an IC chip mounted by a flip chip mounting method. Therefore, the circuit surface of the semiconductor chip 6 faces the cap 4 and the semiconductor chip 7
The circuit side of the substrate faces the upper substrate 2.

【0015】キャップ4は、例えば厚さ1mmのコバー
ル(kovar )で蓋状に形成されており、比較的に発熱量
の大きい半導体チップ7の搭載位置と対応した位置に、
例えば内径6〜8mm程度の穴4aが形成されている。
この穴4aにヒートシンク3の一端部が挿入される。
The cap 4 is formed, for example, in the shape of a lid with a thickness of 1 mm of kovar, and is provided at a position corresponding to the mounting position of the semiconductor chip 7 which generates a relatively large amount of heat.
For example, a hole 4a having an inner diameter of about 6 to 8 mm is formed.
One end of the heat sink 3 is inserted into this hole 4a.

【0016】ヒートシンク3は熱伝導率の高い材料(A
l、CuW、AlN、CBN、ダイヤモンドなど)で形
成され、挿入部と放熱部で構成されている。挿入部は上
述した穴4aに挿入しやすい形状になっており、例えば
棒状になっている。また、放熱部はキャップ4の外部に
晒されるので、自然冷却されやすいように表面積が大き
くなる構造になっており、例えば円盤状になっている。
なお、放熱部の挿入部に近い最下部の円盤面がキャップ
4との接着面になっている。ヒートシンク3は以上のよ
うに構成されているので、キャップ4の内部への挿入が
簡易であり、半導体チップ7の上面に接触させることが
容易であり、かつ、キャップ4の外部に半導体チップ7
からの熱を効率良く逃がすことができる。ヒートシンク
3と半導体チップ7の接触は面接触であることが望まし
いので、半導体チップ7の上面が平面になっている場
合、ヒートシンク3の先端部は曲面でなく平面になって
いることが望ましい。
The heat sink 3 is made of a material (A
1, CuW, AlN, CBN, diamond, etc.) and is composed of an insertion part and a heat dissipation part. The insertion portion has a shape that facilitates insertion into the hole 4a described above, and has, for example, a rod shape. Further, since the heat radiating portion is exposed to the outside of the cap 4, it has a structure having a large surface area so as to be easily cooled naturally, and has a disk shape, for example.
The lowermost disc surface near the insertion portion of the heat radiating portion is an adhesion surface with the cap 4. Since the heat sink 3 is configured as described above, it is easy to insert the heat sink 3 into the inside of the cap 4, it is easy to make contact with the upper surface of the semiconductor chip 7, and the semiconductor chip 7 is placed outside the cap 4.
The heat from can be efficiently dissipated. Since the contact between the heat sink 3 and the semiconductor chip 7 is preferably surface contact, when the upper surface of the semiconductor chip 7 is a flat surface, it is desirable that the tip of the heat sink 3 is a flat surface rather than a curved surface.

【0017】次に、ヒートシンク3の保護柵5の取付け
構造について説明する。図3はキャップ4上に突出した
ヒートシンク3の放熱部分を拡大して示した一部拡大断
面図である。同図に示すように保護柵5は、ヒートシン
ク3の全体を覆う直方体形状をしており、この直方体の
6面のうちのキャップ4に接触する1面だけ抜けた構造
になっている。この保護柵5の大きさは、外部からの衝
撃を緩衝するため、高さはヒートシンク3の中で一番高
いものよりも1〜2cm高く、また、幅は最外郭に位置
するヒートシンク3よりも1〜2cm大きくなってい
る。また、この保護柵5はヒートシンク3の放熱効率を
損なわせないため、網目が5mm程度のメッシュ状の硬
いステンレス金属によって形成されている。保護柵5と
キャップ4との固着は、モジュールの取り扱いにあたっ
てこの固着部が障害にならないよう、保護柵5の付けし
ろ部分をモジュール内部に折り込み、この折り込み部分
をキャップ4と接着することにより行われる。
Next, the mounting structure of the protective fence 5 of the heat sink 3 will be described. FIG. 3 is a partially enlarged cross-sectional view showing an enlarged heat dissipation portion of the heat sink 3 protruding above the cap 4. As shown in the figure, the protective fence 5 has a rectangular parallelepiped shape that covers the entire heat sink 3, and has a structure in which only one of the six surfaces of this rectangular parallelepiped that contacts the cap 4 is removed. The size of the protective fence 5 is 1 to 2 cm higher than the highest heat sink 3 in order to buffer the impact from the outside, and the width thereof is larger than that of the outermost heat sink 3. It is 1-2 cm larger. Further, the protective fence 5 is formed of a mesh-like hard stainless metal having a mesh of about 5 mm so as not to impair the heat radiation efficiency of the heat sink 3. The protective fence 5 and the cap 4 are fixed to each other by folding the marginal portion of the protective fence 5 into the module and adhering the folded portion to the cap 4 so that the fixed portion does not hinder the handling of the module. ..

【0018】このような本実施例による半導体チップモ
ジュールにおいては、保護柵5がキャップ4から突出し
たヒートシンク3の全体を覆っているため、外部からモ
ジュールに加わる衝撃は緩衝され、ヒートシンク3およ
びこのヒートシンク3に接触した半導体チップ7が破損
する可能性は極めて低下する。また、この保護柵5はメ
ッシュ状に形成されているため、保護柵5を設けてもヒ
ートシンク3の放熱効率は妨げられない。
In such a semiconductor chip module according to this embodiment, since the protective fence 5 covers the entire heat sink 3 protruding from the cap 4, the impact applied to the module from the outside is buffered and the heat sink 3 and this heat sink 3 are absorbed. The possibility of damaging the semiconductor chip 7 in contact with 3 is extremely reduced. Further, since the protective fence 5 is formed in a mesh shape, the heat radiation efficiency of the heat sink 3 is not hindered even if the protective fence 5 is provided.

【0019】[0019]

【発明の効果】本発明は、以上説明したように構成され
ているので、モジュールに加わる外部衝撃は保護カバー
によって緩衝され、ヒートシンクに直接加わらなくな
る。このため、ヒートシンクやこれに接触した集積回路
が外部衝撃によって破損する可能性は極めて低くなる。
Since the present invention is constructed as described above, the external impact applied to the module is buffered by the protective cover and does not directly apply to the heat sink. Therefore, the possibility that the heat sink and the integrated circuit contacting the heat sink will be damaged by an external impact is extremely low.

【0020】また、保護カバーを網状の硬い金属材料を
用いて構成すると、ヒートシンクから放熱される熱はす
みやかに保護カバーの外部へ放出される。このため、保
護カバーを設けることによるヒートシンクの放熱性の低
下は防がれる。
When the protective cover is made of a net-like hard metal material, the heat radiated from the heat sink is quickly released to the outside of the protective cover. Therefore, it is possible to prevent the heat dissipation of the heat sink from being lowered by providing the protective cover.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るマルチチップモジュー
ルの外観を示す斜視図である。
FIG. 1 is a perspective view showing an appearance of a multi-chip module according to an embodiment of the present invention.

【図2】本発明の一実施例に係るマルチチップモジュー
ルをヒートシンクに沿って切断した縦断面図である。
FIG. 2 is a vertical cross-sectional view of a multi-chip module according to an embodiment of the present invention cut along a heat sink.

【図3】本発明の一実施例に係るマルチチップモジュー
ルにおけるヒートシンク部の一部拡大断面図である。
FIG. 3 is a partially enlarged cross-sectional view of a heat sink portion in a multi-chip module according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…下部基板、2…上部基板、3…ヒートシンク、4…
キャップ、5…保護柵、6,7…半導体チップ、8…リ
ードピン
1 ... Lower substrate, 2 ... Upper substrate, 3 ... Heat sink, 4 ...
Cap, 5 ... Protective fence, 6, 7 ... Semiconductor chip, 8 ... Lead pin

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配線部が形成された基板と、前記配線部
に回路面を向けて実装された半導体チップと、この半導
体チップの前記回路面との反対面に一端部が接触したヒ
ートシンクと、このヒートシンクの他端部を外部に露出
させる穴が形成され前記半導体チップを内包したキャッ
プと、このキャップから露出した前記ヒートシンクの他
端部を内包した保護カバーとを備えて構成されたことを
特徴とする半導体チップモジュール。
1. A substrate on which a wiring portion is formed, a semiconductor chip mounted on the wiring portion with its circuit surface facing, and a heat sink whose one end is in contact with the surface of the semiconductor chip opposite to the circuit surface, It is configured by including a cap having a hole for exposing the other end of the heat sink to the outside and encapsulating the semiconductor chip, and a protective cover encapsulating the other end of the heat sink exposed from the cap. And semiconductor chip module.
【請求項2】 保護カバーは、網状の硬い金属材料を用
いて構成されていることを特徴とする請求項1記載の半
導体チップモジュール。
2. The semiconductor chip module according to claim 1, wherein the protective cover is made of a net-like hard metal material.
JP31803591A 1991-12-02 1991-12-02 Semiconductor chip module Pending JPH05160308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31803591A JPH05160308A (en) 1991-12-02 1991-12-02 Semiconductor chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31803591A JPH05160308A (en) 1991-12-02 1991-12-02 Semiconductor chip module

Publications (1)

Publication Number Publication Date
JPH05160308A true JPH05160308A (en) 1993-06-25

Family

ID=18094773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31803591A Pending JPH05160308A (en) 1991-12-02 1991-12-02 Semiconductor chip module

Country Status (1)

Country Link
JP (1) JPH05160308A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9894805B2 (en) 2015-10-08 2018-02-13 Samsung Electronics Co., Ltd. Heat sink and memory module having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9894805B2 (en) 2015-10-08 2018-02-13 Samsung Electronics Co., Ltd. Heat sink and memory module having the same

Similar Documents

Publication Publication Date Title
US5969947A (en) Integral design features for heatsink attach for electronic packages
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US8040682B2 (en) Semiconductor device
US7723843B2 (en) Multi-package module and electronic device using the same
JP2882116B2 (en) Package with heat sink
JPH11251483A (en) Semiconductor device
JPH06177320A (en) Semiconductor device
US6437984B1 (en) Thermally enhanced chip scale package
JPH05160308A (en) Semiconductor chip module
JP2745786B2 (en) TAB semiconductor device
JP2961976B2 (en) Semiconductor package with heat sink
JPS6318860B2 (en)
JP2901401B2 (en) Multi-chip module
US20020050378A1 (en) Double-layered multiple chip module package
JPH05251598A (en) Semiconductor chip module
JPS6217871B2 (en)
JPH04269855A (en) Semiconductor package provided with heat sink
JPH05315470A (en) Multichip module
JPH0521665A (en) Semiconductor package provided with heat sink
JP3372169B2 (en) Semiconductor package
JPH0555398A (en) Semiconductor device
JPH04267547A (en) Semiconductor package with heat sink
JPS605223B2 (en) Leadless package for mounting semiconductor chips
JPH0547967A (en) Semiconductor chip module