JPH05158724A - Inter-lsi connection diagnostic system - Google Patents

Inter-lsi connection diagnostic system

Info

Publication number
JPH05158724A
JPH05158724A JP3348403A JP34840391A JPH05158724A JP H05158724 A JPH05158724 A JP H05158724A JP 3348403 A JP3348403 A JP 3348403A JP 34840391 A JP34840391 A JP 34840391A JP H05158724 A JPH05158724 A JP H05158724A
Authority
JP
Japan
Prior art keywords
lsi
data
mode signal
diagnostic
lsis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3348403A
Other languages
Japanese (ja)
Inventor
Hiroyuki Hagiwara
博之 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP3348403A priority Critical patent/JPH05158724A/en
Publication of JPH05158724A publication Critical patent/JPH05158724A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

PURPOSE:To specify a fault occurred between the specific LSIs before the use of an inter-LSI connection diagnostic system by checking each inter-LSI connection at start up of the system with plural LSIs mounted on a base board. CONSTITUTION:The LSI 10, 30 and 50 contain the diagnostic control circuits 11, 31 and 51 which output the data decided previously by these LSI 10, 30 and 50 to compare both data signals with each other for detection of the coincidence between both signals and also diagnose the connections secured among the LSI 10, 30 and 50. In such a constitution, the data outputted from the diagnostic control circuits of both LSIs are compared with each other when an inter-LSI connection diagnostic system is started. Thus the normal inter-LSI connection is diagnosed if both data are coincident with each other. If not, the occurrence of a fault is detected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、基盤上に複数のLSI
(集積回路)が実装されているときシステム立ち上げ時
のLSI間接続の診断を行う診断方式に関するものであ
る。
The present invention relates to a plurality of LSIs on a substrate.
The present invention relates to a diagnostic method for diagnosing inter-LSI connection at system startup when an (integrated circuit) is mounted.

【0002】[0002]

【従来の技術】従来、複数のLSIから構成される装置
においてLSI間は電源を投入すると初期設定状態とな
るが、LSI間の接続に関してはバス接続となるところ
以外は無条件に接続されるのが一般的である。
2. Description of the Related Art Conventionally, in a device composed of a plurality of LSIs, when the power is turned on between the LSIs, the LSIs are in an initial setting state, but the LSIs are unconditionally connected except for a bus connection. Is common.

【0003】[0003]

【発明が解決しようとする課題】ところで、従来の方法
ではLSI内部についての診断を行うが、外部とのイン
タフェースについては正常に動作すること、もしくはあ
る一定の条件に関しては正常に動作することを前提とし
ており、もし正常であると前提しているところに異常が
あるとストールしたりするが、複数のLSIとの接続関
係でこのような障害が発生すると障害箇所の特定化が難
しいという問題がある。
By the way, the conventional method diagnoses the inside of the LSI, but presupposes that the interface with the outside operates normally or that it operates normally under a certain condition. However, if there is an abnormality in a place that is supposed to be normal, there is a stall, but if such a fault occurs due to the connection relationship with multiple LSIs, it is difficult to identify the fault location. ..

【0004】[0004]

【課題を解決するための手段】前述の課題を解決するた
め、本発明はつぎの手段により構成するものとなってい
る。すなわち、複数のLSIから構成される装置におい
て、各LSI内部に、2つのデータを比較して両信号の
一致を検出するとともに、LSI間の接続の診断を行う
ために各々のLSIによって予め決められたデータを出
力する機能をもつ診断制御回路を備え、初期診断終了後
において一方のLSIの診断制御回路から出力されるデ
ータともう一方のLSIの診断制御回路から出力される
データを比較することにより、データが一致していれば
そのLSI間の接続を正常と診断し、データが一致して
いなければ障害発生を検出するようにしたものである。
In order to solve the above-mentioned problems, the present invention comprises the following means. That is, in a device composed of a plurality of LSIs, two data are compared inside each LSI to detect the coincidence of both signals and to be predetermined by each LSI in order to diagnose the connection between the LSIs. By providing a diagnostic control circuit having a function of outputting data, by comparing the data output from the diagnostic control circuit of one LSI with the data output from the diagnostic control circuit of the other LSI after the initial diagnosis is completed. If the data match, the connection between the LSIs is diagnosed as normal, and if the data does not match, the failure occurrence is detected.

【0005】[0005]

【作用】したがって、基盤上に複数のLSIが実装され
ているとき、システム立ち上げ時に各LSI間の接続に
関してのチェックを行い、システムを使用し始める前に
どのLSIとどのLSIの間にその障害が発生したのか
を特定化することができる。
Therefore, when a plurality of LSIs are mounted on the board, the connection between the LSIs is checked when the system is started up, and the failure occurs between which LSI and which LSI before starting to use the system. Can be specified.

【0006】[0006]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例を説明するに当たって作成
したLSIの接続モデルである。本実施例では基盤上に
LSI10,LSI30及びLSI50の3つのLSI
が実装されている場合のLSI間の接続についての診断
方式について説明する。ここで、LSI10の内部には
診断モード信号によって診断の制御を行う診断制御回路
11を備えており、またLSI30及びLSI50内部
にも、それぞれ診断モード信号によって診断の制御を行
うための診断制御回路31,51を備えている。
The present invention will be described below with reference to the drawings. FIG. 1 shows an LSI connection model created for explaining an embodiment of the present invention. In this embodiment, three LSIs, that is, an LSI 10, an LSI 30, and an LSI 50 are mounted on a base.
A diagnostic method for the connection between the LSIs will be described below. Here, the LSI 10 is provided with a diagnosis control circuit 11 for controlling diagnosis by a diagnosis mode signal, and the LSIs 30 and 50 are also provided with a diagnosis control circuit 31 for controlling diagnosis by the diagnosis mode signal. , 51.

【0007】そして、各々のLSI10,30及び50
は外部からの電源投入時のリセット信号により出力信号
をディスエーブルとする機能を有しており、予め設定し
てある順番に従い、前段のLSI10が次段に設定され
たLSI30に対して診断モード信号1を信号線21に
出力する。この次段に設定されたLSI30は前段のL
SI10からの診断モード信号1を受け取ると、予め取
り決めたデータAをデータ信号線12に出力し、前段の
LSI10が次段のLSI30のデータ信号線12から
取り込んだデータAと予め取り決められたデータaとの
一致を比較検出する。
Then, each LSI 10, 30 and 50
Has a function of disabling the output signal by an external reset signal when the power is turned on, and the LSI 10 in the previous stage has a diagnostic mode signal to the LSI 30 set in the next stage according to a preset order. 1 is output to the signal line 21. The LSI 30 set in the next stage is L in the previous stage.
When receiving the diagnostic mode signal 1 from the SI 10, the prearranged data A is output to the data signal line 12, and the pre-arranged LSI 10 acquires the data A acquired from the data signal line 12 of the next-stage LSI 30 and the prearranged data a. Compare and detect the match with.

【0008】これにより、前段のLSI10はこれらデ
ータa,Aの一致を検出した場合に診断モード信号2と
予め取り決められたデータBをそれぞれ診断モード信号
線22,データ信号線12に出力する。また、前段のL
SI10はデータAとのデータ比較において不一致を検
出した場合に診断モード信号4を信号線24に出力し、
その診断モード信号4を出力すると同時に診断動作を停
止するものとなっている。
As a result, the LSI 10 in the preceding stage outputs the diagnostic mode signal 2 and the prearranged data B to the diagnostic mode signal line 22 and the data signal line 12, respectively, when detecting the coincidence of the data a and A. Also, the L in the previous stage
SI10 outputs the diagnostic mode signal 4 to the signal line 24 when detecting a mismatch in the data comparison with the data A,
At the same time that the diagnostic mode signal 4 is output, the diagnostic operation is stopped.

【0009】また、次段のLSI30は前段のLSI1
0のデータ信号線12から取り込んだデータBが予め取
り決めたデータbと一致すると、両LSI10,30間
の接続診断終了を示す診断モード信号3を信号線43に
出力する機能を有しており、次段LSI30が診断モー
ド信号4を受け取るか、またはデータBとの比較におい
て不一致を検出した場合に診断モード信号5を信号線4
5に出力するものとなっている。
The LSI 30 in the next stage is the LSI 1 in the previous stage.
When the data B taken in from the data signal line 12 of 0 coincides with the previously agreed data b, it has a function of outputting the diagnostic mode signal 3 indicating the termination of the connection diagnosis between the two LSIs 10 and 30 to the signal line 43. If the next-stage LSI 30 receives the diagnostic mode signal 4 or detects a mismatch in the comparison with the data B, it outputs the diagnostic mode signal 5 to the signal line 4
It outputs to 5.

【0010】また、次段のLSI30は診断モード信号
3,または診断モード信号5を出力すると同時に、更に
次の段のLSI間接続の診断を開始する(更に次段のL
SIに診断モード信号1を出力する)機能を有し、前段
のLSIが次段のLSIからの診断モード信号3を受け
る取ると診断動作を停止する。さらに最後段のLSI5
0の診断が終了すると、最後段のLSI50が最前段の
LSI10に対し診断終了モード信号6を信号線66に
出力し、最後段のLSI50の診断動作を停止する。そ
して、最前段のLSI10が診断モード信号6を受け取
ると各LSIから受け取ったエラーフラグ(診断モード
信号5)をロードすることにより、エラーの存在を確認
するものとなっている。なお、図中32はLSI30と
LSI50との間のデータ信号線であり、41,42及
び44は診断モード信号線、63,65は同じく診断モ
ード信号線である。
Further, the LSI 30 of the next stage outputs the diagnostic mode signal 3 or the diagnostic mode signal 5 and at the same time starts the diagnosis of the inter-LSI connection of the further stage (the L of the next stage).
It has a function of outputting the diagnostic mode signal 1 to SI, and stops the diagnostic operation when the preceding LSI receives the diagnostic mode signal 3 from the next LSI. Furthermore, the final stage LSI5
When the diagnosis of 0 is completed, the last-stage LSI 50 outputs the diagnosis end mode signal 6 to the foremost-stage LSI 10 on the signal line 66 and stops the diagnosis operation of the last-stage LSI 50. Then, when the LSI 10 at the frontmost stage receives the diagnostic mode signal 6, the presence of an error is confirmed by loading the error flag (diagnostic mode signal 5) received from each LSI. In the figure, 32 is a data signal line between the LSI 30 and the LSI 50, 41, 42 and 44 are diagnostic mode signal lines, and 63 and 65 are diagnostic mode signal lines.

【0011】次に上記実施例の動作を説明する。システ
ム立ち上げ時、LSI10,LSI30及びLSI50
はリセット信号によりそれぞれに接続されている信号の
出力信号をディスエーブルにする。この状態で、内部診
断により各々のLSIは初期診断がなされ、初期診断終
了後、LSI10内部の診断制御回路11は診断モード
信号1を診断モード信号線21に出力する。そしてLS
I30内部の診断制御回路31は、診断モード信号線2
1から診断モード信号1を受信すると予め取り決めてお
いたデータAをデータ信号線12に出力する。
Next, the operation of the above embodiment will be described. At system startup, LSI10, LSI30 and LSI50
Resets the output signals of the signals connected to each by the reset signal. In this state, each LSI is initially diagnosed by the internal diagnosis, and after completion of the initial diagnosis, the diagnostic control circuit 11 inside the LSI 10 outputs the diagnostic mode signal 1 to the diagnostic mode signal line 21. And LS
The diagnostic control circuit 31 inside the I30 uses the diagnostic mode signal line 2
When the diagnostic mode signal 1 is received from 1, the previously agreed data A is output to the data signal line 12.

【0012】LSI10内部の診断制御回路11はデー
タ信号線12よりデータAを受け取ると、予め設定して
おいたデータaとデータAとの比較を行い、これら2つ
のデータが等しいか等しくないかを検出する。これによ
り診断制御回路11は、2つのデータAとaが等しいと
き、診断モード信号2を診断モード信号線22に出力
し、同時に予め取り決めておいたデータBをデータ信号
線12に出力する。
When the diagnostic control circuit 11 inside the LSI 10 receives the data A from the data signal line 12, it compares the preset data a with the data A to determine whether these two data are equal or not equal. To detect. As a result, the diagnostic control circuit 11 outputs the diagnostic mode signal 2 to the diagnostic mode signal line 22 when the two data A and a are the same, and simultaneously outputs the prearranged data B to the data signal line 12.

【0013】また、データAとデータaの比較において
データの不一致が検出された場合、診断制御回路11は
診断モード信号4を診断モード信号線24に出力する。
LSI30内部の診断制御回路31は診断モード信号線
22,データ信号線12よりそれぞれ、診断モード信号
2,データBを受け取ると予め取り決めておいたデータ
bとデータBとの比較を行い、これら2つのデータが等
しいか等しくないかを検出する。
When the data A and the data a are compared and a data mismatch is detected, the diagnostic control circuit 11 outputs the diagnostic mode signal 4 to the diagnostic mode signal line 24.
When the diagnostic control circuit 31 inside the LSI 30 receives the diagnostic mode signal 2 and the data B from the diagnostic mode signal line 22 and the data signal line 12, respectively, it compares the data b and the data B, which have been agreed in advance, with these two. Detects if the data are equal or not equal.

【0014】診断制御回路31は2つのデータが等しい
ときLSI間接続の診断が終了したことを示す診断モー
ド信号3を診断モード信号線43に出力する。また、2
つのデータBとbが等しく無かった場合、または診断モ
ード信号線24より診断モード信号4を受け取った場合
は診断制御回路31は診断モード信号5を診断モード信
号線45に出力する。LSI10内部の診断制御回路1
1は、診断モード信号線43より診断モード信号3を受
け取るとLSI10の診断動作を停止させる。
The diagnostic control circuit 31 outputs a diagnostic mode signal 3 to the diagnostic mode signal line 43, which indicates that the diagnosis of the inter-LSI connection has been completed when the two data are equal. Also, 2
When the two data B and b are not equal, or when the diagnostic mode signal 4 is received from the diagnostic mode signal line 24, the diagnostic control circuit 31 outputs the diagnostic mode signal 5 to the diagnostic mode signal line 45. Diagnostic control circuit 1 inside LSI 10
1 receives the diagnostic mode signal 3 from the diagnostic mode signal line 43 and stops the diagnostic operation of the LSI 10.

【0015】そして、LSI30内部の診断制御回路3
1は診断モード信号3または診断モード信号5を出力す
ると同時に、LSI30とLSI50との接続の診断を
開始する。LSI30とLSI50との接続診断は、L
SI10とLSI30との接続の診断と同じように行
い、最終段LSIであるLSI50は診断モード信号3
と診断モード信号5を出力すると同時に、全LSIの診
断が終了したことを示す診断モード信号6を診断モード
信号線66に出力する。
The diagnostic control circuit 3 inside the LSI 30
1 outputs the diagnosis mode signal 3 or the diagnosis mode signal 5, and at the same time, starts diagnosis of the connection between the LSI 30 and the LSI 50. The connection diagnosis between the LSI 30 and the LSI 50 is L
The diagnosis is performed in the same manner as the diagnosis of the connection between the SI 10 and the LSI 30.
And the diagnostic mode signal 5 is output to the diagnostic mode signal line 66 at the same time as the diagnostic mode signal 5 is output.

【0016】これにより最前段LSIであるLSI10
内部の診断制御回路11は、診断モード信号線66より
診断モード信号6を受け取ると、LSI10とLSI3
0との間の接続においてエラーが発生したことを示す診
断モード信号5と、LSI30とLSI50との間にお
いてエラーが発生したことを示す診断モード信号5をロ
ードし、エラーの存在を確認する。こうしてエラーの存
在を確認することによって、どのLSIとどのLSIの
間の接続に関してエラーが発生したかを特定化すること
ができる。
As a result, the LSI 10 which is the frontmost LSI
Upon receiving the diagnostic mode signal 6 from the diagnostic mode signal line 66, the internal diagnostic control circuit 11 receives the LSI 10 and the LSI 3 from each other.
The diagnostic mode signal 5 indicating that an error has occurred in the connection with 0 and the diagnostic mode signal 5 indicating that an error has occurred between the LSI 30 and the LSI 50 are loaded and the existence of the error is confirmed. By thus confirming the existence of the error, it is possible to identify which LSI and the connection between the LSIs have an error.

【0017】[0017]

【発明の効果】以上説明したように本発明は、基盤上に
複数のLSIが実装されている場合に、システム立ち上
げ時の各LSIの内部診断が終了した後、LSI間接続
の診断を行うことによってどのLSIとどのLSIの間
に接続エラーが発生したのかを特定化することができ
る。
As described above, according to the present invention, when a plurality of LSIs are mounted on the board, the inter-LSI connection is diagnosed after the internal diagnosis of each LSI at the system startup is completed. This makes it possible to specify which LSI and which LSI have a connection error.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 LSI 11 診断制御回路 12 データ信号線 21 診断モード信号線 22 診断モード信号線 24 診断モード信号線 30 LSI 31 診断制御回路 32 データ信号線 41 診断モード信号線 42 診断モード信号線 44 診断モード信号線 45 診断モード信号線 50 LSI 51 診断制御回路 63 診断モード信号線 65 診断モード信号線 66 診断モード信号線 10 LSI 11 Diagnostic Control Circuit 12 Data Signal Line 21 Diagnostic Mode Signal Line 22 Diagnostic Mode Signal Line 24 Diagnostic Mode Signal Line 30 LSI 31 Diagnostic Control Circuit 32 Data Signal Line 41 Diagnostic Mode Signal Line 42 Diagnostic Mode Signal Line 44 Diagnostic Mode Signal Line 44 45 diagnostic mode signal line 50 LSI 51 diagnostic control circuit 63 diagnostic mode signal line 65 diagnostic mode signal line 66 diagnostic mode signal line

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数のLSIから構成される装置におい
て、各LSI内部に、2つのデータを比較して両信号の
一致を検出するとともに、LSI間の接続の診断を行う
ために各々のLSIによって予め決められたデータを出
力する機能をもつ診断制御回路を備え、初期診断終了後
において一方のLSIの診断制御回路から出力されるデ
ータともう一方のLSIの診断制御回路から出力される
データを比較することにより、データが一致していれば
そのLSI間の接続を正常と診断し、データが一致して
いなければ障害発生を検出するようにしたことを特徴と
するLSI間接続診断方式。
1. In a device composed of a plurality of LSIs, two data are compared inside each LSI to detect a coincidence of both signals and to diagnose the connection between the LSIs. Equipped with a diagnostic control circuit that has the function of outputting predetermined data, and compares the data output from the diagnostic control circuit of one LSI with the data output from the diagnostic control circuit of the other LSI after the initial diagnosis is completed. By doing so, the inter-LSI connection diagnosis method is characterized in that if the data match, the connection between the LSIs is diagnosed as normal, and if the data does not match, the failure occurrence is detected.
JP3348403A 1991-12-05 1991-12-05 Inter-lsi connection diagnostic system Pending JPH05158724A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3348403A JPH05158724A (en) 1991-12-05 1991-12-05 Inter-lsi connection diagnostic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3348403A JPH05158724A (en) 1991-12-05 1991-12-05 Inter-lsi connection diagnostic system

Publications (1)

Publication Number Publication Date
JPH05158724A true JPH05158724A (en) 1993-06-25

Family

ID=18396790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3348403A Pending JPH05158724A (en) 1991-12-05 1991-12-05 Inter-lsi connection diagnostic system

Country Status (1)

Country Link
JP (1) JPH05158724A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998043101A1 (en) * 1997-03-21 1998-10-01 Matsushita Electric Industrial Co., Ltd. Functional block for integrated circuit, semiconductor intergrated circuit, inspection method for semiconductor integrated circuit, and designing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998043101A1 (en) * 1997-03-21 1998-10-01 Matsushita Electric Industrial Co., Ltd. Functional block for integrated circuit, semiconductor intergrated circuit, inspection method for semiconductor integrated circuit, and designing method therefor

Similar Documents

Publication Publication Date Title
JPH05158724A (en) Inter-lsi connection diagnostic system
JPH08278924A (en) Adapter diagnostic system
JPS6041774B2 (en) logic circuit package
JPH03114942A (en) Abnormality detecting device for on board control unit
JPH0619810A (en) Duplex device
JP3156987B2 (en) Bus failure diagnosis method
JPH079636B2 (en) Bus diagnostic device
JPS61160071A (en) Self-diagnostic circuit of ic
JP3326546B2 (en) Computer system failure detection method
JPH11338594A (en) Defective contact detecting circuit
JPH01209502A (en) Checking device for extension bus of programmable controller
JPS6051136B2 (en) Data error detection method
JP2857479B2 (en) Electronic equipment for bus interface inspection
JP2871966B2 (en) Fault detection circuit inspection system
JPH02128235A (en) Digital controller for electric power
JPH0349392B2 (en)
JPH08153017A (en) Port connection recognizing method
JPS63131234A (en) Diagnosis control system
JPH04324535A (en) Duplex circuit
JPH0496123A (en) Printer interface circuit
JP2001034500A (en) Microcomputer failure diagnosing device and method
JPH01156683A (en) Self-diagnosing system for electronic circuit package
JP2001327188A (en) Self-diagnostic method for motor control system
JPS61134846A (en) Electronic computer system
JPS63149943A (en) Communication control equipment