JP2001327188A - Self-diagnostic method for motor control system - Google Patents

Self-diagnostic method for motor control system

Info

Publication number
JP2001327188A
JP2001327188A JP2000146550A JP2000146550A JP2001327188A JP 2001327188 A JP2001327188 A JP 2001327188A JP 2000146550 A JP2000146550 A JP 2000146550A JP 2000146550 A JP2000146550 A JP 2000146550A JP 2001327188 A JP2001327188 A JP 2001327188A
Authority
JP
Japan
Prior art keywords
self
potential
input
motor control
control system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000146550A
Other languages
Japanese (ja)
Other versions
JP3698015B2 (en
Inventor
Kenji Ishimoto
憲治 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000146550A priority Critical patent/JP3698015B2/en
Publication of JP2001327188A publication Critical patent/JP2001327188A/en
Application granted granted Critical
Publication of JP3698015B2 publication Critical patent/JP3698015B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a motor control system having a function of self-diagnosing a bus connection of the system without providing a test special purpose check land and an I/O and a function of specifying a fault position of a component, a signal line or the like from a self-diagnosing result. SOLUTION: A self-diagnostic method for the motor control system comprises a first step of outputting an L potential by setting I/O ports 31-3X to an output port, then a second step of switching the ports 31-3X to an input port, a third step of waiting a delay time of time constants of pull-up resistors 41-4X, and a fourth step of checking inputs of the ports 31-3X. In the fourth step, if the resistors 41-4X are normally connected, the inputs of the ports 31-3X are changed to an H potential by the pull-up resistors. Accordingly, it is determined to be normal. If there is a disconnection or a short circuit with the L potential, the L potential remains as it is, and the fault can be detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主に1個以上のL
SIとシングルチップマイコンにて構成されるFA用途
など産業用のモータ制御システムの故障診断に関するも
のである。
[0001] The present invention mainly relates to one or more L
The present invention relates to a failure diagnosis of an industrial motor control system such as an FA application including an SI and a single-chip microcomputer.

【0002】[0002]

【従来の技術】従来、1個のLSIとシングルチップマ
イコンがバス接続されているモータ制御システムは、図
6のような構成で実現されており、テスト専用のチェッ
クランドをプリント基板上に設け、動作時の信号を専用
治具にてテストしていた。
2. Description of the Related Art Conventionally, a motor control system in which one LSI and a single-chip microcomputer are connected by a bus has been realized with a configuration as shown in FIG. 6, and a check land dedicated for testing is provided on a printed circuit board. The signal during operation was tested with a special jig.

【0003】図6において、シングルチップマイコン1
のバス信号は周辺LSI2と接続されており、バス信号
がHi−Zのときの電位を安定させるためのプルアップ
抵抗器41から4X、およびテスト用のチェックランド
51から5Xで構成されており、チェックランド51か
ら5Xの配線引き回し、チェックランド自体の面積をプ
リント基板上に確保しなければならず、バスの多ビット
化、システムの小型化ができにくいという問題があっ
た。
In FIG. 6, a single chip microcomputer 1
Are connected to the peripheral LSI 2 and are composed of pull-up resistors 41 to 4X for stabilizing the potential when the bus signal is Hi-Z and check lands 51 to 5X for testing. The area of the check land itself must be secured on the printed circuit board by laying out the wiring of 5X from the check land 51, and there is a problem that it is difficult to increase the number of bits of the bus and to reduce the size of the system.

【0004】これに対して、シリアル通信を利用したJ
TAG/バウンダリスキャン技術が提案されているが、
その具現化には専用のI/Oを必要とし、またシステム
を構成する部品の大半がJTAGに対応していなければ
ならず、I/O数の増加によるシステムの大型化、コス
トアップ、新規部品採用による開発期間の長期化などの
別の問題があった。
On the other hand, J using serial communication
TAG / Boundary Scan technology has been proposed,
The realization requires dedicated I / O, and most of the components constituting the system must be compatible with JTAG. The increase in the number of I / Os increases the size of the system, increases the cost, and adds new components. There were other problems, such as a longer development period due to adoption.

【0005】また、接続対象の電源をON/OFFし、
ONした時の状態で正常あるいは異常を判断する方法
(例えば、特開平11−118864号公報)や、コネ
クタをまたいでテスト用の入力信号、出力信号を設け、
その信号伝播でチェックする方法(例えば、特開平6−
75814号公報)が提案されているが、いずれの場合
においても、自己診断用の部品を必要とするためシステ
ムの大型化、コストアップなどの問題があった。
Further, the power supply to be connected is turned on / off,
A method of judging a normal state or an abnormal state when the switch is turned on (for example, JP-A-11-118864), an input signal and an output signal for a test provided across a connector,
A method of checking by the signal propagation (for example,
No. 75814) has been proposed, but in any case, there is a problem in that a system for self-diagnosis is required, so that the system becomes large and the cost is increased.

【0006】[0006]

【発明が解決しようとする課題】上記従来の構成では、
チェックランドの配線引き回し、チェックランド自体の
面積をプリント基板上に確保しなければならず、バスの
多ビット化、システムの小型化ができにくいという問題
があった。
In the above-mentioned conventional configuration,
The wiring of the check lands and the area of the check lands themselves must be secured on the printed circuit board, and there is a problem that it is difficult to increase the number of bits of the bus and reduce the size of the system.

【0007】また、JTAG/バウンダリスキャンなど
の方法を導入しても、その具現化には専用のI/Oまた
は部品を必要とし、システムの大型化、コストアップ、
新規部品採用による開発期間の長期化などの問題があっ
た。
[0007] Even if a method such as JTAG / boundary scan is introduced, its implementation requires a dedicated I / O or component, resulting in an increase in system size and cost.
There was a problem that the development period was prolonged due to the adoption of new parts.

【0008】さらに、テスト工程でのテストだけではラ
イフサイクルにおける一部の故障が発生した場合にもシ
ステムの誤動作につながり、その故障箇所を特定するこ
とが困難であった。
[0008] Further, only a test in the test process leads to a malfunction of the system even when a part of the failure occurs in the life cycle, and it is difficult to specify the location of the failure.

【0009】本発明は、上記の従来の課題を解決するも
のであり、テスト専用のチェックランドやI/Oを設け
ることなくシステムの接続を自己診断する機能、および
ライフサイクル中においても自己診断を行う機能、およ
び自己診断した結果から、部品、信号線などの故障箇所
を特定する機能を備えたモータ制御システムを提供する
ことを目的とする。
The present invention has been made to solve the above-mentioned conventional problems, and has a function of performing a self-diagnosis of a system connection without providing a check land or an I / O dedicated to a test, and a self-diagnosis during a life cycle. It is an object of the present invention to provide a motor control system having a function to perform and a function to specify a failure location such as a component or a signal line from a result of a self-diagnosis.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
めに本発明は、1個以上のLSIがシングルチップマイ
コンとバス接続されたシステムで構成されるモータ制御
システムにおいて、前記シングルチップマイコンのバス
信号ピンを入出力ポートに切り替え、L電位あるいはH
電位を出力する第1のステップと、その後入出力ポート
を入力ポートに切り替える第2のステップと、入出力ポ
ートの電位が安定する時間を待つ第3のステップと、入
出力ポートの電位を読み込む第4のステップとを備え、
第4のステップの結果から自己診断を行うもので、シン
グルチップマイコンとLSIとのバス接続を自己診断で
きる。
According to the present invention, there is provided a motor control system comprising a system in which one or more LSIs are connected to a single-chip microcomputer by a bus. Switch the bus signal pin to an input / output port,
A first step of outputting a potential, a second step of subsequently switching the input / output port to an input port, a third step of waiting for a time for the potential of the input / output port to stabilize, and a step of reading the potential of the input / output port. 4 steps,
The self-diagnosis is performed from the result of the fourth step, and the bus connection between the single-chip microcomputer and the LSI can be self-diagnosed.

【0011】[0011]

【発明の実施の形態】上記の課題を解決するために本発
明は、1個以上のLSIがシングルチップマイコンとバ
ス接続されたシステムで構成されるモータ制御システム
において、前記シングルチップマイコンのバス信号ピン
を入出力ポートに切り替え、L電位あるいはH電位を出
力する第1のステップと、その後入出力ポートを入力ポ
ートに切り替える第2のステップと、入出力ポートの電
位が安定する時間を待つ第3のステップと、入出力ポー
トの電位を読み込む第4のステップとを備え、第4のス
テップの結果から自己診断を行うモータ制御システムの
自己診断方法であり、テスト専用のチェックランドやI
/Oを設けることなくシングルチップマイコンとLSI
とのバス接続の状態を自己診断することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to solve the above problems, the present invention relates to a motor control system comprising a system in which one or more LSIs are connected to a single chip microcomputer by a bus. A first step of switching the pin to the input / output port and outputting the L potential or the H potential, a second step of subsequently switching the input / output port to the input port, and a third step of waiting for a time for the potential of the input / output port to stabilize. And a fourth step of reading the potential of the input / output port. A self-diagnosis method for a motor control system that performs a self-diagnosis based on the result of the fourth step.
Single-chip microcomputer and LSI without / O
Self-diagnosis of the state of the bus connection with the device.

【0012】また、第4のステップにおいて、プルアッ
プ抵抗器あるいはプルダウン抵抗器により規定された電
位であれば正常と判断し、そうでなければ異常と判断す
る請求項1記載のモータ制御システムの自己診断方法で
あり、接続状態の断線や短絡を検出することができる。
In the fourth step, the motor control system according to claim 1, wherein if the potential is specified by a pull-up resistor or a pull-down resistor, it is determined to be normal, and if not, it is determined to be abnormal. This is a diagnostic method that can detect disconnection or short circuit in the connection state.

【0013】また、第4のステップにおいて、隣接する
信号ピンの電位であれば短絡異常と判断し、そうでなけ
れば正常と判断する請求項1記載のモータ制御システム
の自己診断方法であり、短絡の有無を検出できる。
4. The self-diagnosis method for a motor control system according to claim 1, wherein in the fourth step, if the potential of the adjacent signal pin is determined to be short-circuit abnormal, it is determined otherwise to be normal. Can be detected.

【0014】また、システムの電源リセット時毎に、第
1のステップから第4のステップまでを実行する請求項
1から3のいずれか1項に記載のモータ制御システムの
自己診断方法であり、電源リセット時に実行すること
で、経年変化による故障についても検出が可能になる。
4. The self-diagnosis method for a motor control system according to claim 1, wherein the first to fourth steps are executed every time the power of the system is reset. By executing at the time of reset, it is possible to detect a failure due to aging.

【0015】さらに、自己診断の結果からシステムを構
成する部品、信号線などの故障箇所を特定する請求項1
から3のいずれか1項に記載のモータ制御システムの自
己診断方法であり、故障箇所が特定できるので要因解析
が容易に行える。
Further, a failure location such as a component constituting the system or a signal line is specified from the result of the self-diagnosis.
4. The self-diagnosis method for the motor control system according to any one of the above items 3 to 3, wherein a failure location can be specified, so that the cause analysis can be easily performed.

【0016】[0016]

【実施例】以下、本発明の一実施例について図面を参照
して説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0017】図1において、1はシングルチップマイコ
ン、2はLSI、31〜3Xはシングルチップマイコン
1の入出力ポート、41〜4Xはプルアップ抵抗器で、
シングルチップマイコン1とLSI2はプルアップ抵抗
器41〜4Xにてプルアップされたバスで接続されてい
る。
In FIG. 1, 1 is a single-chip microcomputer, 2 is an LSI, 31 to 3X are input / output ports of the single-chip microcomputer 1, 41 to 4X are pull-up resistors,
The single-chip microcomputer 1 and the LSI 2 are connected by a bus pulled up by pull-up resistors 41 to 4X.

【0018】(実施例1)通常動作時には、入出力ポー
ト31〜3Xはシングルチップマイコン1の内蔵バスコ
ントローラでその入出力機能が制御されているが、一般
的にバス接続されているポートにおいても汎用入出力ポ
ートへの設定を行うことができるものが多く、ここで
は、その切り替え機能を用いてバス接続されている31
〜3Xの入出力ポートを汎用入出力ポートに設定し、L
SI2との接続状態を確認する方法について、図2と図
3を併用しながらその動作について説明する。
(Embodiment 1) In the normal operation, the input / output ports 31 to 3X are controlled by the built-in bus controller of the single-chip microcomputer 1, and the input / output functions are controlled by the ports connected to the bus. In many cases, settings can be made to general-purpose input / output ports. Here, the bus connection is performed using the switching function.
-3X I / O ports are set to general-purpose I / O ports,
A method of confirming the connection state with the SI2 will be described with reference to FIGS. 2 and 3.

【0019】まず、入出力ポート31〜3Xを出力ポー
トに設定し、L電位を出力する第1のステップ(タイミ
ング100、ステップ200)を実行する。
First, the input / output ports 31 to 3X are set as output ports, and the first step (timing 100, step 200) of outputting the L potential is executed.

【0020】その後、入出力ポート31〜3Xを入力ポ
ートに切り替える第2のステップ(タイミング101、
ステップ201)を実行し、プルアップ抵抗器41〜4
Xの時定数の遅れ時間を待つ第3のステップ(ステップ
202)を経て、入出力ポート31〜3Xの入力をチェ
ックする第4のステップ(タイミング102、ステップ
203)を実行する。
Thereafter, a second step (timing 101, switching input / output ports 31 to 3X to input ports) is performed.
Step 201) is executed, and the pull-up resistors 41 to 4
After a third step (step 202) of waiting for the delay time of the time constant of X, a fourth step (timing 102, step 203) of checking inputs of the input / output ports 31 to 3X is executed.

【0021】第4のステップ(ステップ203)におい
て、プルアップ抵抗器41〜4Xが正常に接続されてお
れば、入出力ポート31〜3Xの入力がプルアップ抵抗
器によってH電位に変化しているので正常と判断でき、
断線あるいはL電位との短絡があった場合には、L電位
のままとなり異常を検出できる。
In the fourth step (step 203), if the pull-up resistors 41 to 4X are normally connected, the inputs of the input / output ports 31 to 3X are changed to the H potential by the pull-up resistors. So it can be judged normal,
If there is a disconnection or a short circuit with the L potential, the L potential remains and the abnormality can be detected.

【0022】また、1度だけの検出ではノイズなどによ
る誤動作の可能性もあるため複数回第1のステップから
第4のステップの作業を繰り返すことで検出精度を高め
ることも可能である。
In addition, if the detection is performed only once, there is a possibility of malfunction due to noise or the like. Therefore, it is possible to improve the detection accuracy by repeating the operations from the first step to the fourth step a plurality of times.

【0023】なお、実施例1は31〜3Xの集まりで説
明したが、1ピンずつの動作としても同じ効果を得られ
ることはいうまでもなく、異常を検出した場合は、その
異常箇所を、例えば入出力ポートの31というように特
定することができるため、解析の際には入出力ポートの
31につながる部品、配線パターンをチェックすればよ
く、解析時間を大幅に短縮できる。
Although the first embodiment has been described as a group of 31 to 3X, it goes without saying that the same effect can be obtained even when the operation is performed one pin at a time. For example, since it can be specified as 31 of the input / output port, it is only necessary to check components and wiring patterns connected to the input / output port 31 at the time of analysis, and the analysis time can be greatly reduced.

【0024】また、プルアップ抵抗器はLSIに内蔵さ
れたものを使用しても、同様に実施できる。
The pull-up resistor can be similarly implemented by using a resistor built in the LSI.

【0025】さらに、異常箇所をモータ制御機器のもつ
LEDや液晶、コンソールなどの表示装置に表示しても
よく、専用治具の開発を省略できる。
Further, the abnormal portion may be displayed on a display device such as an LED, a liquid crystal, or a console of the motor control device, so that the development of a dedicated jig can be omitted.

【0026】(実施例2)次に、短絡の有無を診断する
方法について、図4と図5を併用してその動作を説明す
る。
(Embodiment 2) Next, a method for diagnosing the presence or absence of a short circuit will be described with reference to FIGS. 4 and 5.

【0027】ここでは一例として物理的に隣接している
入出力ポート31、32、33を用い、入出力ポート3
2の短絡の有無を診断する方法について説明する。
Here, as an example, I / O ports 31, 32 and 33 which are physically adjacent are used, and
The method of diagnosing the presence or absence of the short circuit of No. 2 will be described.

【0028】まず、入出力ポート31、32、33を出
力ポートに設定し入出力ポート31からL電位、入出力
ポート32、33からH電位を出力する第1のステップ
(タイミング300、ステップ400)を実行する。
First, the first step of setting the input / output ports 31, 32, 33 as output ports and outputting the L potential from the input / output port 31 and the H potential from the input / output ports 32, 33 (timing 300, step 400) Execute

【0029】その後、入出力ポート32を入力ポートに
切り替える第2のステップ(タイミング301、ステッ
プ401)を実行し、プルアップ抵抗器42の時定数の
遅れ時間を待つ第3のステップ(ステップ402)を経
て、入出力ポート32の入力をチェックする第4のステ
ップ(タイミング302、ステップ403)を実行す
る。第4のステップ(ステップ403)において、入出
力ポート32の入力がL電位であれば、入出力ポート3
1と入出力ポート32は短絡と判断する。
Thereafter, the second step (timing 301, step 401) of switching the input / output port 32 to the input port is executed, and the third step (step 402) of waiting for the delay time of the time constant of the pull-up resistor 42 is performed. Then, the fourth step (timing 302, step 403) of checking the input of the input / output port 32 is executed. In the fourth step (step 403), if the input of the input / output port 32 is at the L potential,
1 and the input / output port 32 are determined to be short-circuited.

【0030】そして、第4のステップ(ステップ40
3)において、入出力ポート32の入力がH電位(正常
な状態)の場合には、さらに、入出力ポート33との短
絡の有無を以下のようにして診断する。
Then, the fourth step (step 40)
In 3), when the input of the input / output port 32 is at the H potential (normal state), the presence or absence of a short circuit with the input / output port 33 is further diagnosed as follows.

【0031】入出力ポート31、32、33を出力ポー
トに設定し、今度は入出力ポート31、32からH電
位、入出力ポート33からL電位を出力する第1のステ
ップ(タイミング303、ステップ404)を実行す
る。
The first step (timing 303, step 404) of setting the input / output ports 31, 32, and 33 as output ports and then outputting the H potential from the input / output ports 31 and 32 and the L potential from the input / output port 33. ).

【0032】その後、入出力ポート32を入力ポートに
切り替える第2のステップ(タイミング304、ステッ
プ405)を実行し、プルアップ抵抗器42の時定数の
遅れ時間を待つ第3のステップ(ステップ406)を経
て、入出力ポート32の入力をチェックする第4のステ
ップ(タイミング305、ステップ406)を実行す
る。第4のステップにおいて、入出力ポート32の入力
がL電位であれば、入出力ポート33と入出力ポート3
2は短絡と判断する。
Thereafter, the second step (timing 304, step 405) of switching the input / output port 32 to the input port is executed, and the third step (step 406) of waiting for the delay time of the time constant of the pull-up resistor 42 is performed. Then, the fourth step (timing 305, step 406) of checking the input of the input / output port 32 is executed. In the fourth step, if the input of the input / output port 32 is at the L potential, the input / output port 33 and the input / output port 3
2 is determined to be a short circuit.

【0033】実施例2では、シングルチップマイコン1
の隣接する入出力ポートの短絡の有無の診断について説
明したが、LSI2の隣接するピン、配線パターン上で
の隣接するパターンについても同様に診断できる。
In the second embodiment, the single-chip microcomputer 1
Has been described as to whether or not there is a short circuit between adjacent input / output ports. However, the same can be done for adjacent pins and wiring patterns on the LSI 2.

【0034】[0034]

【発明の効果】上記の実施例から明らかなように、請求
項1から3項に記載の発明によれば、テスト専用のチェ
ックランドやI/Oを設けることなくシステムのバス接
続の状態を自己診断することが可能である。
As is apparent from the above embodiment, according to the first to third aspects of the present invention, the state of the bus connection of the system can be controlled without providing a check land or I / O dedicated to the test. It is possible to make a diagnosis.

【0035】また、請求項4記載の発明によれば、ライ
フサイクル中の故障においても自己診断を行い、システ
ムの誤動作を防止できる。
According to the fourth aspect of the present invention, a self-diagnosis is performed even when a failure occurs during a life cycle, and a malfunction of the system can be prevented.

【0036】さらに、請求項5記載の発明によれば、自
己診断の結果から故障している部品や信号線を特定する
ことができ、迅速なサービスを提供できる。
Further, according to the fifth aspect of the present invention, it is possible to identify a faulty component or signal line from the result of the self-diagnosis, and to provide a quick service.

【0037】このように、テスト専用のチェックランド
やI/Oを設けることなくシステムの接続状態を自己診
断する機能、ライフサイクル中においても自己診断を行
う機能、および自己診断結果から部品、信号線などの故
障箇所を特定する機能を備えた信頼性の高い小型で低コ
ストのモータ制御システムを得ることができる。
As described above, the function of self-diagnosing the connection state of the system without providing a check land or I / O dedicated for testing, the function of performing self-diagnosis even during the life cycle, and the parts and signal lines based on the self-diagnosis result Thus, it is possible to obtain a small, low-cost motor control system with high reliability, which has a function of specifying a failure location.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1におけるモータ制御システム
内のバス接続の説明図
FIG. 1 is an explanatory diagram of a bus connection in a motor control system according to a first embodiment of the present invention.

【図2】本発明の実施例1におけるバス接続の状態を診
断するタイミングチャート
FIG. 2 is a timing chart for diagnosing a state of a bus connection in the first embodiment of the present invention.

【図3】本発明の実施例1におけるバス接続の状態を診
断するフローチャート
FIG. 3 is a flowchart for diagnosing a state of a bus connection according to the first embodiment of the present invention;

【図4】本発明の実施例2におけるバス接続の短絡の有
無を診断するタイミングチャート
FIG. 4 is a timing chart for diagnosing the presence or absence of a short circuit in a bus connection according to the second embodiment of the present invention;

【図5】本発明の実施例2におけるバス接続の短絡の有
無を診断するフローチャート
FIG. 5 is a flowchart for diagnosing the presence or absence of a short circuit in a bus connection according to the second embodiment of the present invention.

【図6】従来のモータ制御システム内のバス接続の説明
FIG. 6 is an explanatory diagram of a bus connection in a conventional motor control system.

【符号の説明】[Explanation of symbols]

1 シングルチップマイコン 2 LSI 31、32、33、3X 入出力ポート 41、42、43、4X プルアップ抵抗器 1 Single-chip microcomputer 2 LSI 31, 32, 33, 3X I / O port 41, 42, 43, 4X Pull-up resistor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 11/22 360 G01R 31/28 U ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G06F 11/22 360 G01R 31/28 U

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 1個以上のLSIがシングルチップマイ
コンとバス接続されたシステムで構成されるモータ制御
システムにおいて、前記シングルチップマイコンのバス
信号ピンを入出力ポートに切り替え、L電位あるいはH
電位を出力する第1のステップと、その後入出力ポート
を入力ポートに切り替える第2のステップと、入出力ポ
ートの電位が安定する時間を待つ第3のステップと、入
出力ポートの電位を読み込む第4のステップとを備え、
第4のステップの結果から自己診断を行うモータ制御シ
ステムの自己診断方法。
1. A motor control system comprising a system in which one or more LSIs are bus-connected to a single-chip microcomputer, wherein a bus signal pin of the single-chip microcomputer is switched to an input / output port, and an L potential or H
A first step of outputting a potential, a second step of subsequently switching the input / output port to an input port, a third step of waiting for a time for the potential of the input / output port to stabilize, and a step of reading the potential of the input / output port. 4 steps,
A self-diagnosis method for a motor control system that performs a self-diagnosis from the result of the fourth step.
【請求項2】 第4のステップにおいて、プルアップ抵
抗器あるいはプルダウン抵抗器により規定された電位で
あれば正常と判断し、そうでなければ異常と判断する請
求項1記載のモータ制御システムの自己診断方法。
2. The motor control system according to claim 1, wherein in the fourth step, if the potential is specified by a pull-up resistor or a pull-down resistor, it is determined to be normal, and if not, it is determined to be abnormal. Diagnostic method.
【請求項3】 第4のステップにおいて、隣接する信号
ピンの電位であれば短絡異常と判断し、そうでなければ
正常と判断する請求項1記載のモータ制御システムの自
己診断方法。
3. The self-diagnosis method for a motor control system according to claim 1, wherein in the fourth step, if the potential of the adjacent signal pin is a short circuit, it is determined that the short circuit is abnormal, and if not, it is normal.
【請求項4】 システムの電源リセット時毎に、第1の
ステップから第4のステップまでを実行する請求項1か
ら3のいずれか1項に記載のモータ制御システムの自己
診断方法。
4. The self-diagnosis method for a motor control system according to claim 1, wherein the first to fourth steps are executed each time the power of the system is reset.
【請求項5】 自己診断の結果からシステムを構成する
部品、信号線などの故障箇所を特定する請求項1から3
のいずれか1項に記載のモータ制御システムの自己診断
方法。
5. A system according to claim 1, wherein a failure location such as a component constituting the system or a signal line is specified based on a result of the self-diagnosis.
A self-diagnosis method for the motor control system according to any one of the preceding claims.
JP2000146550A 2000-05-18 2000-05-18 Self-diagnosis method for motor control system Expired - Fee Related JP3698015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000146550A JP3698015B2 (en) 2000-05-18 2000-05-18 Self-diagnosis method for motor control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000146550A JP3698015B2 (en) 2000-05-18 2000-05-18 Self-diagnosis method for motor control system

Publications (2)

Publication Number Publication Date
JP2001327188A true JP2001327188A (en) 2001-11-22
JP3698015B2 JP3698015B2 (en) 2005-09-21

Family

ID=18652888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146550A Expired - Fee Related JP3698015B2 (en) 2000-05-18 2000-05-18 Self-diagnosis method for motor control system

Country Status (1)

Country Link
JP (1) JP3698015B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028789A (en) * 2005-07-15 2007-02-01 Fuji Electric Fa Components & Systems Co Ltd Inverter apparatus
JP2016119608A (en) * 2014-12-22 2016-06-30 株式会社デンソー Electronic control device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028789A (en) * 2005-07-15 2007-02-01 Fuji Electric Fa Components & Systems Co Ltd Inverter apparatus
JP2016119608A (en) * 2014-12-22 2016-06-30 株式会社デンソー Electronic control device

Also Published As

Publication number Publication date
JP3698015B2 (en) 2005-09-21

Similar Documents

Publication Publication Date Title
EP0087212B1 (en) Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
WO2003048794A1 (en) Method and apparatus for embeded built-in self-test (bist) of electronic circuits and systems
CN114113819A (en) Electronic device and corresponding self-test method
US5940783A (en) Microprocessor and method of testing the same
JPH06289102A (en) Automatic release-detecting method
JPH02201548A (en) Method and apparatus for guaranteeing data bus
US20100145672A1 (en) Microcomputer and embedded software development system
JP2001327188A (en) Self-diagnostic method for motor control system
US5513189A (en) Boundary scan system with improved error reporting using sentinel bit patterns
JPH08507610A (en) Device for testing connections with pulling resistance
JP2608208B2 (en) Semiconductor circuit element and its test processing method
JP5176962B2 (en) Printed board connection test apparatus and method
JPH03211481A (en) Lsi test circuit
JPH09211076A (en) Circuit-board inspecting apparatus and semiconductor circuit
JPWO2010125793A1 (en) Test apparatus and test method
KR100612576B1 (en) Self-Test Possible ASIC
JPS6151578A (en) Fault diagnostic system of electronic circuit device
JP2595029B2 (en) LSI with diagnostic facilitation circuit
JP2647209B2 (en) Electrical circuit test method
JP3193884B2 (en) Inspection system for electronic control unit
JP2021099674A (en) Signal processing circuit, and failure diagnostic method for signal processing circuit
JPH0755894A (en) Printed circuit board testing device
JPH0377081A (en) Testing device for lsi
KR20050120350A (en) Multiplexing apparatus of input/output port

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees