JPH05152951A - Analog digital conversion method - Google Patents

Analog digital conversion method

Info

Publication number
JPH05152951A
JPH05152951A JP14329792A JP14329792A JPH05152951A JP H05152951 A JPH05152951 A JP H05152951A JP 14329792 A JP14329792 A JP 14329792A JP 14329792 A JP14329792 A JP 14329792A JP H05152951 A JPH05152951 A JP H05152951A
Authority
JP
Japan
Prior art keywords
dither
signal
analog
circuit
information signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14329792A
Other languages
Japanese (ja)
Inventor
Tetsuaki Araki
徹朗 荒木
Hiroyuki Onda
浩行 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP14329792A priority Critical patent/JPH05152951A/en
Publication of JPH05152951A publication Critical patent/JPH05152951A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To eliminate a dither component in an excellent way by applying A/D conversion to a dither signal added to an analog information signal and a dither signal required for subtraction. CONSTITUTION:An analog information signal from a terminal 11 and an output from an analog dither generating circuit 6 are added by an adder circuit 3 and the sum is converted into a digital signal by an A/D converter 4. On the other hand, an output of the circuit 6 is converted into a digital signal by an A/D converter 7 and subtracted from an output of the converter 4 at a subtractor circuit 5. The dither signals of the same characteristic are used through the converters 4,7 to eliminate undesired subtraction residue and the dither component is eliminated in an excellent way.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、オーディオ信号等のア
ナログ信号を、ディザ(dither)信号の重畳(加算)及
び減算を伴なってディジタル信号に変換するためのアナ
ログ・ディジタル変換方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital conversion method for converting an analog signal such as an audio signal into a digital signal with superposition (addition) and subtraction of a dither signal. is there.

【0002】[0002]

【従来の技術】オーディオ信号のPCM記録再生におい
て、量子化雑音(量子化出力と入力標本値との差)が問
題になる。特に入力信号レベルが低く量子化ステップ数
が少ない場合には、量子化雑音は入力と強い相関を有
し、雑音というよりも入力信号の一種の歪(高次高調
波)となる。また、たとえ入力信号レベルが高くとも、
極くゆっくり変化する信号に対しては、量子化ステップ
が変化する毎に不快な雑音が発生する。上述の如き問題
を解決するために、ディザと呼ばれる白色性雑音を入力
信号に加えてディジタル信号処理すること、又はディザ
を加算し、しかる後ディザを減算することは既に知られ
ている(例えば、中島平太郎編、昭和54年11月20
日オーム社発行「ディジタルオーディオ技術入門」第4
6頁、又は日本電子機械工業会発行「1983年電子工
業技術大会資料集」内の山崎芳男著「ディジタルオーデ
ィオの展望」)。情報信号にディザを加算してA/D変
換すると、量子化ステップにバラツキのある直線性の悪
いA/D変換器を使用したとしても、バラツキが平均化
されるために直線性が良くなる。即ち、オーディオ信号
においては、実質的に同一の波形が複数回繰返して発生
するのが普通であり、この複数回繰返して発生する波形
にディザを加算してD/A変換すれば、複数の同一波形
の同一レベルの点がディザのために異なるレベルにな
り、夫々がA/D変換器の異なる量子化ステップでA/
D変換されることになる。従って、A/D変換誤差及び
非直線性の平均化作用が生じ、歪の少ないA/D変換が
達成される。なお、A/D変換後にディザが除去される
ので、理論的にはディザが情報信号に含まれない。
2. Description of the Related Art Quantization noise (difference between quantized output and input sample value) becomes a problem in PCM recording / reproduction of an audio signal. Especially, when the input signal level is low and the number of quantization steps is small, the quantization noise has a strong correlation with the input, and becomes a kind of distortion (higher harmonic) of the input signal rather than noise. Also, even if the input signal level is high,
For a very slowly changing signal, annoying noise is generated each time the quantization step changes. In order to solve the above problems, it is already known to add white noise called dither to an input signal for digital signal processing, or to add dither and then subtract dither (for example, Edited by Heitaro Nakajima, November 20, 1979
4th "Introduction to Digital Audio Technology" published by Nihon Ohmsha
Page 6, or Yoshio Yamazaki, "Prospects for Digital Audio," in the "1983 Electronic Industries Conference Documents" published by the Japan Electronic Machinery Manufacturers Association). When A / D conversion is performed by adding dither to the information signal, even if an A / D converter having a variable quantization step and poor linearity is used, the linearity is improved because the variation is averaged. That is, in an audio signal, it is usual that substantially the same waveform is repeatedly generated a plurality of times, and if D / A conversion is performed by adding dither to the waveform repeatedly generated a plurality of times, a plurality of identical waveforms are generated. Points at the same level of the waveform will be at different levels due to dither, and each will have A / D at different quantization steps.
It will be D-converted. Therefore, an averaging effect of A / D conversion error and non-linearity occurs, and A / D conversion with less distortion is achieved. Since the dither is removed after A / D conversion, theoretically, the dither is not included in the information signal.

【0003】図3は従来のディザを加算及び減算する方
式を示す。この図3に示す方式では、ディジタルディザ
発生回路1の出力をD/A変換器2でアナログに変換
し、これを加算回路3でアナログの情報信号に重畳し、
これにより得られるディザ加算情報信号をA/D変換器
4でディジタル信号に変換し、これを減算回路5に送る
と共に、ディジタルディザ発生回路1から減算回路5に
ディザを送り、減算回路5においてディザ加算情報信号
からディジタル化ディザ信号を減算する。
FIG. 3 shows a conventional dither addition and subtraction method. In the system shown in FIG. 3, the output of the digital dither generation circuit 1 is converted into an analog signal by the D / A converter 2, and this is superposed on the analog information signal by the adder circuit 3,
The dither addition information signal obtained by this is converted into a digital signal by the A / D converter 4, and this is sent to the subtraction circuit 5, and at the same time, the dither is sent from the digital dither generation circuit 1 to the subtraction circuit 5, and the dither circuit 5 performs The digitized dither signal is subtracted from the addition information signal.

【0004】[0004]

【発明が解決しようとする課題】しかし、図3の方式で
は、ディザ発生回路1からD/A変換器2と加算回路3
とA/D変換器4とを介して減算回路6に至るディザの
通路と、ディザ発生回路1から減算回路6に直接に接続
されたディザの通路とが異なる特性を有するために減算
回路6に同時に同一のディザを入力させることが困難で
あり、減算誤差が生じ、ディザの加算及び減算の目的を
十分に達成することができなかった。
However, in the method of FIG. 3, the dither generation circuit 1 to the D / A converter 2 and the addition circuit 3 are used.
Since the dither path reaching the subtraction circuit 6 via the A / D converter 4 and the dither path directly connected to the subtraction circuit 6 from the dither generation circuit 1 have different characteristics, It is difficult to input the same dither at the same time, a subtraction error occurs, and the purpose of dither addition and subtraction cannot be sufficiently achieved.

【0005】そこで、本発明の目的は、ディザの加算及
び減算の効果を十分に得ることができるアナログ・ディ
ジタル変換方法を提供することにある。
Therefore, an object of the present invention is to provide an analog / digital conversion method which can sufficiently obtain the effect of dither addition and subtraction.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
の本発明は、アナログ情報信号を受け入れるステップ
と、アナログディザ信号発生手段からアナログディザ信
号を発生するステップと、前記アナログ情報信号に前記
アナログディザ信号を加算してアナログのディザ加算情
報信号を形成するステップと、前記アナログのディザ加
算情報信号をディジタル・アナログ変換器を使用してデ
ィジタルのディザ加算情報信号に変換するステップと、
前記アナログディザ信号発生手段から発生した前記アナ
ログディザ信号をアナログ・ディジタル変換器を使用し
てディジタルのディザ信号に変換するステップと、前記
ディジタルのディザ加算情報信号から前記ディジタルの
ディザ信号を減算してディジタルの情報信号を得るステ
ップとを有することを特徴とするアナログ・ディジタル
変換方法に係わるものである。
SUMMARY OF THE INVENTION To achieve the above object, the present invention provides a step of receiving an analog information signal, a step of generating an analog dither signal from an analog dither signal generating means, and a step of generating the analog information signal from the analog information signal. Adding the dither signals to form an analog dither addition information signal; converting the analog dither addition information signal to a digital dither addition information signal using a digital-to-analog converter;
Converting the analog dither signal generated by the analog dither signal generating means into a digital dither signal using an analog-digital converter; and subtracting the digital dither signal from the digital dither addition information signal. And a step of obtaining a digital information signal, which is related to an analog-digital conversion method.

【0007】[0007]

【発明の作用効果】本発明ではアナログ情報信号に加算
されたディザ信号と減算のために必要なディザ信号が共
にA/D変換されるので、両者の相違を少なくすること
が可能になり、ディジタルのディザ加算情報信号に含ま
れているディザ成分の除去を良好に達成し、雑音又は歪
の少ないA/D変換が可能になる。
According to the present invention, since the dither signal added to the analog information signal and the dither signal necessary for subtraction are both A / D converted, it is possible to reduce the difference between the two and the digital information. The dither component included in the dither addition information signal of 1 is achieved well, and A / D conversion with less noise or distortion is possible.

【0008】[0008]

【第1の実施例】次に、図1及び図2を参照して本発明
の第1の実施例に係わるPCM記録におけるアナログ・
ディジタル変換装置及び方法について述べる。図1にお
いて、11はアナログ入力端子であり、オーディオ信号
を入力させる部分である。12は第1のゲート回路であ
り、入力端子11から供給されるアナログ情報信号を、
制御回路13から与えられる図2の(B)の制御信号に
応答して選択的に通過させるものである。この実施例で
は図2の(A)に示す1サンプリング時間TA を半分に
時分割した第1の時間TB に発生する高レベルパルスに
応答して第1のゲート回路12は第1の時間TB だけア
ナログ情報信号(オーディオ信号)を通過させる。
[First Embodiment] Next, referring to FIG. 1 and FIG. 2, an analog circuit for PCM recording according to a first embodiment of the present invention will be described.
A digital conversion device and method will be described. In FIG. 1, reference numeral 11 denotes an analog input terminal, which is a portion for inputting an audio signal. Reference numeral 12 is a first gate circuit, which converts the analog information signal supplied from the input terminal 11 to
It selectively passes the signal in response to the control signal of FIG. 2B given from the control circuit 13. In this embodiment, the first gate circuit 12 responds to the high level pulse generated at the first time TB, which is the one sampling time TA shown in FIG. Passes an analog information signal (audio signal).

【0009】14はアナログのディザ信号発生回路であ
り、白色性雑音即ちディザを発生する回路である。15
はサンプリング回路であり、ディザ信号発生回路14か
ら得られるアナログのディザ信号を、制御回路13から
供給される図2の(A)の1サンプリング時間TA のパ
ルスに応答してこの時間TA だけディザ信号を送出す
る。
Reference numeral 14 is an analog dither signal generating circuit, which is a circuit for generating white noise, that is, dither. 15
Is a sampling circuit, which responds to the analog dither signal obtained from the dither signal generating circuit 14 by the pulse of one sampling time TA shown in FIG. Is sent.

【0010】加算回路16は第1のゲート回路12の出
力とサンプリング回路15の出力とをアナログ加算(重
畳)する。第1のゲート回路12からは図2の(B)の
第1の時間TB に対応して情報信号が出力され、サンプ
リング回路15からは図2の(A)の1サンプリング時
間TA に対応してディザ信号が出力されるので、加算回
路16は第1の時間TB 内に情報信号にディザ信号を加
算したディザ加算情報信号を出力し、情報信号が入力し
ない図2の(C)の第2の時間TC にはディザ信号のみ
を出力する。これにより、ディザ加算情報信号とディザ
信号の時分割伝送が達成される。
The adder circuit 16 analog-adds (superimposes) the output of the first gate circuit 12 and the output of the sampling circuit 15. An information signal is output from the first gate circuit 12 corresponding to the first time TB of FIG. 2B, and the sampling circuit 15 corresponds to the one sampling time TA of FIG. 2A. Since the dither signal is output, the adder circuit 16 outputs the dither addition information signal obtained by adding the dither signal to the information signal within the first time T B, and the second dither addition information signal in FIG. Only the dither signal is output at time TC. As a result, time division transmission of the dither addition information signal and the dither signal is achieved.

【0011】17はA/D変換器であり、加算回路16
から時分割形式で与えられるディザ加算情報信号とディ
ザ信号とを時分割でA/D変換し、ディジタルのディザ
加算情報信号を第1の時間TB に対応させて出力し、デ
ィジタルのディザ信号を第2の時間TC に対応させて出
力する。
Reference numeral 17 denotes an A / D converter, which is an adder circuit 16
From the dither addition information signal and the dither signal are time-divisionally A / D-converted, the digital dither addition information signal is output corresponding to the first time TB, and the digital dither signal is Output corresponding to time Tc of 2.

【0012】18は第2のゲート回路であり、制御回路
13から与えられる図2の(B)の第1の時間TB のパ
ルスに応答してA/D変換器17の出力からディザ加算
情報信号を抽出するものである。A/D変換器17は第
1の時間TB に対応してディザ加算情報信号を出力する
ので、この第1の時間TBにゲート回路18をオンにす
ることによってディザ加算情報信号のみが通過する。
Reference numeral 18 denotes a second gate circuit, which responds to the pulse of the first time TB shown in FIG. 2B from the control circuit 13 from the output of the A / D converter 17 and outputs the dither addition information signal. Is to be extracted. Since the A / D converter 17 outputs the dither addition information signal corresponding to the first time TB, by turning on the gate circuit 18 at this first time TB, only the dither addition information signal passes.

【0013】19はメモリであり、第2のゲート回路1
8から得られるディザ加算情報信号を図2の(B)の第
1の時間TB に同期して書き込み、図2の(C)の第2
の時間TC に同期して読み出すものである。20は第3
のゲート回路であり、制御回路13から与えられる図2
の(C)の第2の時間TCのパルスに応答してA/D変
換器17の出力に含まれているディザ信号を抽出するも
のである。21はディジタル減算回路であり、メモリ1
9から第2の時間TC に読み出されたディジタル化ディ
ザ加算情報信号と第3のゲート回路20から第2の時間
TC に得られるディジタル化ディザ信号とのディジタル
減算処理をなし、出力端子22にPCM記録のためのデ
ィジタル出力を送るものである。
Reference numeral 19 denotes a memory, which is the second gate circuit 1
The dither addition information signal obtained from 8 is written in synchronization with the first time TB in FIG. 2B, and the second dither information signal in FIG.
The data is read in synchronization with the time TC. 20 is the third
2 which is a gate circuit of FIG.
The dither signal included in the output of the A / D converter 17 is extracted in response to the pulse of the second time TC in (C). 21 is a digital subtraction circuit, which is a memory 1
The digital subtraction processing of the digitized dither addition information signal read from 9 at the second time TC and the digitized dither signal obtained from the third gate circuit 20 at the second time TC is performed, and the digital subtraction processing is performed at the output terminal 22. It provides the digital output for PCM recording.

【0014】図1のD/A変換装置の入力端子11にP
CM記録するためのオーディオ信号をアナログ情報信号
として入力させると、加算回路16の出力段にディザ加
算情報信号とディザ信号とが時分割状態で得られ、これ
等が同一のA/D変換器17でディジタル信号に変換さ
れる。A/D変換器17の出力はディザ加算情報信号と
ディザ信号に分離され、ディザ加算情報信号からディザ
が減算される。減算回路21の一方と他方の入力とは同
一のA/D変換器17に基づいて得るので、一方の入力
に含まれるA/D変換誤差と他方の入力に含まれるA/
D変換誤差との間に相違が実質的に生じない。このた
め、A/D変換誤差の相違に基づく雑音又は歪の発生が
大幅に少なくなる。
P is connected to the input terminal 11 of the D / A converter of FIG.
When an audio signal for CM recording is input as an analog information signal, a dither addition information signal and a dither signal are obtained in a time division state at the output stage of the adder circuit 16, and these are the same A / D converter 17. Is converted into a digital signal by. The output of the A / D converter 17 is separated into a dither addition information signal and a dither signal, and dither is subtracted from the dither addition information signal. Since one and the other inputs of the subtraction circuit 21 are obtained based on the same A / D converter 17, the A / D conversion error contained in one input and the A / D conversion contained in the other input.
There is practically no difference from the D conversion error. Therefore, the generation of noise or distortion due to the difference in A / D conversion error is significantly reduced.

【0015】[0015]

【第2の実施例】図4は本発明に係わる第2の実施例の
A/D変換装置を示す。図4ではアナログ情報信号の入
力端子11が加算回路3の一方の入力端子に接続されて
いる。アナログディザ発生回路1は加算回路3の他方の
入力端子に接続されている。加算回路3は第1のA/D
変換器4を介して減算回路5の一方の入力端子に接続さ
れている。減算回路5の他方の入力端子とアナログディ
ザ発生回路6との間には第2のA/D変換器7が接続さ
れている。
[Second Embodiment] FIG. 4 shows an A / D converter according to a second embodiment of the present invention. In FIG. 4, the analog information signal input terminal 11 is connected to one input terminal of the adder circuit 3. The analog dither generation circuit 1 is connected to the other input terminal of the adder circuit 3. The adder circuit 3 is the first A / D
It is connected to one input terminal of the subtraction circuit 5 via the converter 4. A second A / D converter 7 is connected between the other input terminal of the subtraction circuit 5 and the analog dither generation circuit 6.

【0016】図4の装置では、アナログディザ発生回路
6から出力されるアナログディザ信号が加算回路3で入
力アナログ情報信号に加算され、アナログのディザ加算
情報信号が形成される。このアナログのディザ加算情報
信号は第1のA/D変換器4によってディジタルのディ
ザ加算情報信号に変換される。第2のA/D変換器7は
アナログディザ信号をディジタルディザ信号に変換す
る。減算回路5においては、ディジタルのディザ加算情
報信号からディジタルのディザ信号が減算され、情報信
号が得られ、これが出力される。
In the apparatus of FIG. 4, the analog dither signal output from the analog dither generation circuit 6 is added to the input analog information signal by the adder circuit 3 to form an analog dither addition information signal. This analog dither addition information signal is converted by the first A / D converter 4 into a digital dither addition information signal. The second A / D converter 7 converts the analog dither signal into a digital dither signal. In the subtraction circuit 5, the digital dither signal is subtracted from the digital dither addition information signal to obtain an information signal, which is output.

【0017】この方式では、アナログディザ信号発生回
路6から出力されたアナログのディザ信号は、加算回路
3と第1のA/D変換器4を通って減算回路5に至ると
共に第2のA/D変換器7を通って減算回路5に至る。
従って、ディザ発生回路6から減算回路5に至る2つの
通路のいずれでもA/D変換処理が実行され、減算回路
5の両入力の位相特性がそろうので、十分なディザ減算
が可能になり、ディザの使用の効果が良好に得られる。
In this system, the analog dither signal output from the analog dither signal generating circuit 6 passes through the adding circuit 3 and the first A / D converter 4 and reaches the subtracting circuit 5 and also the second A / D converter. The subtraction circuit 5 is reached through the D converter 7.
Therefore, the A / D conversion process is executed in any of the two paths from the dither generation circuit 6 to the subtraction circuit 5, and the phase characteristics of both inputs of the subtraction circuit 5 are the same, so that sufficient dither subtraction is possible and dither subtraction is possible. The effect of the use of can be obtained satisfactorily.

【0018】[0018]

【変形例】本発明は上述の実施例に限定されるものでな
く、変形可能なものである。例えば、1サンプリング時
間内の信号配置をディザが先になるようにしてもよい。
[Modification] The present invention is not limited to the above-described embodiment, but can be modified. For example, the dither may be arranged first in the signal arrangement within one sampling time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係わるアナログ・ディ
ジタル変換装置を示すブロック図である。
FIG. 1 is a block diagram showing an analog-digital conversion apparatus according to a first embodiment of the present invention.

【図2】図1の各部の波形を示す図である。FIG. 2 is a diagram showing a waveform of each part of FIG.

【図3】従来のアナログ・ディジタル変換装置を示すブ
ロック図である。
FIG. 3 is a block diagram showing a conventional analog-digital conversion device.

【図4】第2の実施例のアナログ・ディジタル変換装置
を示すブロック図である。
FIG. 4 is a block diagram showing an analog-digital conversion device of a second embodiment.

【符号の説明】[Explanation of symbols]

3 加算回路 4、7 A/D変換器 5 減算回路 6 アナログディザ発生回路 3 Addition circuit 4, 7 A / D converter 5 Subtraction circuit 6 Analog dither generation circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 アナログ情報信号を受け入れるステップ
と、 アナログディザ信号発生手段からアナログディザ信号を
発生するステップと、 前記アナログ情報信号に前記アナログディザ信号を加算
してアナログのディザ加算情報信号を形成するステップ
と、 前記アナログのディザ加算情報信号をディジタル・アナ
ログ変換器を使用してディジタルのディザ加算情報信号
に変換するステップと、 前記アナログディザ信号発生手段から発生した前記アナ
ログディザ信号をアナログ・ディジタル変換器を使用し
てディジタルのディザ信号に変換するステップと、 前記ディジタルのディザ加算情報信号から前記ディジタ
ルのディザ信号を減算してディジタルの情報信号を得る
ステップとを有することを特徴とするアナログ・ディジ
タル変換方法。
1. A step of receiving an analog information signal, a step of generating an analog dither signal from an analog dither signal generating means, and a step of adding the analog dither signal to the analog information signal to form an analog dither addition information signal. A step of converting the analog dither addition information signal into a digital dither addition information signal using a digital-analog converter; and an analog-digital conversion of the analog dither signal generated from the analog dither signal generating means. Digital dither signal using a converter, and a step of subtracting the digital dither signal from the digital dither addition information signal to obtain a digital information signal. How to convert.
JP14329792A 1992-05-08 1992-05-08 Analog digital conversion method Pending JPH05152951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14329792A JPH05152951A (en) 1992-05-08 1992-05-08 Analog digital conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14329792A JPH05152951A (en) 1992-05-08 1992-05-08 Analog digital conversion method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59277692A Division JPH0611114B2 (en) 1984-12-31 1984-12-31 Analog-digital converter

Publications (1)

Publication Number Publication Date
JPH05152951A true JPH05152951A (en) 1993-06-18

Family

ID=15335472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14329792A Pending JPH05152951A (en) 1992-05-08 1992-05-08 Analog digital conversion method

Country Status (1)

Country Link
JP (1) JPH05152951A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2442836A (en) * 2006-10-12 2008-04-16 Agilent Technologies Inc Using a dither signal to minimize data-dependent power variations in a device
JP2020195079A (en) * 2019-05-29 2020-12-03 国立大学法人大阪大学 Flash-type ad converter, wireless receiver, and wireless communication system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513583A (en) * 1978-07-13 1980-01-30 Sanyo Electric Co Ltd Analogue-digital converter circuit
JPS58168323A (en) * 1982-03-29 1983-10-04 Yoshio Yamazaki Signal quantizing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513583A (en) * 1978-07-13 1980-01-30 Sanyo Electric Co Ltd Analogue-digital converter circuit
JPS58168323A (en) * 1982-03-29 1983-10-04 Yoshio Yamazaki Signal quantizing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2442836A (en) * 2006-10-12 2008-04-16 Agilent Technologies Inc Using a dither signal to minimize data-dependent power variations in a device
US7626721B2 (en) 2006-10-12 2009-12-01 Agilent Technologies, Inc. Dither methods for suppression of data-dependent activity variations
JP2020195079A (en) * 2019-05-29 2020-12-03 国立大学法人大阪大学 Flash-type ad converter, wireless receiver, and wireless communication system

Similar Documents

Publication Publication Date Title
US4751496A (en) Wide dynamic range analog to digital conversion method and system
JP2573850B2 (en) Analog-to-digital converter
JPH0611114B2 (en) Analog-digital converter
US4812846A (en) Dither circuit using dither including signal component having frequency half of sampling frequency
JPH037426A (en) Dither circuit
US5701124A (en) 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus
US4845498A (en) Wide dynamic range digital to analog conversion method and systems
JP2993399B2 (en) D / A converter circuit
US4864305A (en) D/A converter
US4916449A (en) Wide dynamic range digital to analog conversion method and system
JPH05152951A (en) Analog digital conversion method
JPH0469455B2 (en)
JPH0611117B2 (en) Digital-analog converter
JPH08274644A (en) Digital signal processing method and device therefor
JP3175070B2 (en) AD converter
JPH05152952A (en) Digital analog conversion method
Williston Digital signal processing: world class designs
JPH0446016B2 (en)
JPH0738591B2 (en) Digital-to-analog converter
JPH09153814A (en) Digital signal processor and recording device
JP2751177B2 (en) Digital-to-analog converter
JP2550839B2 (en) Digital-analog converter
JPH0644711B2 (en) Analog-to-digital converter
JPH066216A (en) Bit length extending device
KR0121622Y1 (en) Noise reducing apparatus