JPH05152948A - Phase locked loop oscillation circuit - Google Patents

Phase locked loop oscillation circuit

Info

Publication number
JPH05152948A
JPH05152948A JP3317255A JP31725591A JPH05152948A JP H05152948 A JPH05152948 A JP H05152948A JP 3317255 A JP3317255 A JP 3317255A JP 31725591 A JP31725591 A JP 31725591A JP H05152948 A JPH05152948 A JP H05152948A
Authority
JP
Japan
Prior art keywords
frequency
signal
voltage
circuit
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3317255A
Other languages
Japanese (ja)
Inventor
Toshihiko Murata
俊彦 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3317255A priority Critical patent/JPH05152948A/en
Publication of JPH05152948A publication Critical patent/JPH05152948A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To attain the miniaturization by impressing a required DC voltage to a high frequency escaping terminal of a smoothing filter corresponding to a frequency switching signal. CONSTITUTION:A phase locked loop circuit 1 receiving a comparison input signal and a frequency changeover control signal outputs a DC voltage signal corresponding to an object frequency. The output is fed via a filter 2 operated stably at a low speed response, a VCO 3 forms a carrier of an object frequency and outputs a carrier modulated in response to the modulation input. On the other hand, a same DC voltage signal as that outputted by the circuit 1 is impressed to a high frequency escape terminal of a capacitor C of the filter 2 via a control circuit 4 in response to the frequency switching control signal. Then the capacitor C is charged in a short time and high response is ensured for the filter 2 at frequency changeover and low speed response and high speed response are ensured by the single filter to miniaturize the configuration of the phase locked loop oscillation circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、位相同期発振回路の改
良に関する。特に携帯電話等の通信装置に用いられる位
相同期発振回路を小形化することを目的とする改良に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a phase locked oscillator circuit. Particularly, the present invention relates to an improvement aimed at downsizing a phase-locked oscillator circuit used in a communication device such as a mobile phone.

【0002】[0002]

【従来の技術】本明細書における位相同期発振回路と
は、基準となる周波数を有する比較入力信号とチャンネ
ルの周波数を選択するための周波数切り換え制御信号と
音声信号等の変調入力信号とを入力され、選択された周
波数チャンネルの搬送波を変調入力信号をもって変調し
て出力する送信用回路を云う。
2. Description of the Related Art A phase-locked oscillator circuit in this specification receives a comparison input signal having a reference frequency, a frequency switching control signal for selecting a channel frequency, and a modulation input signal such as a voice signal. , A transmission circuit that modulates a carrier wave of a selected frequency channel with a modulation input signal and outputs the modulated carrier wave.

【0003】従来技術に係る位相同期発振回路を図2に
示す。図において、6は、基準となる周波数を有する比
較入力信号とチャンネルを選択するための周波数切り換
え制御信号とを入力され、これらの入力信号にもとづい
て、選択された周波数チャンネルに対応する周波数の搬
送波を位相同期発振する第1の発振回路である。7は上
記の比較入力信号と音声信号等の変調入力信号とを入力
され、比較入力信号の周波数のある定数倍の周波数の波
を位相同期発振し、これを上記の変調入力信号によって
変調して出力する第2の発振回路である。8は上記の第
1の発振回路6の出力と第2の発振回路7の出力とを混
合するミキサーである。9はこのミキサー8において混
合される上記の両出力のそれぞれの周波数の和の周波数
に対応したバンドパスフィルタである。このバンドパス
フィルタが必要な理由は、上記のミキサー8の出力中に
は上記の第1の発振回路6の出力の周波数と第2の発振
回路7の出力の周波数との差の周波数等の不所望な周波
数成分が含まれており、これらを排除するためである。
A conventional phase locked oscillator circuit is shown in FIG. In the figure, reference numeral 6 is inputted with a comparison input signal having a reference frequency and a frequency switching control signal for selecting a channel, and based on these input signals, a carrier having a frequency corresponding to the selected frequency channel. Is a first oscillating circuit that oscillates in phase synchronization. Reference numeral 7 is inputted with the above-mentioned comparison input signal and a modulation input signal such as a voice signal, and oscillates a wave having a frequency of a constant multiple of the frequency of the comparison input signal in a phase-locked manner and modulates this with the above-mentioned modulation input signal It is the second oscillating circuit for outputting. Reference numeral 8 is a mixer for mixing the output of the first oscillation circuit 6 and the output of the second oscillation circuit 7. Reference numeral 9 is a bandpass filter corresponding to the sum frequency of the respective frequencies of the both outputs mixed in the mixer 8. The reason why this bandpass filter is necessary is that during the output of the mixer 8, there is no difference in the frequency of the difference between the output frequency of the first oscillation circuit 6 and the output frequency of the second oscillation circuit 7. This is because the desired frequency components are included and these are excluded.

【0004】ところで、位相同期発振回路は、周波数切
り換え時においては高速応答性が必要であるが、同一チ
ャンネルにおける送信時においては高速応答性はむしろ
制御の安定性を損なうため若干の遅れを有する低速応答
性が望ましい。この相反する要求に対して、従来技術に
係る位相同期発振回路においては、それぞれの要求に適
した異なる対応速度の回路を個別に設けている。すなわ
ち、高速応答性を有する第1の発振回路6と低速応答性
を有する第2の発振回路7とが設けられており、それぞ
れの回路の出力をミキサー8を使用して混合して出力す
ると云うシステムである。
By the way, the phase-locked oscillator circuit requires high-speed response at the time of frequency switching, but at the time of transmission on the same channel, the high-speed response rather deteriorates the stability of control, and thus has a slight delay. Responsiveness is desirable. In response to these contradictory requirements, the phase-locked oscillator circuit according to the prior art is provided with circuits of different corresponding speeds suitable for the respective requirements. That is, the first oscillating circuit 6 having the high-speed response and the second oscillating circuit 7 having the low-speed response are provided, and the outputs of the respective circuits are mixed and output using the mixer 8. System.

【0005】[0005]

【発明が解決しようとする課題】上記したとおり、従来
技術に係る位相同期発振回路においては、それぞれ応答
速度の異なる第1の発振回路と第2の発振回路とが別個
に設けられ、それぞれの制御系が構成されているので、
回路が大形になると云う欠点がある。さらに、ミキサー
を使用しているのでバンドパスフィルタが必要となり、
回路が一層大形化している。
As described above, in the phase-locked oscillator circuit according to the prior art, the first oscillator circuit and the second oscillator circuit having different response speeds are separately provided and the respective control circuits are controlled. Since the system is configured,
There is a drawback that the circuit becomes large. In addition, since we are using a mixer, we need a bandpass filter,
The circuit is becoming larger.

【0006】本発明の目的は、上記の欠点を解消するこ
とにあり、携帯電話等の通信装置に使用される小形化可
能な位相同期発振回路を提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks, and to provide a miniaturizable phase-locked oscillator circuit used in a communication device such as a mobile phone.

【0007】[0007]

【課題を解決するための手段】上記の目的は、比較入力
信号と、周波数切り換え制御信号とを入力され、これに
もとづいて目標周波数を設定し、この目標周波数と出力
搬送波周波数とを比較してその偏差に対応する電圧を出
力する位相同期回路と、この位相同期回路の出力電圧を
平滑化するフィルタと、このフィルタの出力電圧に対応
して発振周波数を制御して搬送波を形成しこの搬送波を
変調入力信号により変調して出力する電圧制御発振回路
と、前記の周波数切り換え制御信号に対応する電圧を発
生し、この電圧を前記フィルタを構成するキャパシタの
接地側端子に印加する電圧発生手段とを有する位相同期
発振回路によって達成される。
The above object is to input a comparison input signal and a frequency switching control signal, set a target frequency based on this, and compare the target frequency with the output carrier frequency. A phase locked loop circuit that outputs a voltage corresponding to the deviation, a filter that smoothes the output voltage of this phase locked loop circuit, and an oscillation frequency is controlled according to the output voltage of this filter to form a carrier wave. A voltage controlled oscillator circuit that modulates and outputs a modulated input signal, and a voltage generator that generates a voltage corresponding to the frequency switching control signal and applies this voltage to the ground side terminal of the capacitor that constitutes the filter. It is achieved by a phase locked oscillator circuit having.

【0008】なお、上記構成において、位相同期回路
(1)には、電圧制御発振回路(3)を構成する搬送波
発振器が発生する搬送波電圧を負帰還して、この搬送波
電圧の周波数を前記の目標周波数に一致させる回路が設
けられていると、搬送波電圧の精度が向上して好まし
い。
In the above structure, the carrier wave voltage generated by the carrier wave oscillator constituting the voltage controlled oscillator circuit (3) is negatively fed back to the phase locked loop circuit (1), and the frequency of this carrier wave voltage is set to the above target. It is preferable that a circuit for matching the frequency is provided because the accuracy of the carrier voltage is improved.

【0009】[0009]

【作用】本発明に係る位相同期発振回路においては、搬
送波電圧の周波数を切り換える時に要求される高速応答
性と同一周波数チャンネルにおける送信時に要求される
低速応答性(安定性)とを、それぞれに対応した回路を
設けて達成する代わりに、単一の回路において特定点
(フィルタ2の高周波逃し用端子)の電位を、上記の位
相同期回路1が出力する直流電圧信号(目標周波数を代
表する電流電圧信号)と同一の値に制御することによ
り、達成するものである。
In the phase locked oscillator circuit according to the present invention, the high-speed response required when switching the frequency of the carrier voltage and the low-speed response (stability) required when transmitting in the same frequency channel respectively correspond. In the single circuit, the potential of a specific point (high frequency escape terminal of the filter 2) is changed to a direct current voltage signal (current voltage representative of the target frequency) output from the phase locked loop circuit 1 described above. This is achieved by controlling the same value as the signal).

【0010】やゝ詳細に説明すると、本発明において
は、フィルタ2自身の回路定数は同一周波数チャンネル
における送信時に要求される低速応答性(安定性)を満
足するように設定されており、高速応答性が要求される
周波数切り換え時には上記のフィルタ2を構成するキャ
パシタの高調波逃し用端子に電圧(目標周波数を代表す
る電流電圧信号と同一の電圧)が印加されて、この端子
の電位を目標周波数を代表する電流電圧信号と同一の電
圧まで上昇することゝされている。換言すれば、この電
圧は、周波数切り換え時に位相同期回路1が出力する電
圧(フィルタ2への入力電圧)とおゝむね同一に送定さ
れるので、周波数切り換え時における上記のフィルタ2
のキャパシタへの充電時間は極めて短くなり、したがっ
て、高速応答性を確保できる。
Explaining in more detail, in the present invention, the circuit constant of the filter 2 itself is set so as to satisfy the low speed response (stability) required at the time of transmission in the same frequency channel, and the high speed response. When frequency switching is required, the voltage (the same voltage as the current-voltage signal representative of the target frequency) is applied to the harmonic wave escape terminal of the capacitor that constitutes the filter 2, and the potential of this terminal is changed to the target frequency. It is said that the voltage rises to the same voltage as the current-voltage signal that is representative. In other words, this voltage is set to be almost the same as the voltage (the input voltage to the filter 2) output from the phase locked loop circuit 1 at the time of switching the frequency, and therefore the filter 2 at the time of switching the frequency.
The charging time to the capacitor of is extremely short, and therefore high-speed response can be secured.

【0011】[0011]

【実施例】以下、図面を参照しつゝ本発明の一実施例に
係る位相同期発振回路について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A phase locked oscillator circuit according to an embodiment of the present invention will be described below with reference to the drawings.

【0012】図において、1は基準となる周波数を有す
る比較入力信号とチャンネル周波数を選択するための周
波数切り換え制御信号とを入力され、これらにもとづい
て、目標周波数を発生する分周器を選択する。そして、
この選択された分周器が発生する目標周波数と、後述す
る電圧制御発振回路3を構成する搬送波発振器が発生す
る搬送波電圧とが比較されて、上記の選択された分周器
が発生する目標周波数を代表する直流電圧信号を発生す
る位相同期回路である。
In the figure, reference numeral 1 is input with a comparison input signal having a reference frequency and a frequency switching control signal for selecting a channel frequency, and based on these, a frequency divider for generating a target frequency is selected. .. And
The target frequency generated by the selected frequency divider is compared with the carrier frequency generated by the carrier wave oscillator forming the voltage controlled oscillator circuit 3 described later, and the target frequency generated by the selected frequency divider is compared. Is a phase locked loop circuit that generates a DC voltage signal that represents

【0013】2は抵抗RとキャパシタCとをもって逆L
形に構成されたフィルタ(例えばラグリードフィルタ)
であり、上記の位相同期回路1の直流出力電圧信号に含
まれる高調波を低減するとゝもに所望の応答性を付与す
るためのものである。
2 is an inverse L having a resistor R and a capacitor C.
Shaped filters (eg lag lead filters)
This is to impart desired responsiveness by reducing the harmonics contained in the DC output voltage signal of the phase locked loop circuit 1 described above.

【0014】3は、このフィルタ2の直流出力電圧信号
にもとづいて、上記の選択された分周器の発生する周波
数と同一の周波数を有する搬送波電圧を発生する搬送波
発振器と、この搬送波発振器が発生する搬送波を音声等
の変調入力信号によって変調して出力する変圧器とを有
する電圧制御発振回路である。
Reference numeral 3 denotes a carrier wave oscillator for generating a carrier wave voltage having the same frequency as the frequency generated by the selected frequency divider based on the DC output voltage signal of the filter 2, and this carrier wave oscillator. A voltage controlled oscillator circuit having a transformer that modulates a carrier wave by a modulation input signal such as voice and outputs the modulated carrier wave.

【0015】4は上記の周波数切り換え制御信号を入力
され、この信号に対応するアナログ電圧を発生して、こ
の電圧を上記のフィルタ2のキャパシタの高周波逃し用
端子に印加する電圧発生手段であり、この電圧発生手段
4は、周波器チャンネル切り換え時に、上記のフィルタ
2のキャパシタの高周波逃し用端子の電位を目標周波数
を代表する直流電圧信号と同一の電位まで嵩上げする。
そして、この電圧発生手段4は例えば上記の周波数切り
換え制御信号に対応する電圧のディジタルコードを出力
する制御回路41とこの制御回路41の出力をアナログ電位
に変換するディジタル/アナログ変換手段42とをもって
構成することができる。
Reference numeral 4 is a voltage generating means for receiving the frequency switching control signal, generating an analog voltage corresponding to this signal, and applying this voltage to the high frequency escape terminal of the capacitor of the filter 2. The voltage generating means 4 raises the potential of the high frequency escape terminal of the capacitor of the filter 2 to the same potential as the DC voltage signal representing the target frequency when switching the frequency channel.
The voltage generating means 4 comprises, for example, a control circuit 41 for outputting a digital code of a voltage corresponding to the frequency switching control signal and a digital / analog converting means 42 for converting the output of the control circuit 41 into an analog potential. can do.

【0016】本発明に係る位相同期発振回路において
は、同一周波数チャンネルにおける送信継続時には、上
記の電圧発生手段4に周波数切り換え制御信号が入力さ
れないので電圧発生手段4の出力電圧は交流的には零で
あり、上記のフィルタ2のキャパシタの高周波逃し用端
子の電位は交流的には接地電位となり、フィルタ2の回
路定数によって定まる低速応答性が確保される。
In the phase locked oscillator circuit according to the present invention, since the frequency switching control signal is not input to the voltage generating means 4 during continuous transmission in the same frequency channel, the output voltage of the voltage generating means 4 is zero in terms of AC. Therefore, the potential of the high frequency escape terminal of the capacitor of the filter 2 becomes the ground potential in terms of alternating current, and the low speed response determined by the circuit constant of the filter 2 is secured.

【0017】一方、周波数切り換え時には、電圧発生手
段4に周波数切り換え制御信号が入力されるので電圧発
生手段4は目標周波数を代表する直流電圧信号とおゝむ
ね同一の電圧を発生して、フィルタ2のキャパシタの高
周波逃し用端子に印加し、この高周波逃し用端子の電位
を高める。その結果、上記キャパシタへの充電時間は短
くなり、高速応答性が確保される。
On the other hand, at the time of frequency switching, the frequency switching control signal is input to the voltage generating means 4, so that the voltage generating means 4 generates a voltage substantially the same as the DC voltage signal representing the target frequency, and the voltage of the filter 2 is changed. It is applied to the high frequency escape terminal of the capacitor to increase the potential of this high frequency escape terminal. As a result, the charging time for the capacitor is shortened and high-speed response is ensured.

【0018】[0018]

【発明の効果】以上説明したとおり、本発明に係る位相
同期発振回路は、周波数切り換え制御信号にもとづいて
選択された分周器の発生する目標周波数を代表する直流
電圧信号を発生する位相同期回路と、この位相同期回路
の出力側に設けられるフィルタと、このフィルタの出力
電圧にもとづいて搬送波を発生する発振器と、変調入力
信号をもってこの搬送波を変調する変調器とを有する電
圧制御発振回路と、周波数切り換え制御信号にもとづい
て、目標周波数を代表する直流電圧信号を発生してこの
直流電圧信号をフィルタの高調波逃し用端子に印加し、
周波数チャンネル切り換え時にこの端子の電圧を嵩上げ
する電圧発生手段とを有しており、上記のフィルタの回
路定数は同一周波数チャンネルにおける送信継続時に要
求される低速応答性を満足するように設定されており、
高速応答性を要求される周波数切り換え時には上記のフ
ィルタを構成するキャパシタの高調波逃し用端子の電位
を高めることゝされているので、周波数チャンネル切り
換え時における上記キャパシタへの充電時間は極めて短
くなり、したがって、高速応答性が確保できる。
As described above, the phase locked oscillator circuit according to the present invention is a phase locked loop circuit for generating a DC voltage signal representative of a target frequency generated by a frequency divider selected based on a frequency switching control signal. A filter provided on the output side of this phase locked loop, an oscillator that generates a carrier wave based on the output voltage of this filter, and a voltage controlled oscillator circuit that has a modulator that modulates this carrier wave with a modulation input signal, Based on the frequency switching control signal, generate a DC voltage signal representative of the target frequency and apply this DC voltage signal to the harmonic wave escape terminal of the filter,
It has a voltage generating means for raising the voltage of this terminal when switching frequency channels, and the circuit constants of the above filters are set so as to satisfy the low-speed response required for continuous transmission in the same frequency channel. ,
At the time of frequency switching that requires high-speed response, it is said that the potential of the harmonic escape terminal of the capacitor that constitutes the above filter is increased, so the charging time to the capacitor at the time of frequency channel switching becomes extremely short, Therefore, high-speed response can be secured.

【0019】その結果、本発明に係る位相同期発振回路
は、周波数切り換え時に要求される高速応答性を達成す
る手段と同一チャンネルにおける送信継続時に要求され
る低速応答性(安定性)とのそれぞれを設ける必要がな
くなり、従来技術に比し約40%の体積に低減できる。
As a result, the phase-locked oscillator circuit according to the present invention provides the means for achieving the high-speed response required for frequency switching and the low-speed response (stability) required for continuous transmission on the same channel. It is not necessary to provide it, and the volume can be reduced to about 40% compared to the conventional technology.

【0020】したがって、本発明は携帯電話等の通信装
置に使用される小形化可能な位相同期発振回路を提供す
ることができる。
Therefore, the present invention can provide a miniaturizable phase locked oscillator circuit used in a communication device such as a mobile phone.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例に係る位相同期発振回路のブ
ロック図である。
FIG. 1 is a block diagram of a phase locked oscillator circuit according to an embodiment of the present invention.

【図2】従来技術に係る位相同期発振回路のブロック図
である。
FIG. 2 is a block diagram of a phase locked oscillator circuit according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 位相同期回路 2 フィルタ 3 電圧制御発振回路 4 制御回路 5 ディジタル/アナログ変換手段 6 第1の発振回路 7 第2の発振回路 8 ミキサー 9 バンドパスフィルタ 1 Phase Locking Circuit 2 Filter 3 Voltage Controlled Oscillation Circuit 4 Control Circuit 5 Digital / Analog Converter 6 First Oscillation Circuit 7 Second Oscillation Circuit 8 Mixer 9 Bandpass Filter

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基準となる高周波電圧信号よりなる比較
入力信号と、該比較入力信号を分周する分周係数の複数
を代表する周波数切り換え制御信号とを入力され、該周
波数切り換え制御信号にもとづいて前記比較入力信号を
分周する分周器と、該分周器によって分周されて発生さ
れた目標周波数を代表する直流電圧信号よりなる目標周
波数信号を発生する周波数電圧変換器とを有する位相同
期回路(1)と、 該位相同期回路(1)の発生する目標周波数信号を平滑
化するフィルタ(2)と、 該フィルタ(2)によって平滑化された目標周波数信号
にもとづいて、前記分周された周波数を有する高周波電
圧信号よりなる搬送波電圧を発生する発振器と、該発振
器によって発生された搬送波電圧を変調入力信号をもっ
て変調する変調器とを有する電圧制御発振回路(3)
と、 前記周波数切り換え制御信号を入力されて、前記目標周
波数信号におゝむね同一の直流電圧信号を、前記目標周
波数信号に僅かに先行して発生して、前記フィルタ
(2)の高調波逃し用端子に印加する電圧発生回路
(4)とを有するかとを特徴とする位相同期発振回路。
1. A comparison input signal composed of a reference high-frequency voltage signal and a frequency switching control signal representing a plurality of frequency division coefficients for dividing the comparison input signal are inputted, and based on the frequency switching control signal. And a frequency-voltage converter for generating a target frequency signal composed of a DC voltage signal representative of the target frequency generated by the frequency divider. Based on the synchronizing circuit (1), the filter (2) for smoothing the target frequency signal generated by the phase synchronizing circuit (1), and the target frequency signal smoothed by the filter (2), the frequency division is performed. An oscillator that generates a carrier voltage composed of a high-frequency voltage signal having a specified frequency, and a modulator that modulates the carrier voltage generated by the oscillator with a modulation input signal Pressure control oscillation circuit (3)
When the frequency switching control signal is input, a DC voltage signal that is almost the same as the target frequency signal is generated slightly ahead of the target frequency signal, and harmonics of the filter (2) are released. A phase-locked oscillator circuit, comprising: a voltage generating circuit (4) applied to a working terminal.
【請求項2】 前記位相同期回路(1)は、前記電圧制
御発振回路(3)の出力信号を負帰還されて前記電圧制
御発振回路(3)の出力信号の周波数を前記目標周波数
に一致させる回路を有することを特徴とする請求項1記
載の位相同期発振回路。
2. The phase locked loop circuit (1) negatively feeds back the output signal of the voltage controlled oscillator circuit (3) to match the frequency of the output signal of the voltage controlled oscillator circuit (3) with the target frequency. The phase-locked oscillator circuit according to claim 1, further comprising a circuit.
JP3317255A 1991-12-02 1991-12-02 Phase locked loop oscillation circuit Pending JPH05152948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3317255A JPH05152948A (en) 1991-12-02 1991-12-02 Phase locked loop oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3317255A JPH05152948A (en) 1991-12-02 1991-12-02 Phase locked loop oscillation circuit

Publications (1)

Publication Number Publication Date
JPH05152948A true JPH05152948A (en) 1993-06-18

Family

ID=18086212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3317255A Pending JPH05152948A (en) 1991-12-02 1991-12-02 Phase locked loop oscillation circuit

Country Status (1)

Country Link
JP (1) JPH05152948A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318599A (en) * 2004-04-26 2005-11-10 Samsung Electronics Co Ltd Phase-locked loop integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318599A (en) * 2004-04-26 2005-11-10 Samsung Electronics Co Ltd Phase-locked loop integrated circuit
US7176763B2 (en) 2004-04-26 2007-02-13 Samsung Electronics Co., Ltd. Phase-locked loop integrated circuits having fast phase locking characteristics

Similar Documents

Publication Publication Date Title
JP2526847B2 (en) Digital wireless telephone
US4068199A (en) Digital phase-locked loop frequency modulator
EP1345375A3 (en) Method and apparatus for frequency modulation
RU95119833A (en) POWER AMPLIFIER COMBINED WITH THE AMPLITUDE MODULATION CONTROLLER AND THE PHASE MODULATION CONTROLLER
JPS623621B2 (en)
JP2962554B2 (en) Frequency or phase modulator
JPH0151100B2 (en)
US4060773A (en) Frequency modulation system
US4194151A (en) Multifrequency generator
JPH05152948A (en) Phase locked loop oscillation circuit
JPS6241465Y2 (en)
JPS5845860B2 (en) modulation circuit
JP4815572B2 (en) Compensated high-speed PLL circuit
JPS63283233A (en) Frequency synthesizer
JPH05315840A (en) Phase locked loop circuit
JPS6238352Y2 (en)
KR20000006342A (en) Transmission circuit
JPH0323717A (en) Signal generator
JPS6238351Y2 (en)
JPH0575453A (en) Pll synthesizer
JPH0412055B2 (en)
JPS6290007A (en) Modulator
JPH031784A (en) Audio fm modulation circuit
JPH0362706A (en) Modulator
JPS63198406A (en) Broad band fm modulator

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991109