JPH05152696A - メタライズ基板及びその製造方法 - Google Patents
メタライズ基板及びその製造方法Info
- Publication number
- JPH05152696A JPH05152696A JP3316327A JP31632791A JPH05152696A JP H05152696 A JPH05152696 A JP H05152696A JP 3316327 A JP3316327 A JP 3316327A JP 31632791 A JP31632791 A JP 31632791A JP H05152696 A JPH05152696 A JP H05152696A
- Authority
- JP
- Japan
- Prior art keywords
- metallized substrate
- metal
- metallized
- powder composition
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 半田の選択及び直径250μm以上のAl,
Cu線による結線を容易にするための金属片の接合の欠
点を解消する。 【構成】 チップ部品3を搭載して,ワイヤー4による
配線を行うセラミックスとCuを70〜95重量%,残
部がTiからなる金属粉末組成物2とからなるメタライ
ズ基板において,前記ワイヤーの結線部に金属片5を有
する。この金属片は,メタライズ用金属粉末組成物のメ
タライズ温度より融点の高Cu,Ag,Fe,Auの内
の少なくとも一種である。また,金属片は,少なくとも
2層に積層されていても良い。このメタライズ基板を製
造には,ワイヤーの結線部の接合に金属片を用い,前記
ワイヤー接合の際,金属組成物を塗布するときに,ワイ
ヤーの接続部に前記金属片を付けて同時にメタライズ焼
成を行い接合させる。
Cu線による結線を容易にするための金属片の接合の欠
点を解消する。 【構成】 チップ部品3を搭載して,ワイヤー4による
配線を行うセラミックスとCuを70〜95重量%,残
部がTiからなる金属粉末組成物2とからなるメタライ
ズ基板において,前記ワイヤーの結線部に金属片5を有
する。この金属片は,メタライズ用金属粉末組成物のメ
タライズ温度より融点の高Cu,Ag,Fe,Auの内
の少なくとも一種である。また,金属片は,少なくとも
2層に積層されていても良い。このメタライズ基板を製
造には,ワイヤーの結線部の接合に金属片を用い,前記
ワイヤー接合の際,金属組成物を塗布するときに,ワイ
ヤーの接続部に前記金属片を付けて同時にメタライズ焼
成を行い接合させる。
Description
【0001】
【産業上の利用分野】本発明は厚膜電子回路の導体層形
成及びセラミック基板上に実装された電子機器用素子,
部品等が動作することによって発生する熱を拡散するた
めの銅回路を形成するためのメタライズセラミックス基
板とこのメタライズセラミックス基板を製造する方法に
関する。
成及びセラミック基板上に実装された電子機器用素子,
部品等が動作することによって発生する熱を拡散するた
めの銅回路を形成するためのメタライズセラミックス基
板とこのメタライズセラミックス基板を製造する方法に
関する。
【0002】
【従来の技術】電子回路基板には,高絶縁性,機械的強
度,他の電子素子を劣化させないこと、金属導体と容易
に接合体となること,熱伝導率が大きいなどの性質が要
求されている。このような基板としては,アルミナ、窒
化物等のセラミックスがある。
度,他の電子素子を劣化させないこと、金属導体と容易
に接合体となること,熱伝導率が大きいなどの性質が要
求されている。このような基板としては,アルミナ、窒
化物等のセラミックスがある。
【0003】しかし,セラミックス単体では,電子機器
に用いられるトランジスタ,ダイオード,IC,LS
I,その他各種の電子部品を直接実装することができな
い。
に用いられるトランジスタ,ダイオード,IC,LS
I,その他各種の電子部品を直接実装することができな
い。
【0004】そのため,セラミックス表面に金属化膜を
形成し,導体あるいは金属とを接合することにより,電
子回路を製造している。このセラミックス表面に金属化
膜を形成したものをメタライズ基板と呼ぶ。
形成し,導体あるいは金属とを接合することにより,電
子回路を製造している。このセラミックス表面に金属化
膜を形成したものをメタライズ基板と呼ぶ。
【0005】図3は従来のメタライズセラミックス基板
の半田付けによる金属片の接合状態を示す断面図であ
る。図3において,セラミックス基板1に,このセラミ
ックスに対して高い接合強度が得られるペースト状のメ
タライズ用金属粉末組成物2を必要な回路に印刷し,そ
の上のワイヤー結線部に金属片5´を半田6によって,
接合してメタライズ基板としている。このメタライズ基
板に,IC等の電子部品3がクリーム半田6により接合
され,金属片5´及び電子部品3間はワイヤー4のは半
田付けにより接続されている。尚,図中の符号4aは接
続用の半田である。
の半田付けによる金属片の接合状態を示す断面図であ
る。図3において,セラミックス基板1に,このセラミ
ックスに対して高い接合強度が得られるペースト状のメ
タライズ用金属粉末組成物2を必要な回路に印刷し,そ
の上のワイヤー結線部に金属片5´を半田6によって,
接合してメタライズ基板としている。このメタライズ基
板に,IC等の電子部品3がクリーム半田6により接合
され,金属片5´及び電子部品3間はワイヤー4のは半
田付けにより接続されている。尚,図中の符号4aは接
続用の半田である。
【0006】
【発明が解決しようとする課題】従来,電子回路を形成
したメタライズ金属粉末組成物上へのワイヤーによる直
接の結線は困難であり,ワイヤー結線部に金属片を半田
により接合し,その金属片にワイヤーを結線し回路を構
成していた。この場合,半導体電子部品を実装するため
の半田と金属片を結線部に接合させるための半田は,熱
抵抗の関係から組成が異なってくる。そのため,半田付
け温度及び雰囲気が異なることが有り,半田の選択が必
要になる。また,メタライズ用金属粉末組成物から形成
された金属化膜は,直径25〜50μmのAu線による
直接の結線は可能であるが,大電流を流す必要の有る場
合に使用されるような250μm以上のAl,Cu線に
よる直接結線は困難であった。
したメタライズ金属粉末組成物上へのワイヤーによる直
接の結線は困難であり,ワイヤー結線部に金属片を半田
により接合し,その金属片にワイヤーを結線し回路を構
成していた。この場合,半導体電子部品を実装するため
の半田と金属片を結線部に接合させるための半田は,熱
抵抗の関係から組成が異なってくる。そのため,半田付
け温度及び雰囲気が異なることが有り,半田の選択が必
要になる。また,メタライズ用金属粉末組成物から形成
された金属化膜は,直径25〜50μmのAu線による
直接の結線は可能であるが,大電流を流す必要の有る場
合に使用されるような250μm以上のAl,Cu線に
よる直接結線は困難であった。
【0007】そこで,本発明の技術的課題は,半田の選
択及び直径250μm以上のAl,Cu線による結線を
容易にすることができるメタライズ基板及びメタライズ
基板の製造方法を提供することにある。
択及び直径250μm以上のAl,Cu線による結線を
容易にすることができるメタライズ基板及びメタライズ
基板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明によれば,チップ
部品を搭載して,ワイヤーによる配線を行うセラミック
スと金属粉末組成物とからなるメタライズ基板におい
て,前記ワイヤーの結線部に金属片を有することを特徴
とするメタライズ基板の製造方法が得られる。
部品を搭載して,ワイヤーによる配線を行うセラミック
スと金属粉末組成物とからなるメタライズ基板におい
て,前記ワイヤーの結線部に金属片を有することを特徴
とするメタライズ基板の製造方法が得られる。
【0009】本発明によれば,前記メタライズ基板,前
記金属片は少なくとも2層に積層されていることを特徴
とする用いるメタライズ基板が得られる。
記金属片は少なくとも2層に積層されていることを特徴
とする用いるメタライズ基板が得られる。
【0010】本発明によれば,前記したいずれかのメタ
ライズ基板において,前記金属片はメタライズ用金属粉
末組成物のメタライズ温度より融点の高Cu,Ag,F
e,Auの内の少なくとも一種であることを特徴とする
メタライズ基板が得られる。
ライズ基板において,前記金属片はメタライズ用金属粉
末組成物のメタライズ温度より融点の高Cu,Ag,F
e,Auの内の少なくとも一種であることを特徴とする
メタライズ基板が得られる。
【0011】本発明によれば,前記したいずれかのメタ
ライズ基板において,前記金属粉末組成物は,Cuを7
0〜95重量%,残部がTiからなることを特徴とする
メタライズ基板が得られる。
ライズ基板において,前記金属粉末組成物は,Cuを7
0〜95重量%,残部がTiからなることを特徴とする
メタライズ基板が得られる。
【0012】本発明によれば,チップ部品を搭載して,
ワイヤーによる配線を行うセラミックスと金属粉末組成
物とからなるメタライズ基板を製造する方法において,
前記ワイヤーの結線部の接合に金属片を用いることを特
徴とするメタライズ基板の製造方法が得られる。
ワイヤーによる配線を行うセラミックスと金属粉末組成
物とからなるメタライズ基板を製造する方法において,
前記ワイヤーの結線部の接合に金属片を用いることを特
徴とするメタライズ基板の製造方法が得られる。
【0013】本発明によれば,前記メタライズ基板の製
造方法において,前記ワイヤー接合の際,前記金属粉末
組成物を塗布するときに,ワイヤーの接続部に前記金属
片を付けて同時にメタライズ焼成を行い接合させること
を特徴とするメタライズ基板の製造方法が得られる。
造方法において,前記ワイヤー接合の際,前記金属粉末
組成物を塗布するときに,ワイヤーの接続部に前記金属
片を付けて同時にメタライズ焼成を行い接合させること
を特徴とするメタライズ基板の製造方法が得られる。
【0014】本発明によれば,前記したいずれかのメタ
ライズ基板の製造方法において,前記金属片として少な
くとも2層を有する積層金属片を用いることを特徴とす
るメタライズ基板の製造方法が得られる。
ライズ基板の製造方法において,前記金属片として少な
くとも2層を有する積層金属片を用いることを特徴とす
るメタライズ基板の製造方法が得られる。
【0015】本発明によれば,前記したいずれかのメタ
ライズ基板の製造方法において,前記金属片は前記金属
粉末組成物のメタライズ温度より融点の高Cu,Ag,
Fe,Auの内の少なくとも一種であることを特徴とす
るメタライズ基板の製造方法が得られる。
ライズ基板の製造方法において,前記金属片は前記金属
粉末組成物のメタライズ温度より融点の高Cu,Ag,
Fe,Auの内の少なくとも一種であることを特徴とす
るメタライズ基板の製造方法が得られる。
【0016】本発明によれば,前記したいずれかのメタ
ライズ基板の製造方法において,前記金属粉末組成物と
して,Cuを70〜95重量%,残部がTiからなる金
属組成物を用いることを特徴とするメタライズ基板の製
造方法が得られる。
ライズ基板の製造方法において,前記金属粉末組成物と
して,Cuを70〜95重量%,残部がTiからなる金
属組成物を用いることを特徴とするメタライズ基板の製
造方法が得られる。
【0017】ここで,本発明のセラミックス基板とし
て,窒素化合物,例えば,AlNやSi3 N4 及び酸化
物,例えばAl2 O3 等あるいは数%の焼結助剤を含む
セラミックス焼結体が適用できるが,これらに限定され
るものではない。
て,窒素化合物,例えば,AlNやSi3 N4 及び酸化
物,例えばAl2 O3 等あるいは数%の焼結助剤を含む
セラミックス焼結体が適用できるが,これらに限定され
るものではない。
【0018】
【実施例】以下,本発明の実施例について図面を参照し
て説明する。図1は本発明の実施例に係るメタライズ基
板を示す平面図である。図1において,セラミックス基
板1にセラミックスに対して高い接合強度が得られるペ
ースト状のメタライズ用金属粉末組成物2を所望する回
路パターンとなるように印刷し,他の回路結線部に金属
片5を形成してメタライズ基板10としている。このメ
タライズ基板10上にIC等による電子部品3が設けら
れ,金属片5とがワイヤー4によって,半田4aで接続
されている。
て説明する。図1は本発明の実施例に係るメタライズ基
板を示す平面図である。図1において,セラミックス基
板1にセラミックスに対して高い接合強度が得られるペ
ースト状のメタライズ用金属粉末組成物2を所望する回
路パターンとなるように印刷し,他の回路結線部に金属
片5を形成してメタライズ基板10としている。このメ
タライズ基板10上にIC等による電子部品3が設けら
れ,金属片5とがワイヤー4によって,半田4aで接続
されている。
【0019】図2は図1のメタライズ基板の断面図であ
る。図2において,メタライズ用金属粉末組成物2と電
子部品3の接着は,クリーム半田6によって行われ,金
属片5は,メタライズ用金属粉末組成物2上には,Ag
片7,ワイヤー4との結線表面はCu片8との積層され
て構成されている。
る。図2において,メタライズ用金属粉末組成物2と電
子部品3の接着は,クリーム半田6によって行われ,金
属片5は,メタライズ用金属粉末組成物2上には,Ag
片7,ワイヤー4との結線表面はCu片8との積層され
て構成されている。
【0020】次に,図1及び図2を参照して本発明の実
施例のメタライズ基板を製造する方法について説明す
る。まず,メタライズ用金属粉末組成物は,重量%表示
で主成分のCuは、70〜95%,Tiは5〜30%の
組成を有するように,夫々平均粒径1〜10μmの微粉
末を秤量し混合を行い,次に,ビヒクルを添加混合し
て,三本のロールミル等を用いて十分混練し、均一に分
散させ,スクリーン印刷に適した粘度に調整しペースト
状とした。更に,バインダーとして,アクリル系樹脂な
ど通常用いられているものを混合した。このメタライズ
用金属粉末組成物をAlNからなるセラミックス基板1
に塗布し,形成されたメタライズ組成物回路上に,Cu
片8とAg片7との積層金属片であるクラッド材からな
る金属片5をワイヤー4のボンディングによる結線部と
して設け,高真空雰囲気中乃至不活性ガス雰囲気中にお
いて熱処理を施した。
施例のメタライズ基板を製造する方法について説明す
る。まず,メタライズ用金属粉末組成物は,重量%表示
で主成分のCuは、70〜95%,Tiは5〜30%の
組成を有するように,夫々平均粒径1〜10μmの微粉
末を秤量し混合を行い,次に,ビヒクルを添加混合し
て,三本のロールミル等を用いて十分混練し、均一に分
散させ,スクリーン印刷に適した粘度に調整しペースト
状とした。更に,バインダーとして,アクリル系樹脂な
ど通常用いられているものを混合した。このメタライズ
用金属粉末組成物をAlNからなるセラミックス基板1
に塗布し,形成されたメタライズ組成物回路上に,Cu
片8とAg片7との積層金属片であるクラッド材からな
る金属片5をワイヤー4のボンディングによる結線部と
して設け,高真空雰囲気中乃至不活性ガス雰囲気中にお
いて熱処理を施した。
【0021】尚,このメタライズ用金属粉末組成物2上
にCu粉末組成物を塗布することもできるが,このCu
粉末組成物は,上記メタライズ用金属粉末組成物と同様
の方法によって作られたペースト状のものとすることが
できる。また,金属片5は,セラミックス基板1に塗布
したペーストとの接着性が高く,メタライズ用金属粉末
組成物の熱処理温度より融点の高いものとするため,及
び結線に使用されるワイヤーの材質を考慮してCu,A
u,とAg単体及びこれらの金属を2層以上に形成した
ものを用いた。このようにメタライズ用金属粉末組成物
を使用し,金属片5を接合したために,セラミックス基
板に対して高い接合強度が得られ,回路形成の結線が容
易にすることができる。
にCu粉末組成物を塗布することもできるが,このCu
粉末組成物は,上記メタライズ用金属粉末組成物と同様
の方法によって作られたペースト状のものとすることが
できる。また,金属片5は,セラミックス基板1に塗布
したペーストとの接着性が高く,メタライズ用金属粉末
組成物の熱処理温度より融点の高いものとするため,及
び結線に使用されるワイヤーの材質を考慮してCu,A
u,とAg単体及びこれらの金属を2層以上に形成した
ものを用いた。このようにメタライズ用金属粉末組成物
を使用し,金属片5を接合したために,セラミックス基
板に対して高い接合強度が得られ,回路形成の結線が容
易にすることができる。
【0022】
【発明の効果】以上説明したように,本発明によれば,
半導体電子部品の半田付けのみとなり,半田の選択の必
要がなくなり,半田の選択及び直径250μm以上のA
l,Cu線による結線を容易にするための金属片の接合
の問題を解決することができ,工程を簡略化したメタラ
イズ基板及びその製造方法を提供することができる。
半導体電子部品の半田付けのみとなり,半田の選択の必
要がなくなり,半田の選択及び直径250μm以上のA
l,Cu線による結線を容易にするための金属片の接合
の問題を解決することができ,工程を簡略化したメタラ
イズ基板及びその製造方法を提供することができる。
【図1】本発明の実施例に係るメタライズ基板の平面図
である。
である。
【図2】図1のメタライズ基板の断面図である。
【図3】従来のメタライズ基板の一例を示す断面図であ
る。
る。
【符号の説明】 1 セラミックス基板 2 メタライズ用金属粉末組成物 3 電子部品 4 ワイヤー 5,5´ 金属片 6 クリーム半田
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/38 C 7011−4E 7/20 D 8509−4E
Claims (9)
- 【請求項1】 チップ部品を搭載して,ワイヤーによる
配線を行うセラミックスと金属粉末組成物とからなるメ
タライズ基板において, 前記ワイヤーの結線部に金属片を有することを特徴とす
るメタライズ基板。 - 【請求項2】 請求項1記載のメタライズ基板におい
て,前記金属片は少なくとも2層に積層されていること
を特徴とする用いるメタライズ基板。 - 【請求項3】 請求項1又は2記載のメタライズ基板に
おいて,前記金属片はメタライズ用金属粉末組成物のメ
タライズ温度より融点の高Cu,Ag,Fe,Auの内
の少なくとも一種であることを特徴とするメタライズ基
板。 - 【請求項4】 請求項1乃至3のうちのいずれか記載の
メタライズ基板において,前記金属粉末組成物は,Cu
を70〜95重量%,残部がTiからなることを特徴と
するメタライズ基板。 - 【請求項5】 チップ部品を搭載して,ワイヤーによる
配線を行うセラミックスと金属粉末組成物とからなるメ
タライズ基板を製造する方法において, 前記ワイヤーの結線部の接合に金属片を用いることを特
徴とするメタライズ基板の製造方法。 - 【請求項6】 請求項5記載のメタライズ基板の製造方
法において,前記ワイヤー接合の際,前記金属粉末組成
物を塗布するときに,ワイヤーの接続部に前記金属片を
付けて同時にメタライズ焼成を行い接合させることを特
徴とするメタライズ基板の製造方法。 - 【請求項7】 請求項5又は6記載のメタライズ基板の
製造方法において,前記金属片として少なくとも2層を
有する積層金属片を用いることを特徴とするメタライズ
基板の製造方法。 - 【請求項8】 請求項5乃至7のうちのいずれか記載の
メタライズ基板の製造方法において,前記金属片は前記
金属粉末組成物のメタライズ温度より融点の高Cu,A
g,Fe,Auの内の少なくとも一種であることを特徴
とするメタライズ基板の製造方法。 - 【請求項9】 請求項5乃至8のうちのいずれか記載の
メタライズ基板の製造方法において,前記金属粉末組成
物として,Cuを70〜95重量%,残部がTiからな
る金属粉末組成物を用いることを特徴とするメタライズ
基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03316327A JP3134234B2 (ja) | 1991-11-29 | 1991-11-29 | メタライズ基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03316327A JP3134234B2 (ja) | 1991-11-29 | 1991-11-29 | メタライズ基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05152696A true JPH05152696A (ja) | 1993-06-18 |
JP3134234B2 JP3134234B2 (ja) | 2001-02-13 |
Family
ID=18075898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03316327A Expired - Fee Related JP3134234B2 (ja) | 1991-11-29 | 1991-11-29 | メタライズ基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3134234B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165728A (ja) * | 2010-02-05 | 2011-08-25 | Mitsubishi Materials Corp | 識別記号付パワーモジュール用基板およびその製造方法 |
-
1991
- 1991-11-29 JP JP03316327A patent/JP3134234B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165728A (ja) * | 2010-02-05 | 2011-08-25 | Mitsubishi Materials Corp | 識別記号付パワーモジュール用基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3134234B2 (ja) | 2001-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4924033A (en) | Brazing paste for bonding metal and ceramic | |
JP3237258B2 (ja) | セラミック多層配線基板 | |
JP2573225B2 (ja) | 電子部品の製造方法 | |
JPH09275166A (ja) | 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法 | |
US5292574A (en) | Ceramic substrate having wiring of silver series | |
JP3238051B2 (ja) | ろう材 | |
JP3401102B2 (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
JP2572823B2 (ja) | セラミック接合体 | |
JPS61248302A (ja) | 炭化ケイ素焼結体用メタライズペ−スト | |
JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
JP2783577B2 (ja) | 金属―セラミックス接合用ろう材ペースト及び電子部品 | |
JP2002134885A (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
JPH08298359A (ja) | 銅厚膜回路基板 | |
JP2004327945A (ja) | セラミック電子回路部品 | |
JP3505659B2 (ja) | 導電膜付メタライズ基板の製造方法 | |
JP3252743B2 (ja) | セラミックス回路基板 | |
JPH0737420A (ja) | 導体ペースト組成物及びそれを用いた回路基板 | |
JPH07207452A (ja) | 金属粉末組成物及びそれを用いたメタライズ基板の製造方法 | |
JP3905991B2 (ja) | ガラスセラミック配線基板 | |
JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドic | |
JP3279846B2 (ja) | 半導体装置の製造方法 | |
JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
JPH08274422A (ja) | 回路基板 | |
WO1994009182A1 (en) | Metal powder composition for metallization and metallized substrate | |
JPH0760872B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001101 |
|
LAPS | Cancellation because of no payment of annual fees |