JPH05151181A - 並列計算機およびその全対全通信方法 - Google Patents
並列計算機およびその全対全通信方法Info
- Publication number
- JPH05151181A JPH05151181A JP31060591A JP31060591A JPH05151181A JP H05151181 A JPH05151181 A JP H05151181A JP 31060591 A JP31060591 A JP 31060591A JP 31060591 A JP31060591 A JP 31060591A JP H05151181 A JPH05151181 A JP H05151181A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- phase
- communication
- processors
- phases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/06—Deflection routing, e.g. hot-potato routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】多数のプロセッサがｎ次元トーラスネットワー
クで接続される並列計算機およびその全対全通信方法に
関し，全対全通信を短時間で完了させることができるよ
うにすることを目的とする。 【構成】並列計算機がａ1 ×ａ2 ×…×ａn の直方体形
状のｎ次元トーラスネットワーク15を持つとき，フェー
ズ管理手段11によって，単方向チャネルの場合,ａmax
Ｐ／４個, 両方向チャネルの場合, ａmax Ｐ／８個（た
だし，Ｐはプロセッサ台数）のあらかじめ定められた送
受信フェーズを管理し，各フェーズにおける送信先情報
を保持しておく。メッセージ送信処理手段13は，全対全
通信を行う場合に，フェーズ管理手段11の管理情報に従
って, 各フェーズにおける送信先プロセッサへのメッセ
ージ送信を行う。これによって，全フェーズの終了時に
全対全通信が完了する。
クで接続される並列計算機およびその全対全通信方法に
関し，全対全通信を短時間で完了させることができるよ
うにすることを目的とする。 【構成】並列計算機がａ1 ×ａ2 ×…×ａn の直方体形
状のｎ次元トーラスネットワーク15を持つとき，フェー
ズ管理手段11によって，単方向チャネルの場合,ａmax
Ｐ／４個, 両方向チャネルの場合, ａmax Ｐ／８個（た
だし，Ｐはプロセッサ台数）のあらかじめ定められた送
受信フェーズを管理し，各フェーズにおける送信先情報
を保持しておく。メッセージ送信処理手段13は，全対全
通信を行う場合に，フェーズ管理手段11の管理情報に従
って, 各フェーズにおける送信先プロセッサへのメッセ
ージ送信を行う。これによって，全フェーズの終了時に
全対全通信が完了する。
Description
【０００１】
【産業上の利用分野】本発明は，多数のプロセッサがｎ
次元トーラスネットワークで接続される並列計算機にお
いて，最適な全対全通信を実現できるようにした並列計
算機およびその全対全通信方法に関する。
次元トーラスネットワークで接続される並列計算機にお
いて，最適な全対全通信を実現できるようにした並列計
算機およびその全対全通信方法に関する。
【０００２】ハイパーキューブ，トーラス，メッシュな
どのネットワークで接続された並列計算機では，通信の
性能がアプリケーションに大きく影響する。そこで，ネ
ットワークの性能を最大限に引き出す通信アルゴリズム
を実現する必要がある。多くの応用で頻繁に使用される
通信パターンの中で，全てのプロセッサが送信先プロセ
ッサごとに異なるメッセージを全てのプロセッサに送信
する全対全通信が，最も多くの通信転送量を必要とす
る。この全対全通信は，マトリクスの転置，２次元ＦＦ
Ｔ，ＡＤＩなど多くのアプリケーションで頻繁に使用さ
れる通信であり，この全対全通信を高速化する技術が必
要とされる。
どのネットワークで接続された並列計算機では，通信の
性能がアプリケーションに大きく影響する。そこで，ネ
ットワークの性能を最大限に引き出す通信アルゴリズム
を実現する必要がある。多くの応用で頻繁に使用される
通信パターンの中で，全てのプロセッサが送信先プロセ
ッサごとに異なるメッセージを全てのプロセッサに送信
する全対全通信が，最も多くの通信転送量を必要とす
る。この全対全通信は，マトリクスの転置，２次元ＦＦ
Ｔ，ＡＤＩなど多くのアプリケーションで頻繁に使用さ
れる通信であり，この全対全通信を高速化する技術が必
要とされる。
【０００３】
【従来の技術】図１２は，従来技術による全対全通信説
明図である。図１２の（イ）は，２次元トーラスネット
ワークの例であって，ＰＥはそれぞれＣＰＵを備えたプ
ロセッサを表す。トーラスネットワークでは，メッシュ
の端と端が接続されているトーラス結合となっており，
メッシュネットワークの２倍の性能を実現することがで
きる構造になっている。
明図である。図１２の（イ）は，２次元トーラスネット
ワークの例であって，ＰＥはそれぞれＣＰＵを備えたプ
ロセッサを表す。トーラスネットワークでは，メッシュ
の端と端が接続されているトーラス結合となっており，
メッシュネットワークの２倍の性能を実現することがで
きる構造になっている。
【０００４】本発明が対象とする全対全通信は，全ての
プロセッサＰＥが送信先プロセッサごとに異なるメッセ
ージを全てのプロセッサに送信する通信である。従来，
ハイパーキューブネットワーク上やメッシュネットワー
ク上での回線接続方式あるいはワームホールルーティン
グに基づいた最適な全対全通信のアルゴリズムは知られ
ていたが，トーラスネットワーク上の最適な全対全通信
のアルゴリズムは知られていなかった。
プロセッサＰＥが送信先プロセッサごとに異なるメッセ
ージを全てのプロセッサに送信する通信である。従来，
ハイパーキューブネットワーク上やメッシュネットワー
ク上での回線接続方式あるいはワームホールルーティン
グに基づいた最適な全対全通信のアルゴリズムは知られ
ていたが，トーラスネットワーク上の最適な全対全通信
のアルゴリズムは知られていなかった。
【０００５】そのため，各プロセッサＰＥが，他のプロ
セッサＰＥの振る舞いとは関係なく，例えば図１２の
（ロ）に示すように，個々に送信先プロセッサＰＥを決
めて，全対全通信を実現することが行われていた。
セッサＰＥの振る舞いとは関係なく，例えば図１２の
（ロ）に示すように，個々に送信先プロセッサＰＥを決
めて，全対全通信を実現することが行われていた。
【０００６】図１２の（ロ）に示す例の場合，各プロセ
ッサＰＥは，最初に右隣りのプロセッサＰＥへメッセー
ジを送り，次に同じ段の右方向に１つ離れたプロセッサ
ＰＥへメッセージを送り，次に２つ離れたプロセッサＰ
Ｅへメッセージを送り，…というようにメッセージを送
信して，同じ段のプロセッサＰＥへのメッセージ送信が
終了したならば，次には，直下のプロセッサＰＥへメッ
セージを送り，次にその右隣りのプロセッサＰＥへメッ
セージを送り，……というように，順に全プロセッサＰ
Ｅへメッセージを送信している。
ッサＰＥは，最初に右隣りのプロセッサＰＥへメッセー
ジを送り，次に同じ段の右方向に１つ離れたプロセッサ
ＰＥへメッセージを送り，次に２つ離れたプロセッサＰ
Ｅへメッセージを送り，…というようにメッセージを送
信して，同じ段のプロセッサＰＥへのメッセージ送信が
終了したならば，次には，直下のプロセッサＰＥへメッ
セージを送り，次にその右隣りのプロセッサＰＥへメッ
セージを送り，……というように，順に全プロセッサＰ
Ｅへメッセージを送信している。
【０００７】
【発明が解決しようとする課題】トーラスネットワーク
におけるルーティングの代表的な方式として，例えば最
初に送信元から送信先までの通信経路を全て確保してか
らメッセージを送る回線接続方式や，１つ隣りまでの通
信経路を，メッセージを送りながら送信先まで順に伸ば
していくワームホールルーティングがある。
におけるルーティングの代表的な方式として，例えば最
初に送信元から送信先までの通信経路を全て確保してか
らメッセージを送る回線接続方式や，１つ隣りまでの通
信経路を，メッセージを送りながら送信先まで順に伸ば
していくワームホールルーティングがある。
【０００８】このような回線接続方式またはワームホー
ルルーティングに基づく従来の全対全通信では，各プロ
セッサＰＥが独自にメッセージ送信を行うため，通信経
路に競合が生じて，待ちの時間が多くなり，効率よく短
時間で全対全通信を終了することができないという問題
があった。また，全対全通信の手順が確立されていない
ため，各アプリケーションごとに，その手順を作成しな
ければならず，アプリケーションの開発負担が大きいと
いう問題があった。
ルルーティングに基づく従来の全対全通信では，各プロ
セッサＰＥが独自にメッセージ送信を行うため，通信経
路に競合が生じて，待ちの時間が多くなり，効率よく短
時間で全対全通信を終了することができないという問題
があった。また，全対全通信の手順が確立されていない
ため，各アプリケーションごとに，その手順を作成しな
ければならず，アプリケーションの開発負担が大きいと
いう問題があった。
【０００９】本発明は上記問題点の解決を図り，トーラ
スネットワーク上での最適な全対全通信を実現する手段
を提供することを目的としている。本発明は，１次元ト
ーラスから多次元トーラスのネットワークに適用するこ
とができ，また，正方形だけではなく長方形のネットワ
ークにも適用することができる。さらに，本発明は，接
続チャネルが単方向あるいは両方向のどちらに対しても
最適な方式を提供することができる。
スネットワーク上での最適な全対全通信を実現する手段
を提供することを目的としている。本発明は，１次元ト
ーラスから多次元トーラスのネットワークに適用するこ
とができ，また，正方形だけではなく長方形のネットワ
ークにも適用することができる。さらに，本発明は，接
続チャネルが単方向あるいは両方向のどちらに対しても
最適な方式を提供することができる。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１において，ＰＥ１〜ＰＥ８は並列計算機
を構成するプロセッサ，１１はフェーズ管理手段，１２
はフェーズ管理テーブル，１３はメッセージ送信処理手
段，１４はトーラスネットワークにおけるルーティング
制御を行うルーティングコントローラ，１５はトーラス
ネットワークを表す。
図である。図１において，ＰＥ１〜ＰＥ８は並列計算機
を構成するプロセッサ，１１はフェーズ管理手段，１２
はフェーズ管理テーブル，１３はメッセージ送信処理手
段，１４はトーラスネットワークにおけるルーティング
制御を行うルーティングコントローラ，１５はトーラス
ネットワークを表す。
【００１１】本発明の並列計算機では，全対全通信を行
うにあたって，あらかじめトーラスネットワークの構造
とプロセッサ台数に応じて定められた個数の送受信フェ
ーズが用意され，その各フェーズごとに，あらかじめ決
められた送信元および送信先プロセッサの情報を，フェ
ーズ管理手段１１によって記憶し保持するようになって
いる。例えば，フェーズ管理手段１１は，送信元のプロ
セッサごとに，各フェーズにおける所定の送信先プロセ
ッサの情報を保持するフェーズ管理テーブル１２を持
ち，フェーズ管理テーブル１２によってフェーズを進め
る制御を行う。
うにあたって，あらかじめトーラスネットワークの構造
とプロセッサ台数に応じて定められた個数の送受信フェ
ーズが用意され，その各フェーズごとに，あらかじめ決
められた送信元および送信先プロセッサの情報を，フェ
ーズ管理手段１１によって記憶し保持するようになって
いる。例えば，フェーズ管理手段１１は，送信元のプロ
セッサごとに，各フェーズにおける所定の送信先プロセ
ッサの情報を保持するフェーズ管理テーブル１２を持
ち，フェーズ管理テーブル１２によってフェーズを進め
る制御を行う。
【００１２】メッセージ送信処理手段１３は，各プロセ
ッサにおいて所定のフェーズの順番に従い，フェーズ管
理テーブル１２からの情報を得て，自プロセッサが現フ
ェーズで送信元プロセッサになっているかどうかを判定
し，自プロセッサが送信元プロセッサになっている場合
に，そのフェーズにおける送信先プロセッサに対し，ル
ーティングコントローラ１４を介して，自プロセッサか
らのメッセージを送信する。必要に応じて同期をとりな
がら，フェーズを進め，全フェーズが終了すると，全対
全通信が完了する。
ッサにおいて所定のフェーズの順番に従い，フェーズ管
理テーブル１２からの情報を得て，自プロセッサが現フ
ェーズで送信元プロセッサになっているかどうかを判定
し，自プロセッサが送信元プロセッサになっている場合
に，そのフェーズにおける送信先プロセッサに対し，ル
ーティングコントローラ１４を介して，自プロセッサか
らのメッセージを送信する。必要に応じて同期をとりな
がら，フェーズを進め，全フェーズが終了すると，全対
全通信が完了する。
【００１３】請求項２記載の全対全通信方法は，ａ1 ×
ａ2 ×…×ａn の直方体形状のｎ次元トーラスネットワ
ークを持つ並列計算機において，プロセッサ間の接続チ
ャネルが単方向である場合に，トーラスネットワークの
構造によって決まるａ1 ，ａ 2 ，…，ａn の最大値をａ
max ，プロセッサ台数をＰとしたとき，ａmax Ｐ／４個
の所定の送受信フェーズを順番に進め，各プロセッサ
は，ａmax Ｐ／４個の各フェーズにおいてあらかじめ定
められた自プロセッサの送信先プロセッサに対し，メッ
セージを送信することにより，全対全通信を実現する。
ａ2 ×…×ａn の直方体形状のｎ次元トーラスネットワ
ークを持つ並列計算機において，プロセッサ間の接続チ
ャネルが単方向である場合に，トーラスネットワークの
構造によって決まるａ1 ，ａ 2 ，…，ａn の最大値をａ
max ，プロセッサ台数をＰとしたとき，ａmax Ｐ／４個
の所定の送受信フェーズを順番に進め，各プロセッサ
は，ａmax Ｐ／４個の各フェーズにおいてあらかじめ定
められた自プロセッサの送信先プロセッサに対し，メッ
セージを送信することにより，全対全通信を実現する。
【００１４】請求項３記載の全対全通信方法では，前記
ａmax Ｐ／４個の各フェーズにおける送信元プロセッサ
と送信先プロセッサの通信経路を定める際に，ｎ次元ト
ーラスネットワークにおける１つのトーラスにおいてａ
i 個のプロセッサを隣合うａ i ／２個の２つのグループ
に分け，第１のグループにおける端のプロセッサを第１
のプロセッサとし，第１のグループにおける残りのプロ
セッサの中から第２のプロセッサを選んだ後，第１のプ
ロセッサおよび第２のプロセッサからそれぞれａi ／２
個離れた第２のグループの中のプロセッサを，第３のプ
ロセッサおよび第４のプロセッサとして選び，第１，第
２，第３および第４のプロセッサにより４点サイクルを
形成する通信経路とする。
ａmax Ｐ／４個の各フェーズにおける送信元プロセッサ
と送信先プロセッサの通信経路を定める際に，ｎ次元ト
ーラスネットワークにおける１つのトーラスにおいてａ
i 個のプロセッサを隣合うａ i ／２個の２つのグループ
に分け，第１のグループにおける端のプロセッサを第１
のプロセッサとし，第１のグループにおける残りのプロ
セッサの中から第２のプロセッサを選んだ後，第１のプ
ロセッサおよび第２のプロセッサからそれぞれａi ／２
個離れた第２のグループの中のプロセッサを，第３のプ
ロセッサおよび第４のプロセッサとして選び，第１，第
２，第３および第４のプロセッサにより４点サイクルを
形成する通信経路とする。
【００１５】請求項４記載の全対全通信方法は，ａ1 ×
ａ2 ×…×ａn の直方体形状のｎ次元トーラスネットワ
ークを持つ並列計算機において，プロセッサ間の接続チ
ャネルが両方向である場合に，トーラスネットワークの
構造によって決まるａ1 ，ａ 2 ，…，ａn の最大値をａ
max ，プロセッサ台数をＰとしたとき，ａmax Ｐ／８個
の所定の送受信フェーズを順番に進め，各プロセッサ
は，ａmax Ｐ／８個の各フェーズにおいてあらかじめ定
められた自プロセッサの送信先プロセッサに対し，メッ
セージを送信することにより，全対全通信を実現する。
ａ2 ×…×ａn の直方体形状のｎ次元トーラスネットワ
ークを持つ並列計算機において，プロセッサ間の接続チ
ャネルが両方向である場合に，トーラスネットワークの
構造によって決まるａ1 ，ａ 2 ，…，ａn の最大値をａ
max ，プロセッサ台数をＰとしたとき，ａmax Ｐ／８個
の所定の送受信フェーズを順番に進め，各プロセッサ
は，ａmax Ｐ／８個の各フェーズにおいてあらかじめ定
められた自プロセッサの送信先プロセッサに対し，メッ
セージを送信することにより，全対全通信を実現する。
【００１６】請求項５記載の全対全通信方法は，プロセ
ッサ間の接続チャネルが単方向である場合に想定される
前記ａmax Ｐ／４個のフェーズにおける互いに独立で相
異なる通信方向の２つのフェーズを重ね合わせて，プロ
セッサ間の接続チャネルが両方向である場合のａmax Ｐ
／８個のフェーズの通信経路をあらかじめ決定し，その
フェーズを用いて全対全通信を行う。
ッサ間の接続チャネルが単方向である場合に想定される
前記ａmax Ｐ／４個のフェーズにおける互いに独立で相
異なる通信方向の２つのフェーズを重ね合わせて，プロ
セッサ間の接続チャネルが両方向である場合のａmax Ｐ
／８個のフェーズの通信経路をあらかじめ決定し，その
フェーズを用いて全対全通信を行う。
【００１７】請求項６記載の全対全通信方法は，トーラ
スネットワークの次元が２以上のとき，各次元のトーラ
スネットワークが１次元のときに想定されるフェーズに
おける通信経路を組み合わせて，各フェーズにおける通
信経路を決定し，その中で複数の互いに独立な通信経路
を持つものを重ね合わせることにより，フェーズ数を削
減したフェーズを用いて全対全通信を行う。
スネットワークの次元が２以上のとき，各次元のトーラ
スネットワークが１次元のときに想定されるフェーズに
おける通信経路を組み合わせて，各フェーズにおける通
信経路を決定し，その中で複数の互いに独立な通信経路
を持つものを重ね合わせることにより，フェーズ数を削
減したフェーズを用いて全対全通信を行う。
【００１８】
【作用】プロセッサとネットワークとのインタフェース
が１ポートであり，各プロセッサは，１つのメッセージ
の送信と１つのメッセージの受信とを同時に行うことが
できるものとする。
が１ポートであり，各プロセッサは，１つのメッセージ
の送信と１つのメッセージの受信とを同時に行うことが
できるものとする。
【００１９】例えば，図１に示すようなａ個（この例で
はａ＝８）のプロセッサＰＥ１〜ＰＥ８をリング状に接
続した１次元トーラスネットワーク１５であって，接続
チャネルが単方向の場合，後に詳述するように，全対全
通信のための送受信フェーズ数の理論的下限は，ａ2 ／
４＝６４÷４＝１６である。
はａ＝８）のプロセッサＰＥ１〜ＰＥ８をリング状に接
続した１次元トーラスネットワーク１５であって，接続
チャネルが単方向の場合，後に詳述するように，全対全
通信のための送受信フェーズ数の理論的下限は，ａ2 ／
４＝６４÷４＝１６である。
【００２０】本発明では，あらかじめ１６個のフェーズ
を用意し，フェーズ管理手段１１によって各フェーズに
おける送信元および送信先プロセッサの情報を保持する
ようにしておく。プロセッサＰＥ１のメッセージ送信処
理手段１３は，全対全通信を行うとき，第１のフェーズ
では，フェーズ管理テーブル１２の情報を参照してプロ
セッサＰＥ２へメッセージを送る。
を用意し，フェーズ管理手段１１によって各フェーズに
おける送信元および送信先プロセッサの情報を保持する
ようにしておく。プロセッサＰＥ１のメッセージ送信処
理手段１３は，全対全通信を行うとき，第１のフェーズ
では，フェーズ管理テーブル１２の情報を参照してプロ
セッサＰＥ２へメッセージを送る。
【００２１】このとき，他のプロセッサでも同様に第１
のフェーズで定められた送信先へのメッセージ送信処理
を行う。これにより，第１のフェーズでは，として示
すように，プロセッサＰＥ１からプロセッサＰＥ２へ，
プロセッサＰＥ２からプロセッサＰＥ５へ，プロセッサ
ＰＥ５からプロセッサＰＥ６へ，プロセッサＰＥ６から
プロセッサＰＥ１へ，それぞれメッセージが送られる。
のフェーズで定められた送信先へのメッセージ送信処理
を行う。これにより，第１のフェーズでは，として示
すように，プロセッサＰＥ１からプロセッサＰＥ２へ，
プロセッサＰＥ２からプロセッサＰＥ５へ，プロセッサ
ＰＥ５からプロセッサＰＥ６へ，プロセッサＰＥ６から
プロセッサＰＥ１へ，それぞれメッセージが送られる。
【００２２】次の第２のフェーズでは，プロセッサＰＥ
１の送信は休止であり，として示すように，プロセッ
サＰＥ２からプロセッサＰＥ３へ，プロセッサＰＥ３か
らプロセッサＰＥ７へ，プロセッサＰＥ７からプロセッ
サＰＥ８へ，プロセッサＰＥ８からプロセッサＰＥ２へ
のメッセージ送信が行われる。
１の送信は休止であり，として示すように，プロセッ
サＰＥ２からプロセッサＰＥ３へ，プロセッサＰＥ３か
らプロセッサＰＥ７へ，プロセッサＰＥ７からプロセッ
サＰＥ８へ，プロセッサＰＥ８からプロセッサＰＥ２へ
のメッセージ送信が行われる。
【００２３】同様に第１６のフェーズまで繰り返すこと
により，全てのプロセッサが全てのプロセッサに対し異
なるメッセージを送信する全対全通信が終了する。この
送受信フェーズ数を最適にするために，各フェーズで４
点サイクルを形成する。すなわち，図１の例に示すよう
に，１つのトーラスにおける４個のプロセッサが送信元
および送信先のプロセッサとなるように送信元と送信先
を定める。こうすることにより，回線接続方式またはワ
ームホールルーティングのいずれの方式によっても，通
信経路の確保に競合が生じることはない。
により，全てのプロセッサが全てのプロセッサに対し異
なるメッセージを送信する全対全通信が終了する。この
送受信フェーズ数を最適にするために，各フェーズで４
点サイクルを形成する。すなわち，図１の例に示すよう
に，１つのトーラスにおける４個のプロセッサが送信元
および送信先のプロセッサとなるように送信元と送信先
を定める。こうすることにより，回線接続方式またはワ
ームホールルーティングのいずれの方式によっても，通
信経路の確保に競合が生じることはない。
【００２４】この４点サイクルは，図示省略するが，プ
ロセッサ数をａ個とすると，ａ個のプロセッサを隣合う
ａ／２個の２グループＧ1 ，Ｇ2に分け，Ｇ1 の端のプ
ロセッサをＡとし，Ｇ1 の残りのプロセッサの中からＢ
を選んだ後，ＣとＤをＧ2 の中から，それぞれＡ，Ｂと
ａ／２個離れた位置に選ぶことにより形成することがで
きる。
ロセッサ数をａ個とすると，ａ個のプロセッサを隣合う
ａ／２個の２グループＧ1 ，Ｇ2に分け，Ｇ1 の端のプ
ロセッサをＡとし，Ｇ1 の残りのプロセッサの中からＢ
を選んだ後，ＣとＤをＧ2 の中から，それぞれＡ，Ｂと
ａ／２個離れた位置に選ぶことにより形成することがで
きる。
【００２５】図１は，接続が単方向チャネルの場合であ
るが，通信チャネルが同時に両方向に転送可能になって
いる両方向チャネルの場合には，単方向チャネルのとき
の１６個のフェーズのうち，互いに独立で相異なる通信
方向の２つの４点サイクルを重ね合わせることにより，
理論的下限である８個のフェーズにすることができる。
るが，通信チャネルが同時に両方向に転送可能になって
いる両方向チャネルの場合には，単方向チャネルのとき
の１６個のフェーズのうち，互いに独立で相異なる通信
方向の２つの４点サイクルを重ね合わせることにより，
理論的下限である８個のフェーズにすることができる。
【００２６】例えば，プロセッサＰＥ１からプロセッサ
ＰＥ２へ，プロセッサＰＥ２からプロセッサＰＥ５へ，
プロセッサＰＥ５からプロセッサＰＥ６へ，プロセッサ
ＰＥ６からプロセッサＰＥ１へ，それぞれメッセージを
送る第１のフェーズは，プロセッサＰＥ１，ＰＥ２，Ｐ
Ｅ５，ＰＥ６以外のプロセッサＰＥ３，ＰＥ４，ＰＥ
７，ＰＥ８による４点サイクルで，通信方向が逆のもの
と重ね合わせて，両方向チャネルのときのフェーズとす
る。
ＰＥ２へ，プロセッサＰＥ２からプロセッサＰＥ５へ，
プロセッサＰＥ５からプロセッサＰＥ６へ，プロセッサ
ＰＥ６からプロセッサＰＥ１へ，それぞれメッセージを
送る第１のフェーズは，プロセッサＰＥ１，ＰＥ２，Ｐ
Ｅ５，ＰＥ６以外のプロセッサＰＥ３，ＰＥ４，ＰＥ
７，ＰＥ８による４点サイクルで，通信方向が逆のもの
と重ね合わせて，両方向チャネルのときのフェーズとす
る。
【００２７】すなわち，矢印（→）の左を送信元，右を
送信先として表すと，ＰＥ１→ＰＥ２→ＰＥ５→ＰＥ６
→ＰＥ１と，ＰＥ３→ＰＥ８→ＰＥ７→ＰＥ４→ＰＥ３
とを組み合わせて，両方向チャネルの場合のフェーズと
する。
送信先として表すと，ＰＥ１→ＰＥ２→ＰＥ５→ＰＥ６
→ＰＥ１と，ＰＥ３→ＰＥ８→ＰＥ７→ＰＥ４→ＰＥ３
とを組み合わせて，両方向チャネルの場合のフェーズと
する。
【００２８】トーラスネットワークの次元が２以上のと
き，次のように通信経路を定めることができる。まず，
各次元のプロセッサ数をもとに，トーラスネットワーク
が１次元のときのフェーズの通信経路を決める。その通
信経路を次元数ｎ（ｎ≧２）の分だけ組み合わせて，ｎ
次元のフェーズの通信経路を決める。その中で複数の互
いに独立な通信経路を持つフェーズを重ね合わせること
により，最終的なフェーズを決定する。こうして，フェ
ーズ数を理論的下限の最適なものとすることができる。
き，次のように通信経路を定めることができる。まず，
各次元のプロセッサ数をもとに，トーラスネットワーク
が１次元のときのフェーズの通信経路を決める。その通
信経路を次元数ｎ（ｎ≧２）の分だけ組み合わせて，ｎ
次元のフェーズの通信経路を決める。その中で複数の互
いに独立な通信経路を持つフェーズを重ね合わせること
により，最終的なフェーズを決定する。こうして，フェ
ーズ数を理論的下限の最適なものとすることができる。
【００２９】
【実施例】本発明の実施例を説明するに先立ち，本発明
の理論的背景についてまず説明する。
の理論的背景についてまず説明する。
【００３０】〔モデル〕本発明で扱う通信モデルについ
て述べる。プロセッサは，一メッセージの送信と一メッ
セージの受信とを同時に行なうことができるものとす
る。通信チャネルは，両方向（同時に両方向転送可能）
チャネルと単方向チャネル（同時には両方向転送不可
能）の二つのモデルを扱う。単方向チャネルを持つネッ
トワーク上で両方向チャネルのアルゴリズムを実現する
ときは，理想的には半分の性能になる。ルーティング
は，回線接続あるいはワームホールを仮定する。
て述べる。プロセッサは，一メッセージの送信と一メッ
セージの受信とを同時に行なうことができるものとす
る。通信チャネルは，両方向（同時に両方向転送可能）
チャネルと単方向チャネル（同時には両方向転送不可
能）の二つのモデルを扱う。単方向チャネルを持つネッ
トワーク上で両方向チャネルのアルゴリズムを実現する
ときは，理想的には半分の性能になる。ルーティング
は，回線接続あるいはワームホールを仮定する。
【００３１】〔送受信フェーズ数の理論的下限につい
て〕ここでは全対全通信の送受信フェーズ数の理論的下
限を求める。隣合うプロセッサ間の距離を全て１とする
と，各プロセッサから送信したメッセージが目的のプロ
セッサに達するまでの移動距離は，プロセッサの数で表
現できる。この移動距離の平均Ｄにプロセッサの数Ｐ，
各プロセッサの送信するメッセージの数Ｓを掛け合わせ
れば，全対全通信に必要な通信路の数が求まる。
て〕ここでは全対全通信の送受信フェーズ数の理論的下
限を求める。隣合うプロセッサ間の距離を全て１とする
と，各プロセッサから送信したメッセージが目的のプロ
セッサに達するまでの移動距離は，プロセッサの数で表
現できる。この移動距離の平均Ｄにプロセッサの数Ｐ，
各プロセッサの送信するメッセージの数Ｓを掛け合わせ
れば，全対全通信に必要な通信路の数が求まる。
【００３２】この値を通信路の総数Ｎ（この際，単方向
チャネルのとき隣合うプロセッサ間の通信路を１，両方
向チャネルのとき２として計算する）で割れば，各通信
路での通信の負荷が均一だとした場合の送受信フェーズ
数Ｌが得られる。すなわち， Ｌ＝ＤＰＳ／Ｎ である。
チャネルのとき隣合うプロセッサ間の通信路を１，両方
向チャネルのとき２として計算する）で割れば，各通信
路での通信の負荷が均一だとした場合の送受信フェーズ
数Ｌが得られる。すなわち， Ｌ＝ＤＰＳ／Ｎ である。
【００３３】この値より少ないフェーズで送受信を行な
うプロセッサがあると，この値より大きいフェーズ数の
送受信を必要とするプロセッサが現れるので，全プロセ
ッサは，この値より少ないフェーズで全対全通信を終る
ことはできない。すなわち，この値が全対全通信に必要
なフェーズの理論的下限となる。
うプロセッサがあると，この値より大きいフェーズ数の
送受信を必要とするプロセッサが現れるので，全プロセ
ッサは，この値より少ないフェーズで全対全通信を終る
ことはできない。すなわち，この値が全対全通信に必要
なフェーズの理論的下限となる。
【００３４】〔１次元トーラスの理論的下限〕上の議論
に基づき，１次元トーラスにおける全対全通信のフェー
ズの下限を求める。プロセッサの数をａとするとメッセ
ージの移動距離の平均は，ａが偶数のときａ／４，奇数
のとき（ａ2 −１）／４ａとなる。また通信路の総数
は，単方向チャネルのときａ，両方向のとき２ａであ
る。よって，ａが偶数のとき，単方向チャネルを用いた
場合の送受信フェーズの下限Ｌ1sは， Ｌ1s＝（ａ×ａ／４×ａ）／ａ ＝ ａ2 ／４ また，両方向のときの下限Ｌ1dは， Ｌ1d ＝（ａ×ａ／４×ａ）／２ａ ＝ ａ2 ／８ となる。
に基づき，１次元トーラスにおける全対全通信のフェー
ズの下限を求める。プロセッサの数をａとするとメッセ
ージの移動距離の平均は，ａが偶数のときａ／４，奇数
のとき（ａ2 −１）／４ａとなる。また通信路の総数
は，単方向チャネルのときａ，両方向のとき２ａであ
る。よって，ａが偶数のとき，単方向チャネルを用いた
場合の送受信フェーズの下限Ｌ1sは， Ｌ1s＝（ａ×ａ／４×ａ）／ａ ＝ ａ2 ／４ また，両方向のときの下限Ｌ1dは， Ｌ1d ＝（ａ×ａ／４×ａ）／２ａ ＝ ａ2 ／８ となる。
【００３５】〔１次元トーラスの下限を実現するアルゴ
リズム〕次に，図２に示す例をもとに，下限を実現する
アルゴリズムについて述べる。ａを８以上の偶数とす
る。後で述べる特別な場合を除いて，各フェーズは４つ
のプロセッサ（Ａ，Ｂ，Ｃ，Ｄ）を結ぶ一方方向のサイ
クルとなる。
リズム〕次に，図２に示す例をもとに，下限を実現する
アルゴリズムについて述べる。ａを８以上の偶数とす
る。後で述べる特別な場合を除いて，各フェーズは４つ
のプロセッサ（Ａ，Ｂ，Ｃ，Ｄ）を結ぶ一方方向のサイ
クルとなる。
【００３６】まず，ａ個のプロセッサを隣合うａ／２個
の２グループＧ1 ，Ｇ2 に分ける。Ｇ1 の端のプロセッ
サをＡとし，Ｇ1 の残りのプロセッサの中からＢを選
ぶ。ＣとＤはＧ2 の中から，Ａ，Ｂとそれぞれａ／２離
れた位置に選ぶ。
の２グループＧ1 ，Ｇ2 に分ける。Ｇ1 の端のプロセッ
サをＡとし，Ｇ1 の残りのプロセッサの中からＢを選
ぶ。ＣとＤはＧ2 の中から，Ａ，Ｂとそれぞれａ／２離
れた位置に選ぶ。
【００３７】（Ａ→Ｂ→Ｃ→Ｄ→Ａ）という１つのフェ
ーズを表現するのに，選ばれた４点間の距離をそれぞれ
コロンで区切って， α：β：α：β のように表すことにする。ここで２（α＋β）＝ａであ
る。
ーズを表現するのに，選ばれた４点間の距離をそれぞれ
コロンで区切って， α：β：α：β のように表すことにする。ここで２（α＋β）＝ａであ
る。
【００３８】例えば，図２の場合，１：３：１：３と表
せる。同じ表現で表されるフェーズに対して，Ａを１つ
ずつずらしていくと，この表現で表される全てのフェー
ズを重複なく選ぶことができる。
せる。同じ表現で表されるフェーズに対して，Ａを１つ
ずつずらしていくと，この表現で表される全てのフェー
ズを重複なく選ぶことができる。
【００３９】この中には，β：α：β：αで表現される
フェーズも含まれているので，ａが４の倍数のときに
は， (1) １：ａ／２−１：１：ａ／２−１ ２：ａ／２−２：２：ａ／２−２ ３：ａ／２−３：３：ａ／２−３ … … … … ａ／４−１：ａ／４＋１：ａ／４−１：ａ／４＋１ までのａ／（４−１）通りを，４の倍数でないときに
は， (2) １：ａ／２−１：１：ａ／２−１ ２：ａ／２−２：２：ａ／２−２ ３：ａ／２−３：３：ａ／２−３ … … … … （ａ−２）／４：（ａ＋２）／４：（ａ−２）／４：
（ａ＋２）／４ までの（ａ−２）／４通りを考えればよい。この場合，
１つの表現に対して，逆方向を含めａ通りのフェーズが
ある。
フェーズも含まれているので，ａが４の倍数のときに
は， (1) １：ａ／２−１：１：ａ／２−１ ２：ａ／２−２：２：ａ／２−２ ３：ａ／２−３：３：ａ／２−３ … … … … ａ／４−１：ａ／４＋１：ａ／４−１：ａ／４＋１ までのａ／（４−１）通りを，４の倍数でないときに
は， (2) １：ａ／２−１：１：ａ／２−１ ２：ａ／２−２：２：ａ／２−２ ３：ａ／２−３：３：ａ／２−３ … … … … （ａ−２）／４：（ａ＋２）／４：（ａ−２）／４：
（ａ＋２）／４ までの（ａ−２）／４通りを考えればよい。この場合，
１つの表現に対して，逆方向を含めａ通りのフェーズが
ある。
【００４０】ａが４の倍数のときには，この他に (3) ａ／４：ａ／４：ａ／４：ａ／４ の場合があり，この表現で表されフェーズはａ／２通り
ある。
ある。
【００４１】４点サイクルはこれで全て含まれている
が，この中には図２のＡとＣのようなａ／２離れた点ど
うしの通信のフェーズが含まれていない。この２点サイ
クルは (4) ａ／２：ａ／２ と表現することとすると，ａ／２通りある。この場合，
（Ａ→Ｃ→Ａ）という２点サイクルになるが，図２に示
すＥ，Ｆ点では，自分自身に送信しているものと考え
る。
が，この中には図２のＡとＣのようなａ／２離れた点ど
うしの通信のフェーズが含まれていない。この２点サイ
クルは (4) ａ／２：ａ／２ と表現することとすると，ａ／２通りある。この場合，
（Ａ→Ｃ→Ａ）という２点サイクルになるが，図２に示
すＥ，Ｆ点では，自分自身に送信しているものと考え
る。
【００４２】以上により，ａが４の倍数のときには，
(1) ，(3) ，(4) の場合を合計して ａ×（ａ／４−１）＋ａ／２＋ａ／２＝ａ2 ／４ ４の倍数でないときには，(2) ，(4) より ａ×（ａ−２）／４＋ａ／２＝ａ2 ／４ となり，いずれの場合にも，単方向チャネルを用いた場
合の下限Ｌ1sが実現される。
(1) ，(3) ，(4) の場合を合計して ａ×（ａ／４−１）＋ａ／２＋ａ／２＝ａ2 ／４ ４の倍数でないときには，(2) ，(4) より ａ×（ａ−２）／４＋ａ／２＝ａ2 ／４ となり，いずれの場合にも，単方向チャネルを用いた場
合の下限Ｌ1sが実現される。
【００４３】図３は，単方向チャネルの場合に得られた
２つのフェーズの重ね合わせ説明図である。両方向チャ
ネルの場合には，単方向チャネルの場合に得られたフェ
ーズのうち，互いに向きの異なるサイクルどうしを重ね
合わせることで，最適なフェーズを実現できる。ただ
し，各プロセッサは１ポート通信としているので，４点
のうち１点でも共有するものは選ぶことはできない。ま
た，２つのフェーズを４点とも重ならないように選ぶの
で，ａは８以上でなければならない。
２つのフェーズの重ね合わせ説明図である。両方向チャ
ネルの場合には，単方向チャネルの場合に得られたフェ
ーズのうち，互いに向きの異なるサイクルどうしを重ね
合わせることで，最適なフェーズを実現できる。ただ
し，各プロセッサは１ポート通信としているので，４点
のうち１点でも共有するものは選ぶことはできない。ま
た，２つのフェーズを４点とも重ならないように選ぶの
で，ａは８以上でなければならない。
【００４４】先に述べた(1) ，(2) の場合とも，同じ表
現で表されるフェーズのうち，適当にＡがずれて互いに
逆方向のサイクルを選ぶと，全ての表現について，図３
に示すように，２つのフェーズを４点とも共有すること
なく重ねることができて，各表現はａ／２通りに半減す
る。ａが４の倍数の場合には，上記(3) の場合も２点サ
イクルの場合も２つの互いに逆方向のフェーズを重ねら
れる。
現で表されるフェーズのうち，適当にＡがずれて互いに
逆方向のサイクルを選ぶと，全ての表現について，図３
に示すように，２つのフェーズを４点とも共有すること
なく重ねることができて，各表現はａ／２通りに半減す
る。ａが４の倍数の場合には，上記(3) の場合も２点サ
イクルの場合も２つの互いに逆方向のフェーズを重ねら
れる。
【００４５】しかし，ａが４の倍数でない場合には，２
点サイクルのフェーズの数ａ／２が奇数であり，全ての
フェーズを２つずつ重ねることはできず，１フェーズ余
る。以上のことから，ａが４の倍数の場合には， （１／２）×（ａ2 ／４）＝ａ2 ／８ ４の倍数でない場合には， １／２×ａ×（ａ−２）／４＋１／２×（ａ／２−１）＋１ ＝（ａ2 ＋４）／８ となり，ａが８以上の４の倍数の場合に両方向チャネル
を用いた場合の下限Ｌ1dが実現される。
点サイクルのフェーズの数ａ／２が奇数であり，全ての
フェーズを２つずつ重ねることはできず，１フェーズ余
る。以上のことから，ａが４の倍数の場合には， （１／２）×（ａ2 ／４）＝ａ2 ／８ ４の倍数でない場合には， １／２×ａ×（ａ−２）／４＋１／２×（ａ／２−１）＋１ ＝（ａ2 ＋４）／８ となり，ａが８以上の４の倍数の場合に両方向チャネル
を用いた場合の下限Ｌ1dが実現される。
【００４６】〔２次元トーラスの理論的下限〕ａ×ａの
２次元格子の端点が反対側の端点に繋がっている２次元
トーラスを考える。この２次元トーラスにおける全対全
通信では，メッセージの平均移動距離は，ａが偶数のと
きａ／２である。プロセッサの数はａ2 ，通信路の数は
単方向チャネルのとき２ａ2 ，両方向のとき４ａ2 であ
る。したがって，単方向チャネルときの送受信フェーズ
の理論的下限Ｌ2s，また両方向チャネルときの理論的下
限Ｌ2dはそれぞれ Ｌ2s＝（ａ2 ×ａ／２×ａ2 ）／２ａ2 ＝ａ3 ／４ Ｌ2d＝（ａ2 ×ａ／２×ａ2 ）／４ａ2 ＝ａ3 ／８ となる。実際にこの下限は，次に述べるアルゴリズムで
実現される。
２次元格子の端点が反対側の端点に繋がっている２次元
トーラスを考える。この２次元トーラスにおける全対全
通信では，メッセージの平均移動距離は，ａが偶数のと
きａ／２である。プロセッサの数はａ2 ，通信路の数は
単方向チャネルのとき２ａ2 ，両方向のとき４ａ2 であ
る。したがって，単方向チャネルときの送受信フェーズ
の理論的下限Ｌ2s，また両方向チャネルときの理論的下
限Ｌ2dはそれぞれ Ｌ2s＝（ａ2 ×ａ／２×ａ2 ）／２ａ2 ＝ａ3 ／４ Ｌ2d＝（ａ2 ×ａ／２×ａ2 ）／４ａ2 ＝ａ3 ／８ となる。実際にこの下限は，次に述べるアルゴリズムで
実現される。
【００４７】〔２次元トーラスの下限を実現するアルゴ
リズム〕図４は２次元トーラスについての本発明を説明
するためのクロス・プロダクトの例を示す図，図５は本
発明を説明するための２次元トーラスの通信経路を定め
る重ね合わせの例を示す図である。
リズム〕図４は２次元トーラスについての本発明を説明
するためのクロス・プロダクトの例を示す図，図５は本
発明を説明するための２次元トーラスの通信経路を定め
る重ね合わせの例を示す図である。
【００４８】２次元トーラスにおける全対全通信アルゴ
リズムは，１次元トーラスの最適全対全通信アルゴリズ
ムを，２次元トーラスの水平方向と垂直方向に適用し，
それらのクロス・プロダクトで通信路を決定することを
基本としている。
リズムは，１次元トーラスの最適全対全通信アルゴリズ
ムを，２次元トーラスの水平方向と垂直方向に適用し，
それらのクロス・プロダクトで通信路を決定することを
基本としている。
【００４９】図４に示すように，水平方向の通信路は水
平方向に適用した１次元トーラスのアルゴリズムに従
い，垂直方向の通信路は垂直方向に適用した１次元トー
ラスのアルゴリズムに従って決定する。この際，通信路
決定は水平方向から行なうことにする。
平方向に適用した１次元トーラスのアルゴリズムに従
い，垂直方向の通信路は垂直方向に適用した１次元トー
ラスのアルゴリズムに従って決定する。この際，通信路
決定は水平方向から行なうことにする。
【００５０】単純に水平方向と垂直方向のアルゴリズム
を掛け合わせては，単方向チャネルの場合，全対全通信
に必要なフェーズは（ａ2 ／４）2 ＝ａ4 ／１６となっ
て，理論的下限より大きくなってしまう。しかし１つの
フェーズでは，水平方向，垂直方向とも４つのプロセッ
サしか使われていないことに注目すると，もしａが４の
倍数なら，使われていないプロセッサの中から水平方
向，垂直方向それぞれ４つずつプロセッサを選ぶことに
よって，独立な複数のフェーズを重ねることが可能であ
る。
を掛け合わせては，単方向チャネルの場合，全対全通信
に必要なフェーズは（ａ2 ／４）2 ＝ａ4 ／１６となっ
て，理論的下限より大きくなってしまう。しかし１つの
フェーズでは，水平方向，垂直方向とも４つのプロセッ
サしか使われていないことに注目すると，もしａが４の
倍数なら，使われていないプロセッサの中から水平方
向，垂直方向それぞれ４つずつプロセッサを選ぶことに
よって，独立な複数のフェーズを重ねることが可能であ
る。
【００５１】例えば，図５に示すように，水平方向，垂
直方向のそれぞれに１次元トーラスの１：３：１：３で
表現されるフェーズを適用する場合を考えてみる。この
フェーズで使われている通信路を太線で，使われていな
い通信路を細線で表すと，使われていない細線だけで独
立のフェーズを構成できることがわかる。このように，
ａが４の倍数の場合には，ａ／４種類のフェーズを重ね
合わせることができるので，単方向チャネルの場合に必
要なフェーズは， （ａ4 ／１６）÷（ａ／４）＝ａ3 ／４ となり，理論的下限Ｌ2sと一致する。
直方向のそれぞれに１次元トーラスの１：３：１：３で
表現されるフェーズを適用する場合を考えてみる。この
フェーズで使われている通信路を太線で，使われていな
い通信路を細線で表すと，使われていない細線だけで独
立のフェーズを構成できることがわかる。このように，
ａが４の倍数の場合には，ａ／４種類のフェーズを重ね
合わせることができるので，単方向チャネルの場合に必
要なフェーズは， （ａ4 ／１６）÷（ａ／４）＝ａ3 ／４ となり，理論的下限Ｌ2sと一致する。
【００５２】両方向チャネルの場合も同様に重ね合わせ
ることが可能である。両方向の場合，水平方向，垂直方
向とも８つのプロセッサを使っているので，ａが８の倍
数ならばａ／８種類のフェーズを重ねることができる。
これにより，両方向チャネルの場合の全対全通信に必要
な送受信フェーズは， （ａ2 ／８）2 ÷（ａ／８）＝ａ3 ／８ となり，理論的下限Ｌ2dと一致する。
ることが可能である。両方向の場合，水平方向，垂直方
向とも８つのプロセッサを使っているので，ａが８の倍
数ならばａ／８種類のフェーズを重ねることができる。
これにより，両方向チャネルの場合の全対全通信に必要
な送受信フェーズは， （ａ2 ／８）2 ÷（ａ／８）＝ａ3 ／８ となり，理論的下限Ｌ2dと一致する。
【００５３】この結果，ここで示した方法が，単方向チ
ャネルを用いた場合はａが４の倍数のとき，両方向チャ
ネルを用いた場合はａが８の倍数のとき，２次元トーラ
スにおける全対全通信の最適アルゴリズムであることが
わかる。
ャネルを用いた場合はａが４の倍数のとき，両方向チャ
ネルを用いた場合はａが８の倍数のとき，２次元トーラ
スにおける全対全通信の最適アルゴリズムであることが
わかる。
【００５４】〔長方形形状トーラスへの拡張〕図６は，
本発明を説明するための長方形形状２次元トーラスの例
を示す図である。
本発明を説明するための長方形形状２次元トーラスの例
を示す図である。
【００５５】２次元トーラスには，プロセッサ構成が前
に述べた正方形形状のものばかりでなく，１２８（８×
１６），あるいは５１２（１６×３２）プロセッサのよ
うな長方形形状の構成も考えられる。このような長方形
形状の２次元トーラスに対しても前に述べたアルゴリズ
ムが最適であることを示す。
に述べた正方形形状のものばかりでなく，１２８（８×
１６），あるいは５１２（１６×３２）プロセッサのよ
うな長方形形状の構成も考えられる。このような長方形
形状の２次元トーラスに対しても前に述べたアルゴリズ
ムが最適であることを示す。
【００５６】〔長方形形状２次元トーラスの理論的下
限〕まず，長方形形状２次元トーラスにおける全対全通
信の送受信の理論的下限を求める。長方形をａ×ｂ
（ａ，ｂは偶数）とし，図６の（イ）または（ロ）に示
すようにプロセッサを半分ずつ，２つのグループＧ1 ，
Ｇ2 に分ける。そして，２つのグループＧ1 ，Ｇ2 間
で，全対全通信をすることを考える。そうすると，この
とき発生するメッセージの総数は２×（ａｂ／２）2 で
あり，これが図６の（イ）または（ロ）に太い線で示さ
れる通信路を通ることになる。
限〕まず，長方形形状２次元トーラスにおける全対全通
信の送受信の理論的下限を求める。長方形をａ×ｂ
（ａ，ｂは偶数）とし，図６の（イ）または（ロ）に示
すようにプロセッサを半分ずつ，２つのグループＧ1 ，
Ｇ2 に分ける。そして，２つのグループＧ1 ，Ｇ2 間
で，全対全通信をすることを考える。そうすると，この
とき発生するメッセージの総数は２×（ａｂ／２）2 で
あり，これが図６の（イ）または（ロ）に太い線で示さ
れる通信路を通ることになる。
【００５７】両方向チャネルとしたとき，太い線で示さ
れる通信路の数は，図６の（イ）の場合４ａ本，図６の
（ロ）の場合４ｂ本である。この太い線で示された通信
路に注目すると，２×（ａｂ／２）2 のメッセージが必
ずここを通るから，図６の（イ）の場合，少なくとも ２×（ａｂ／２）2 ÷４ａ＝ａｂ2 ／８ フェーズ必要であり，図６の（ロ）の場合には， ２×（ａｂ／２）2 ÷４ｂ＝ａ2 ｂ／８ フェーズ必要となる。
れる通信路の数は，図６の（イ）の場合４ａ本，図６の
（ロ）の場合４ｂ本である。この太い線で示された通信
路に注目すると，２×（ａｂ／２）2 のメッセージが必
ずここを通るから，図６の（イ）の場合，少なくとも ２×（ａｂ／２）2 ÷４ａ＝ａｂ2 ／８ フェーズ必要であり，図６の（ロ）の場合には， ２×（ａｂ／２）2 ÷４ｂ＝ａ2 ｂ／８ フェーズ必要となる。
【００５８】ここで，ｂ≧ａとすると，ａｂ2 ／８≧ａ
2 ｂ／８であるのでａ×ｂの長方形形状２次元トーラス
の全対全通信では，少なくともａｂ2 ／８フェーズ必要
である。
2 ｂ／８であるのでａ×ｂの長方形形状２次元トーラス
の全対全通信では，少なくともａｂ2 ／８フェーズ必要
である。
【００５９】プロセッサを２つのグループに分け，グル
ープ間で全対全通信を行なう場合，プロセッサを同数に
分けたときに発生するメッセージ数が最大となり，ま
た，図６の（イ）に示すようにグループ分けしたとき，
２つのグループを結ぶ通信路の数が最も少なくなるか
ら，先に示した図６（イ）の場合のフェーズ数ａｂ2 ／
８が，長方形形状２次元トーラスにおける両方向チャネ
ルを用いたときの全対全通信の理論的下限Ｌ' 2dとな
る。単方向チャネルの場合にも，同様にａｂ2 ／４が理
論的下限Ｌ’2sとなる。
ープ間で全対全通信を行なう場合，プロセッサを同数に
分けたときに発生するメッセージ数が最大となり，ま
た，図６の（イ）に示すようにグループ分けしたとき，
２つのグループを結ぶ通信路の数が最も少なくなるか
ら，先に示した図６（イ）の場合のフェーズ数ａｂ2 ／
８が，長方形形状２次元トーラスにおける両方向チャネ
ルを用いたときの全対全通信の理論的下限Ｌ' 2dとな
る。単方向チャネルの場合にも，同様にａｂ2 ／４が理
論的下限Ｌ’2sとなる。
【００６０】〔長方形形状２次元トーラスの下限を実現
するアルゴリズム〕実際に正方形形状の２次元トーラス
の全対全通信で最適なアルゴリズムを長方形にも適用す
ると，理論的下限が実現できることを次に示す。
するアルゴリズム〕実際に正方形形状の２次元トーラス
の全対全通信で最適なアルゴリズムを長方形にも適用す
ると，理論的下限が実現できることを次に示す。
【００６１】正方形形状の２次元トーラスの場合と同様
に，水平方向，垂直方向それぞれに１次元トーラスでの
最適アルゴリズムを適用し，そのクロス・プロダクトで
通信路を決定する。この際いくつの独立したフェーズを
重ねられるかは，ａとｂのうち，小さい方に依存する。
よってｂ≧ａの場合，ａが８の倍数ならａ／８個の独立
したフェーズを重ねることができるから，必要なフェー
ズは， （ａ2 ／８）×（ｂ2 ／８）÷（ａ／８）＝ａｂ2 ／８ となり，ａが８の倍数のとき，理論的下限Ｌ’2dと一致
する。
に，水平方向，垂直方向それぞれに１次元トーラスでの
最適アルゴリズムを適用し，そのクロス・プロダクトで
通信路を決定する。この際いくつの独立したフェーズを
重ねられるかは，ａとｂのうち，小さい方に依存する。
よってｂ≧ａの場合，ａが８の倍数ならａ／８個の独立
したフェーズを重ねることができるから，必要なフェー
ズは， （ａ2 ／８）×（ｂ2 ／８）÷（ａ／８）＝ａｂ2 ／８ となり，ａが８の倍数のとき，理論的下限Ｌ’2dと一致
する。
【００６２】単方向の場合も同様であり，ａが４の倍数
のとき，ａ／４個の独立したフェーズを重ねることがで
きるから，必要なフェーズは， （ａ2 ／４）×（ｂ2 ／４）÷（ａ／４）＝ａｂ2 ／４ となり，理論的下限Ｌ’2sと一致する。
のとき，ａ／４個の独立したフェーズを重ねることがで
きるから，必要なフェーズは， （ａ2 ／４）×（ｂ2 ／４）÷（ａ／４）＝ａｂ2 ／４ となり，理論的下限Ｌ’2sと一致する。
【００６３】次に３次元以上の高次元トーラスについて
説明する。
説明する。
【００６４】〔３次元トーラスの理論的下限〕これまで
の議論は，より高次元のトーラスに対しても適用でき
る。２次元の場合と同様な議論によって，ａ×ｂ×ｃ
（ｃ≧ｂ≧ａ）の直方体形状の３次元トーラスにおける
全対全通信の理論的下限は，単方向チャネルのとき，
Ｌ’3s＝ａｂｃ2 ／４，両方向チャネルのとき，Ｌ’3d
＝ａｂｃ2 ／８となる。実際にこの下限は，２次元の場
合と同じアルゴリズムにより実現される。
の議論は，より高次元のトーラスに対しても適用でき
る。２次元の場合と同様な議論によって，ａ×ｂ×ｃ
（ｃ≧ｂ≧ａ）の直方体形状の３次元トーラスにおける
全対全通信の理論的下限は，単方向チャネルのとき，
Ｌ’3s＝ａｂｃ2 ／４，両方向チャネルのとき，Ｌ’3d
＝ａｂｃ2 ／８となる。実際にこの下限は，２次元の場
合と同じアルゴリズムにより実現される。
【００６５】〔３次元トーラスの下限を実現するアルゴ
リズム〕１次元トーラスでの最適アルゴリズムを，ｘ，
ｙ，ｚ方向にそれぞれ適用し，クロス・プロダクトから
通信路を決定する。両方向チャネルの場合，ａ×ｂの２
次元トーラスに対し，ａが８の倍数ならａ／８個の独立
したフェーズを重ねることができ，また，ｂ×ｃの２次
元トーラスに対し，ｂが８の倍数ならｂ／８個の独立し
たフェーズを重ねることができる。これにより，ａ，ｂ
が共に８の倍数の場合，必要最小フェーズ数は， ａ2 ／８×ｂ2 ／８×ｃ2 ／８÷ａ／８÷ｂ／８＝ａｂｃ2 ／８ となり，理論的下限Ｌ’3dと一致し，このアルゴリズム
が最適であることがわかる。
リズム〕１次元トーラスでの最適アルゴリズムを，ｘ，
ｙ，ｚ方向にそれぞれ適用し，クロス・プロダクトから
通信路を決定する。両方向チャネルの場合，ａ×ｂの２
次元トーラスに対し，ａが８の倍数ならａ／８個の独立
したフェーズを重ねることができ，また，ｂ×ｃの２次
元トーラスに対し，ｂが８の倍数ならｂ／８個の独立し
たフェーズを重ねることができる。これにより，ａ，ｂ
が共に８の倍数の場合，必要最小フェーズ数は， ａ2 ／８×ｂ2 ／８×ｃ2 ／８÷ａ／８÷ｂ／８＝ａｂｃ2 ／８ となり，理論的下限Ｌ’3dと一致し，このアルゴリズム
が最適であることがわかる。
【００６６】また単方向チャネルの場合にも，ａ，ｂが
共に４の倍数ならａｂｃ2 ／４となり，理論的下限Ｌ’
3sと一致する。
共に４の倍数ならａｂｃ2 ／４となり，理論的下限Ｌ’
3sと一致する。
【００６７】〔一般の場合の理論的下限〕一般にａ1 ×
ａ2 ×…×ａn （ａn ≧ａn-1 ≧…≧ａ1）の直方体形
状のｎ次元トーラスにおける全対全通信の理論的下限
Ｌ’ndは，両方向チャネルのとき， Ｌ’nd＝ａn ×（ａ1 ×ａ2 ×…×ａn ）／８＝ａn Ｐ／８ また，単方向チャネルのとき， Ｌ’ns＝ａn Ｐ／４ となる。ここでＰはプロセッサ台数である。
ａ2 ×…×ａn （ａn ≧ａn-1 ≧…≧ａ1）の直方体形
状のｎ次元トーラスにおける全対全通信の理論的下限
Ｌ’ndは，両方向チャネルのとき， Ｌ’nd＝ａn ×（ａ1 ×ａ2 ×…×ａn ）／８＝ａn Ｐ／８ また，単方向チャネルのとき， Ｌ’ns＝ａn Ｐ／４ となる。ここでＰはプロセッサ台数である。
【００６８】これに対し，１次元トーラスでの最適アル
ゴリズムをｎ個組合わせ，そのクロス・プロダクトから
通信路を決定し，独立なフェーズを重ね合わせることか
らなるアルゴリズムの必要フェーズ数も，両方向チャネ
ルの場合，ａ1 ，ａ2 ，…，ａn-1 が８の倍数のとき，
ａn Ｐ／８となり，理論的下限Ｌ’ndと一致し，最適な
アルゴリズムであることがわかる。
ゴリズムをｎ個組合わせ，そのクロス・プロダクトから
通信路を決定し，独立なフェーズを重ね合わせることか
らなるアルゴリズムの必要フェーズ数も，両方向チャネ
ルの場合，ａ1 ，ａ2 ，…，ａn-1 が８の倍数のとき，
ａn Ｐ／８となり，理論的下限Ｌ’ndと一致し，最適な
アルゴリズムであることがわかる。
【００６９】単方向チャネルの場合には，ａ1 ，ａ2 ，
…，ａn-1 が４の倍数のとき，ａn Ｐ／４＝Ｌ’nsとな
り，この場合もまた最適なアルゴリズムであることがわ
かる。
…，ａn-1 が４の倍数のとき，ａn Ｐ／４＝Ｌ’nsとな
り，この場合もまた最適なアルゴリズムであることがわ
かる。
【００７０】特に，ａ1 ＝ａ2 ＝…ａn ＝ａの場合，ｎ
次元トーラスにおける両方向チャネルを用いた全対全通
信の理論的下限Ｌndは，ａが８の倍数なら， Ｌnd＝Ｐ(n+1)/n ／８ となる。
次元トーラスにおける両方向チャネルを用いた全対全通
信の理論的下限Ｌndは，ａが８の倍数なら， Ｌnd＝Ｐ(n+1)/n ／８ となる。
【００７１】同様に，単方向チャネルの場合，ｎ次元ト
ーラスにおける全対全通信の理論的下限Ｌnsは，ａが４
の倍数ならば， Ｌns＝Ｐ(n+1)/n ／４ となる。
ーラスにおける全対全通信の理論的下限Ｌnsは，ａが４
の倍数ならば， Ｌns＝Ｐ(n+1)/n ／４ となる。
【００７２】本発明では，以上のように理論的に導かれ
る最小の送受信フェーズをあらかじめ用意し，各フェー
ズにおいて，各プロセッサがメッセージ送信を行うこと
により，最適な全対全通信を行う。
る最小の送受信フェーズをあらかじめ用意し，各フェー
ズにおいて，各プロセッサがメッセージ送信を行うこと
により，最適な全対全通信を行う。
【００７３】次に，具体的な実施例について説明する。
【００７４】〔プロセッサの構成〕図７は，本発明の実
施例に係る並列計算機のプロセッサの構成例を示す。本
発明を実施する並列計算機のハードウェアとしては，従
来のトーラスネットワークを持つ並列計算機と同じもの
でよい。図７において，７０は中央処理装置（ＣＰ
Ｕ），７１はデータや命令が格納されるメモリ，７２は
データの送信に用いる送信ＤＭＡ制御回路，７３はデー
タの受信に用いる受信ＤＭＡ制御回路，７４はコントロ
ールバス，７５はデータバス，７６はルーティングコン
トローラ１４における入出力制御部，７７は東西（右
左）方向への回線接続またはワームホールルーティング
によるデータ転送制御を行うＸ方向ルーティング回路，
７８は南北（下上）方向への回線接続方式またはワーム
ホールルーティングによるデータ転送制御を行うＹ方向
ルーティング回路を表す。
施例に係る並列計算機のプロセッサの構成例を示す。本
発明を実施する並列計算機のハードウェアとしては，従
来のトーラスネットワークを持つ並列計算機と同じもの
でよい。図７において，７０は中央処理装置（ＣＰ
Ｕ），７１はデータや命令が格納されるメモリ，７２は
データの送信に用いる送信ＤＭＡ制御回路，７３はデー
タの受信に用いる受信ＤＭＡ制御回路，７４はコントロ
ールバス，７５はデータバス，７６はルーティングコン
トローラ１４における入出力制御部，７７は東西（右
左）方向への回線接続またはワームホールルーティング
によるデータ転送制御を行うＸ方向ルーティング回路，
７８は南北（下上）方向への回線接続方式またはワーム
ホールルーティングによるデータ転送制御を行うＹ方向
ルーティング回路を表す。
【００７５】図７に示す並列計算機は，２次元トーラス
ネットワークで構成され，各プロセッサＰＥは，すべて
同様に構成される。ルーティングコントローラ１４は，
例えば１チップのＬＳＩで構成され，回線接続方式また
はワームホールルーティングによるルーティング制御機
能を持つ。なお，このようなルーティング制御に関する
技術については，各種のものが知られており，また本発
明の要旨から外れるので，ここでの詳しい説明は省略す
る。
ネットワークで構成され，各プロセッサＰＥは，すべて
同様に構成される。ルーティングコントローラ１４は，
例えば１チップのＬＳＩで構成され，回線接続方式また
はワームホールルーティングによるルーティング制御機
能を持つ。なお，このようなルーティング制御に関する
技術については，各種のものが知られており，また本発
明の要旨から外れるので，ここでの詳しい説明は省略す
る。
【００７６】ＣＰＵ７０は，メッセージを他のプロセッ
サに送信するとき，送信するデータに，送信先プロセッ
サのアドレスを設定したヘッダを付加し，送信ＤＭＡ制
御回路７２を起動する。送信ＤＭＡ制御回路７２は，指
定されたヘッダ付きのメッセージを，ルーティングコン
トローラ１４にＤＭＡ転送し，これによって，ルーティ
ングコントローラ１４の入出力制御部７６は，その送信
先プロセッサへ向けてのメッセージの送信制御を行う。
一方，メッセージの受信の場合には，ルーティングコン
トローラ１４によって受け取った自プロセッサ宛のメッ
セージを，受信ＤＭＡ制御回路７３によってメモリ７１
内に取り込む。
サに送信するとき，送信するデータに，送信先プロセッ
サのアドレスを設定したヘッダを付加し，送信ＤＭＡ制
御回路７２を起動する。送信ＤＭＡ制御回路７２は，指
定されたヘッダ付きのメッセージを，ルーティングコン
トローラ１４にＤＭＡ転送し，これによって，ルーティ
ングコントローラ１４の入出力制御部７６は，その送信
先プロセッサへ向けてのメッセージの送信制御を行う。
一方，メッセージの受信の場合には，ルーティングコン
トローラ１４によって受け取った自プロセッサ宛のメッ
セージを，受信ＤＭＡ制御回路７３によってメモリ７１
内に取り込む。
【００７７】全対全通信を行う場合，メモリ７１内に用
意された図１に示すフェーズ管理テーブル１２を参照
し，ＣＰＵ７０により実行されるアプリケーションが，
各フェーズごとに，送信ＤＭＡ制御回路７２を介して，
そのフェーズにおける送信先プロセッサに対してメッセ
ージを送信する。この図１に示すメッセージ送信処理手
段１３を実現するプログラムについては，例えばあらか
じめライブラリ化しておき，アプリケーションの作成時
に，各アプリケーションに簡単に組み込むことができる
ようにするとよい。
意された図１に示すフェーズ管理テーブル１２を参照
し，ＣＰＵ７０により実行されるアプリケーションが，
各フェーズごとに，送信ＤＭＡ制御回路７２を介して，
そのフェーズにおける送信先プロセッサに対してメッセ
ージを送信する。この図１に示すメッセージ送信処理手
段１３を実現するプログラムについては，例えばあらか
じめライブラリ化しておき，アプリケーションの作成時
に，各アプリケーションに簡単に組み込むことができる
ようにするとよい。
【００７８】〔単方向チャネルの場合の１次元トーラス
のフェーズの例〕図８は本発明の実施例による１次元ト
ーラス（単方向チャネル）のフェーズの例，図９は本発
明の実施例で用いるフェーズ管理テーブルの例を示す。
のフェーズの例〕図８は本発明の実施例による１次元ト
ーラス（単方向チャネル）のフェーズの例，図９は本発
明の実施例で用いるフェーズ管理テーブルの例を示す。
【００７９】例えば，図８の（イ）に示すような１次元
トーラスネットワークを持つ並列計算機において，全対
全通信を行うための最適な送受信フェーズの例を以下に
説明する。接続チャネルは単方向であり，プロセッサと
ネットワークとのインタフェースは１ポートを仮定す
る。プロセッサ数は８台である。
トーラスネットワークを持つ並列計算機において，全対
全通信を行うための最適な送受信フェーズの例を以下に
説明する。接続チャネルは単方向であり，プロセッサと
ネットワークとのインタフェースは１ポートを仮定す
る。プロセッサ数は８台である。
【００８０】先に説明したように，１次元トーラス（単
方向チャネル）の場合のフェーズ数の下限は，ａ2 ／４
であり，ａ＝８の場合，１６フェーズが最も少ないフェ
ーズ数となる。各フェーズにおいて，８個のプロセッサ
を２つのグループに分け，前述したアルゴリズムによっ
て４点サイクルを形成するフェーズを求めると，例え
ば，図８の（ロ）に示すような１６個のフェーズを定め
ることができる。なお，図８の（ロ）に示す８つの黒丸
が，各々図８の（イ）に示すプロセッサＰＥ１〜ＰＥ８
に対応している。図８の（ロ）に示す各フェーズを表す
ものとして，図９の（イ）に示すようなフェーズ管理テ
ーブル１２を作成する。このフェーズ管理テーブル１２
は，各フェーズごとに，各プロセッサが送信すべき送信
先プロセッサの情報を持つようになっている。なお，こ
のフェーズ管理テーブル１２は，全プロセッサに共通な
ものとして作成してもよく，また，各プロセッサごとに
自プロセッサが関係する情報だけを保持するように作成
してもよい。図９の（イ）に示す形式に限らず，各フェ
ーズごとに送信元プロセッサと送信先プロセッサの番号
を組にして対応させた情報を管理する形式にすることも
できる。
方向チャネル）の場合のフェーズ数の下限は，ａ2 ／４
であり，ａ＝８の場合，１６フェーズが最も少ないフェ
ーズ数となる。各フェーズにおいて，８個のプロセッサ
を２つのグループに分け，前述したアルゴリズムによっ
て４点サイクルを形成するフェーズを求めると，例え
ば，図８の（ロ）に示すような１６個のフェーズを定め
ることができる。なお，図８の（ロ）に示す８つの黒丸
が，各々図８の（イ）に示すプロセッサＰＥ１〜ＰＥ８
に対応している。図８の（ロ）に示す各フェーズを表す
ものとして，図９の（イ）に示すようなフェーズ管理テ
ーブル１２を作成する。このフェーズ管理テーブル１２
は，各フェーズごとに，各プロセッサが送信すべき送信
先プロセッサの情報を持つようになっている。なお，こ
のフェーズ管理テーブル１２は，全プロセッサに共通な
ものとして作成してもよく，また，各プロセッサごとに
自プロセッサが関係する情報だけを保持するように作成
してもよい。図９の（イ）に示す形式に限らず，各フェ
ーズごとに送信元プロセッサと送信先プロセッサの番号
を組にして対応させた情報を管理する形式にすることも
できる。
【００８１】図９の（イ）に示すフェーズ管理テーブル
１２の情報は，図８の（ロ）に示すフェーズ１〜フェー
ズ１６に対応しており，フェーズ１では，プロセッサＰ
Ｅ１からプロセッサＰＥ２へ，プロセッサＰＥ２からプ
ロセッサＰＥ５へ，プロセッサＰＥ５からプロセッサＰ
Ｅ６へ，プロセッサＰＥ６からプロセッサＰＥ１へ，そ
れぞれ同時にメッセージを送信するようになっている。
プロセッサＰＥ３，ＰＥ４，ＰＥ７，ＰＥ８は，フェー
ズ１ではメッセージの送信は行わない。
１２の情報は，図８の（ロ）に示すフェーズ１〜フェー
ズ１６に対応しており，フェーズ１では，プロセッサＰ
Ｅ１からプロセッサＰＥ２へ，プロセッサＰＥ２からプ
ロセッサＰＥ５へ，プロセッサＰＥ５からプロセッサＰ
Ｅ６へ，プロセッサＰＥ６からプロセッサＰＥ１へ，そ
れぞれ同時にメッセージを送信するようになっている。
プロセッサＰＥ３，ＰＥ４，ＰＥ７，ＰＥ８は，フェー
ズ１ではメッセージの送信は行わない。
【００８２】次のフェーズ２では，プロセッサＰＥ２か
らプロセッサＰＥ３へ，プロセッサＰＥ３からプロセッ
サＰＥ６へ，プロセッサＰＥ６からプロセッサＰＥ７
へ，プロセッサＰＥ７からプロセッサＰＥ２へ，それぞ
れ同時にメッセージを送信し，プロセッサＰＥ１，ＰＥ
４，ＰＥ５，ＰＥ８は，メッセージの送信を休む。
らプロセッサＰＥ３へ，プロセッサＰＥ３からプロセッ
サＰＥ６へ，プロセッサＰＥ６からプロセッサＰＥ７
へ，プロセッサＰＥ７からプロセッサＰＥ２へ，それぞ
れ同時にメッセージを送信し，プロセッサＰＥ１，ＰＥ
４，ＰＥ５，ＰＥ８は，メッセージの送信を休む。
【００８３】図８の（ロ）に示す全フェーズの中で，プ
ロセッサＰＥ１が送信するフェーズに着目してみると，
図９の（ロ）に示すようになる。なお，ここでは，プロ
セッサＰＥ１が自分自身に送信する場合があるとし，そ
れをフェーズ０として表している。
ロセッサＰＥ１が送信するフェーズに着目してみると，
図９の（ロ）に示すようになる。なお，ここでは，プロ
セッサＰＥ１が自分自身に送信する場合があるとし，そ
れをフェーズ０として表している。
【００８４】プロセッサＰＥ１は，フェーズ１でプロセ
ッサＰＥ２へ，フェーズ４でプロセッサＰＥ４へ，フェ
ーズ５でプロセッサＰＥ６へ，フェーズ８でプロセッサ
ＰＥ８へ，フェーズ９でプロセッサＰＥ３へ，フェーズ
１１でプロセッサＰＥ７へ，フェーズ１３でプロセッサ
ＰＥ５へ，各々メッセージを送信しており，フェーズ１
３で全プロセッサへのメッセージの送信を終わってい
る。
ッサＰＥ２へ，フェーズ４でプロセッサＰＥ４へ，フェ
ーズ５でプロセッサＰＥ６へ，フェーズ８でプロセッサ
ＰＥ８へ，フェーズ９でプロセッサＰＥ３へ，フェーズ
１１でプロセッサＰＥ７へ，フェーズ１３でプロセッサ
ＰＥ５へ，各々メッセージを送信しており，フェーズ１
３で全プロセッサへのメッセージの送信を終わってい
る。
【００８５】受信に関しても同様であり，図８の（ロ）
に示す１６フェーズのうちに，全プロセッサからの受信
が終了する。他のプロセッサについても同様であり，１
６フェーズで全対全通信が完了することになる。
に示す１６フェーズのうちに，全プロセッサからの受信
が終了する。他のプロセッサについても同様であり，１
６フェーズで全対全通信が完了することになる。
【００８６】〔両方向チャネルの場合の１次元トーラス
のフェーズの例〕両方向チャネルの場合には，単方向チ
ャネルのときのフェーズの中の互いに独立で相異なる通
信方向の２つの４点サイクルを重ね合わせることによ
り，フェーズ数を半減させることができる。ここで独立
とは，２つの４点サイクルの中で同じプロセッサが両方
とも送受信を行うことがないことを意味する。
のフェーズの例〕両方向チャネルの場合には，単方向チ
ャネルのときのフェーズの中の互いに独立で相異なる通
信方向の２つの４点サイクルを重ね合わせることによ
り，フェーズ数を半減させることができる。ここで独立
とは，２つの４点サイクルの中で同じプロセッサが両方
とも送受信を行うことがないことを意味する。
【００８７】具体的には，両方向チャネルの場合，図８
の（ロ）に示す単方向チャネルの場合の次のフェーズを
重ね合わせることで，フェーズ数を半減することができ
る。 (1) フェーズ１とフェーズ７ (2) フェーズ２とフェーズ８ (3) フェーズ３とフェーズ５ (4) フェーズ４とフェーズ６ (5) フェーズ９とフェーズ１２ (6) フェーズ１０とフェーズ１１ (7) フェーズ１３とフェーズ１５ (8) フェーズ１４とフェーズ１６ 図示省略するが，このように重ね合わせた(1) 〜(8)
を，両方向チャネルの場合の８個のフェーズとすること
により，１次元トーラス（両方向チャネル）の下限のフ
ェーズ数ａ2 ／８＝８で全対全通信を完了させることが
できる。
の（ロ）に示す単方向チャネルの場合の次のフェーズを
重ね合わせることで，フェーズ数を半減することができ
る。 (1) フェーズ１とフェーズ７ (2) フェーズ２とフェーズ８ (3) フェーズ３とフェーズ５ (4) フェーズ４とフェーズ６ (5) フェーズ９とフェーズ１２ (6) フェーズ１０とフェーズ１１ (7) フェーズ１３とフェーズ１５ (8) フェーズ１４とフェーズ１６ 図示省略するが，このように重ね合わせた(1) 〜(8)
を，両方向チャネルの場合の８個のフェーズとすること
により，１次元トーラス（両方向チャネル）の下限のフ
ェーズ数ａ2 ／８＝８で全対全通信を完了させることが
できる。
【００８８】〔２次元トーラス（単方向チャネルの場
合）の例〕２次元以上のトーラスの場合には，１次元ト
ーラスのときの通信方法を重ね合わせて通信経路を決定
し，同様に理論的下限の最適なフェーズを決めることが
できる。図１０は，その２次元トーラスにおける通信経
路の重ね合わせの例を説明するための図である。
合）の例〕２次元以上のトーラスの場合には，１次元ト
ーラスのときの通信方法を重ね合わせて通信経路を決定
し，同様に理論的下限の最適なフェーズを決めることが
できる。図１０は，その２次元トーラスにおける通信経
路の重ね合わせの例を説明するための図である。
【００８９】１次元トーラスの場合には，両方向チャネ
ルの場合にだけ，２つの４点サイクルを重ね合わせて，
１つのフェーズを構成することができたが，２次元トー
ラスでは，単方向チャネルであっても，複数の４点サイ
クルを重ね合わせることができる。
ルの場合にだけ，２つの４点サイクルを重ね合わせて，
１つのフェーズを構成することができたが，２次元トー
ラスでは，単方向チャネルであっても，複数の４点サイ
クルを重ね合わせることができる。
【００９０】例えば，８×８の２次元トーラスにおける
全対全通信では，８プロセッサの１次元トーラスにおけ
る全対全通信に１６フェーズ必要となるので，水平方向
およひ垂直方向の単純なクロス・プロダクトでは，２５
６フェーズ生じてしまう。
全対全通信では，８プロセッサの１次元トーラスにおけ
る全対全通信に１６フェーズ必要となるので，水平方向
およひ垂直方向の単純なクロス・プロダクトでは，２５
６フェーズ生じてしまう。
【００９１】図１０の（イ）〜（ニ）は，各々水平方
向，垂直方向の４点サイクルの通信経路を持つフェーズ
を表している。なお，図１０の（ハ）および（ニ）の例
では，垂直方向が２点サイクルとなっているが，Ｅ点，
Ｆ点で自分自身に送信していると考えると，４点を利用
していることにかわりはない。
向，垂直方向の４点サイクルの通信経路を持つフェーズ
を表している。なお，図１０の（ハ）および（ニ）の例
では，垂直方向が２点サイクルとなっているが，Ｅ点，
Ｆ点で自分自身に送信していると考えると，４点を利用
していることにかわりはない。
【００９２】この図１０に示す例を見ると明らかなよう
に，図１０の（イ）と（ロ）は，送受信プロセッサおよ
び通信経路に重複するものがないので，重ね合わせるこ
とが可能である。また，図１０の（ハ）と（ニ）につい
ても，重ね合わせることが可能である。
に，図１０の（イ）と（ロ）は，送受信プロセッサおよ
び通信経路に重複するものがないので，重ね合わせるこ
とが可能である。また，図１０の（ハ）と（ニ）につい
ても，重ね合わせることが可能である。
【００９３】このように，水平方向およひ垂直方向の単
純なクロス・プロダクトで生成される２５６フェーズ
は，２つずつのフェーズの重ね合わせが可能であるの
で，半分の１２８フェーズに再構成することができ，こ
うして決められた１２８フェーズにより，全対全通信を
完了させることができる。これは理論的下限に一致す
る。
純なクロス・プロダクトで生成される２５６フェーズ
は，２つずつのフェーズの重ね合わせが可能であるの
で，半分の１２８フェーズに再構成することができ，こ
うして決められた１２８フェーズにより，全対全通信を
完了させることができる。これは理論的下限に一致す
る。
【００９４】両方向チャネルの場合，および高次元トー
ラスについても，この方法を同様に拡張して，最適な全
対全通信を実現するフェーズを決めることができる。
ラスについても，この方法を同様に拡張して，最適な全
対全通信を実現するフェーズを決めることができる。
【００９５】〔実施例のフローチャート〕図１１は，本
発明の実施例のフローチャートを示す。本発明による処
理の流れは，例えば図１１に示す(a) 〜(f) のようにな
る。
発明の実施例のフローチャートを示す。本発明による処
理の流れは，例えば図１１に示す(a) 〜(f) のようにな
る。
【００９６】(a) トーラスネットワークの構造に応じ
て，理論的下限となるフェーズ数分の各フェーズにおけ
る送信元，送信先の組み合わせのテーブル（フェーズ管
理テーブル１２）を作る。
て，理論的下限となるフェーズ数分の各フェーズにおけ
る送信元，送信先の組み合わせのテーブル（フェーズ管
理テーブル１２）を作る。
【００９７】(b) 全対全通信を行うにあたって，フェー
ズ管理テーブル１２から１つずつ順番にフェーズを選
ぶ。 (c) そのフェーズでは，自分が送信元になっているかど
うかをフェーズ管理テーブル１２を参照して判定する。
送信元になっていない場合には，そのフェーズにおける
送信は休む。
ズ管理テーブル１２から１つずつ順番にフェーズを選
ぶ。 (c) そのフェーズでは，自分が送信元になっているかど
うかをフェーズ管理テーブル１２を参照して判定する。
送信元になっていない場合には，そのフェーズにおける
送信は休む。
【００９８】(d) 自分が送信元になっていれば，そのフ
ェーズにおける送信先の情報をメッセージのヘッダに付
加し，メッセージを送信する。 (e) 各プロセッサのメッセージ送信が完了し，次のフェ
ーズへの移行が可能になるまで，プロセッサ間の同期を
とる。
ェーズにおける送信先の情報をメッセージのヘッダに付
加し，メッセージを送信する。 (e) 各プロセッサのメッセージ送信が完了し，次のフェ
ーズへの移行が可能になるまで，プロセッサ間の同期を
とる。
【００９９】(f) フェーズを全て選び終わったかどうか
を判定し，全て選び終わったならば，全対全通信を完了
する。未処理のフェーズがあれば，処理(b) へ戻り，同
様に次のフェーズの処理を行う。
を判定し，全て選び終わったならば，全対全通信を完了
する。未処理のフェーズがあれば，処理(b) へ戻り，同
様に次のフェーズの処理を行う。
【０１００】例えば，以上のような全対全通信の手順を
実現するプログラムを，各アプリケーションが共通に使
用できるように，ソフトウェア部品化しておけば，どの
ようなアプリケーションもそのソフトウェア部品を組み
込んで，簡単に最適な全対全通信を実現することができ
るようになる。
実現するプログラムを，各アプリケーションが共通に使
用できるように，ソフトウェア部品化しておけば，どの
ようなアプリケーションもそのソフトウェア部品を組み
込んで，簡単に最適な全対全通信を実現することができ
るようになる。
【０１０１】１次元トーラスの場合のフェーズの送信
元，送信先の組み合わせのテーブルは，あらかじめ作成
し与えてもよいし，実行時に動的に作成するようにして
もよい。後者は，プロセッサの数が固定されていない場
合に有効である。
元，送信先の組み合わせのテーブルは，あらかじめ作成
し与えてもよいし，実行時に動的に作成するようにして
もよい。後者は，プロセッサの数が固定されていない場
合に有効である。
【０１０２】上記処理(e) における送信後の同期のとり
方は，並列計算機が同期のためのハードウェアを持って
いる場合には，それを利用する。持っていない場合に
は，例えば送信するデータの大きさと，通信路の通信レ
ートとから，送信に必要な時間を計算し，その時間ウェ
イト（Ｗａｉｔ）した後，次の動作に移るようにして，
各フェーズ終了の同期を実現することができる。
方は，並列計算機が同期のためのハードウェアを持って
いる場合には，それを利用する。持っていない場合に
は，例えば送信するデータの大きさと，通信路の通信レ
ートとから，送信に必要な時間を計算し，その時間ウェ
イト（Ｗａｉｔ）した後，次の動作に移るようにして，
各フェーズ終了の同期を実現することができる。
【０１０３】
【発明の効果】以上説明したように，本発明によれば，
トーラスネットワークを持つ並列計算機において，最適
な全対全通信を実現することができる。その結果，全対
全通信を用いるアプリケーションの実行が高速化され，
並列計算機の効率的な利用が可能になる。
トーラスネットワークを持つ並列計算機において，最適
な全対全通信を実現することができる。その結果，全対
全通信を用いるアプリケーションの実行が高速化され，
並列計算機の効率的な利用が可能になる。
【図１】本発明の原理説明図である。
【図２】本発明を説明するための４点サイクルの例を示
す図である。
す図である。
【図３】本発明を説明するための２つのフェーズの重ね
合わせ説明図である。
合わせ説明図である。
【図４】２次元トーラスについての本発明を説明するた
めのクロス・プロダクトの例を示す図である。
めのクロス・プロダクトの例を示す図である。
【図５】本発明を説明するための２次元トーラスの通信
経路を定める重ね合わせの例を示す図である。
経路を定める重ね合わせの例を示す図である。
【図６】本発明を説明するための長方形形状２次元トー
ラスの例を示す図である。
ラスの例を示す図である。
【図７】本発明の実施例に係る並列計算機のプロセッサ
の構成例を示す図である。
の構成例を示す図である。
【図８】本発明の実施例による１次元トーラス（単方向
チャネル）のフェーズの例を示す図である。
チャネル）のフェーズの例を示す図である。
【図９】本発明の実施例で用いるフェーズ管理テーブル
の例を示す図である。
の例を示す図である。
【図１０】本発明の実施例を説明するための２次元トー
ラスの例を示す図である。
ラスの例を示す図である。
【図１１】本発明の実施例のフローチャートを示す図で
ある。
ある。
【図１２】従来技術による全対全通信説明図である。
ＰＥ１〜ＰＥ８ プロセッサ １１ フェーズ管理手段 １２ フェーズ管理テーブル １３ メッセージ送信処理手段 １４ ルーティングコントローラ １５ トーラスネットワーク
【手続補正書】
【提出日】平成３年１１月２８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (6)
- 【請求項１】 ａ1 ×ａ2 ×…×ａn のｎ次元トーラス
ネットワーク(15)を持ち，このトーラスネットワークを
用いてプロセッサ間の全対全通信を行う並列計算機にお
いて，全対全通信を行うにあたって，あらかじめトーラ
スネットワークの構造とプロセッサ台数に応じて定めら
れた個数の送受信フェーズが用意され，その各フェーズ
ごとに，送信元および送信先プロセッサを決める情報を
管理するフェーズ管理手段(11)と，各プロセッサにおい
て所定のフェーズの順番に従い，自プロセッサが送信元
プロセッサになっている場合に，そのフェーズにおいて
前記フェーズ管理手段(11)により定められている送信先
プロセッサに対し，自プロセッサからメッセージを送信
するメッセージ送信処理手段(13)とを備え，プロセッサ
間の全対全通信を行うように構成されていることを特徴
とする並列計算機。 - 【請求項２】 ａ1 ×ａ2 ×…×ａn のｎ次元トーラス
ネットワーク(15)を持つ並列計算機における全対全通信
方法において，プロセッサ間の接続チャネルが単方向で
ある場合に，トーラスネットワークの構造によって決ま
るａ1 ，ａ2 ，…，ａn の最大値をａmax ，プロセッサ
台数をＰとしたとき，ａmax Ｐ／４個の所定の送受信フ
ェーズを順番に進め，各プロセッサは，各フェーズにお
いてあらかじめ定められた自プロセッサの送信先プロセ
ッサに対し，メッセージを送信することを特徴とする並
列計算機における全対全通信方法。 - 【請求項３】 請求項２記載の並列計算機における全対
全通信方法において，各フェーズにおける送信元プロセ
ッサと送信先プロセッサの通信経路を定める際に，ｎ次
元トーラスネットワークにおける１つのトーラスにおい
てａi 個のプロセッサを隣合うａi ／２個の２つのグル
ープに分け，第１のグループにおける端のプロセッサを
第１のプロセッサとし，第１のグループにおける残りの
プロセッサの中から第２のプロセッサを選んだ後，第１
のプロセッサおよび第２のプロセッサからそれぞれａi
／２個離れた第２のグループの中のプロセッサを，第３
のプロセッサおよび第４のプロセッサとして選び，第
１，第２，第３および第４のプロセッサにより４点サイ
クルを形成する通信経路とすることを特徴とする並列計
算機における全対全通信方法。 - 【請求項４】 ａ1 ×ａ2 ×…×ａn のｎ次元トーラス
ネットワーク(15)を持つ並列計算機における全対全通信
方法において，プロセッサ間の接続チャネルが両方向で
ある場合に，トーラスネットワークの構造によって決ま
るａ1 ，ａ2 ，…，ａn の最大値をａmax ，プロセッサ
台数をＰとしたとき，ａmax Ｐ／８個の所定の送受信フ
ェーズを順番に進め，各プロセッサは，各フェーズにお
いてあらかじめ定められた自プロセッサの送信先プロセ
ッサに対し，メッセージを送信することを特徴とする並
列計算機における全対全通信方法。 - 【請求項５】 請求項４記載の並列計算機における全対
全通信方法において，プロセッサ間の接続チャネルが単
方向である場合に想定されるフェーズにおける互いに独
立で相異なる通信方向の２つのフェーズを重ね合わせ
て，プロセッサ間の接続チャネルが両方向である場合の
フェーズの通信経路が決定されたフェーズを用いること
により，全対全通信を行うことを特徴とする並列計算機
における全対全通信方法。 - 【請求項６】 請求項２，請求項３，請求項４または請
求項５記載の並列計算機における全対全通信方法におい
て，トーラスネットワークの次元が２以上のとき，各次
元のトーラスネットワークが１次元のときに想定される
フェーズにおける通信経路を組み合わせて，各フェーズ
における通信経路を決定し，その中で複数の互いに独立
な通信経路を持つものを重ね合わせることにより，フェ
ーズ数が単方向チャネルの場合に前記ａmax Ｐ／４個，
両方向チャネルの場合に前記ａmax Ｐ／８個となるフェ
ーズを用いることを特徴とする並列計算機における全対
全通信方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31060591A JP2601591B2 (ja) | 1991-11-26 | 1991-11-26 | 並列計算機およびその全対全通信方法 |
| EP19920310824 EP0544532B1 (en) | 1991-11-26 | 1992-11-26 | A parallel computer and its all-to-all communications method |
| AU29678/92A AU658951B2 (en) | 1991-11-26 | 1992-11-26 | A parallel computer and its all-to-all communications method |
| US07/982,579 US5826033A (en) | 1991-11-26 | 1992-11-27 | Parallel computer apparatus and method for performing all-to-all communications among processing elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31060591A JP2601591B2 (ja) | 1991-11-26 | 1991-11-26 | 並列計算機およびその全対全通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05151181A true JPH05151181A (ja) | 1993-06-18 |
| JP2601591B2 JP2601591B2 (ja) | 1997-04-16 |
Family
ID=18007273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31060591A Expired - Lifetime JP2601591B2 (ja) | 1991-11-26 | 1991-11-26 | 並列計算機およびその全対全通信方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5826033A (ja) |
| EP (1) | EP0544532B1 (ja) |
| JP (1) | JP2601591B2 (ja) |
| AU (1) | AU658951B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114440A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 一意情報集団通信プログラム、コンピュータ、一意情報集団通信方法、および記録媒体 |
| US7853147B2 (en) | 2005-02-03 | 2010-12-14 | Fujitsu Limited | Information processing system, calculation node, and control method of information processing system |
| JP2011108202A (ja) * | 2009-11-20 | 2011-06-02 | Fujitsu Ltd | コンピュータ、プロセス間通信プログラム、およびプロセス間通信方法 |
| JP2011141751A (ja) * | 2010-01-07 | 2011-07-21 | Nec Corp | 並列コンピュータシステム、プロセッサ、同期装置、通信方法および通信支援方法 |
| JP2013037723A (ja) * | 2009-11-16 | 2013-02-21 | Internatl Business Mach Corp <Ibm> | ネットワークを構成している複数のノード（プロセッサ）間において、全対全通信（Ａ２Ａ：ａｌｌ−ｔｏ−ａｌｌｃｏｍｍｕｎｉｃａｔｉｏｎ）を含む、複数の計算処理をスケジューリングする方法、プログラム及び並列計算機システム。 |
| JP2014137732A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 情報処理システム及び情報処理システムの制御方法 |
| US10430375B2 (en) | 2009-09-01 | 2019-10-01 | Fujitsu Limited | Parallel computing system and communication control program |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06290158A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 再構成可能なトーラス・ネットワーク方式 |
| FI102344B1 (fi) * | 1996-02-05 | 1998-11-13 | Nokia Telecommunications Oy | Integroitu puheenkoodaus |
| US6289021B1 (en) | 1997-01-24 | 2001-09-11 | Interactic Holdings, Llc | Scaleable low-latency switch for usage in an interconnect structure |
| US6023753A (en) * | 1997-06-30 | 2000-02-08 | Billion Of Operations Per Second, Inc. | Manifold array processor |
| US6961782B1 (en) * | 2000-03-14 | 2005-11-01 | International Business Machines Corporation | Methods for routing packets on a linear array of processors |
| US6967950B2 (en) * | 2000-08-11 | 2005-11-22 | Texas Instruments Incorporated | Pull transfers and transfer receipt confirmation in a datapipe routing bridge |
| GB2370380B (en) | 2000-12-19 | 2003-12-31 | Picochip Designs Ltd | Processor architecture |
| GB2396446B (en) * | 2002-12-20 | 2005-11-16 | Picochip Designs Ltd | Array synchronization |
| GB2398650B (en) * | 2003-02-21 | 2006-09-20 | Picochip Designs Ltd | Communications in a processor array |
| TW200416522A (en) | 2003-02-25 | 2004-09-01 | Asustek Comp Inc | Portable computer carrying desktop computer processor and power management method thereof |
| US7185138B1 (en) | 2004-05-14 | 2007-02-27 | Peter Galicki | Multi-dimensional data routing fabric |
| US7401203B2 (en) * | 2004-09-14 | 2008-07-15 | International Business Machines Corporation | Method for wiring allocation and switch configuration in a multiprocessor environment |
| WO2009028231A1 (ja) * | 2007-08-24 | 2009-03-05 | Nec Corporation | 通信方法 |
| GB2454865B (en) | 2007-11-05 | 2012-06-13 | Picochip Designs Ltd | Power control |
| US20090313413A1 (en) * | 2008-06-12 | 2009-12-17 | Yariv Aridor | method for wiring allocation and switch configuration in a multiprocessor environment |
| US8131975B1 (en) | 2008-07-07 | 2012-03-06 | Ovics | Matrix processor initialization systems and methods |
| US7958341B1 (en) | 2008-07-07 | 2011-06-07 | Ovics | Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory |
| US8145880B1 (en) | 2008-07-07 | 2012-03-27 | Ovics | Matrix processor data switch routing systems and methods |
| US8327114B1 (en) * | 2008-07-07 | 2012-12-04 | Ovics | Matrix processor proxy systems and methods |
| GB2470037B (en) | 2009-05-07 | 2013-07-10 | Picochip Designs Ltd | Methods and devices for reducing interference in an uplink |
| GB2470891B (en) | 2009-06-05 | 2013-11-27 | Picochip Designs Ltd | A method and device in a communication network |
| GB2470771B (en) | 2009-06-05 | 2012-07-18 | Picochip Designs Ltd | A method and device in a communication network |
| GB2474071B (en) | 2009-10-05 | 2013-08-07 | Picochip Designs Ltd | Femtocell base station |
| GB2482869B (en) | 2010-08-16 | 2013-11-06 | Picochip Designs Ltd | Femtocell access control |
| GB2489919B (en) | 2011-04-05 | 2018-02-14 | Intel Corp | Filter |
| GB2489716B (en) | 2011-04-05 | 2015-06-24 | Intel Corp | Multimode base system |
| GB2491098B (en) | 2011-05-16 | 2015-05-20 | Intel Corp | Accessing a base station |
| KR102610984B1 (ko) * | 2017-01-26 | 2023-12-08 | 한국전자통신연구원 | 토러스 네트워크를 이용하는 분산 파일 시스템 및 토러스 네트워크를 이용하는 분산 파일 시스템의 운영 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163176A (en) * | 1980-12-29 | 1992-11-10 | Raytheon Company | All weather tactical strike system (AWTSS) and method of operation |
| US4645874A (en) * | 1982-07-16 | 1987-02-24 | At&T Bell Laboratories | Message routing through data communication networks |
| US4933933A (en) * | 1986-12-19 | 1990-06-12 | The California Institute Of Technology | Torus routing chip |
| US5008882A (en) * | 1987-08-17 | 1991-04-16 | California Institute Of Technology | Method and apparatus for eliminating unsuccessful tries in a search tree |
| US5105424A (en) * | 1988-06-02 | 1992-04-14 | California Institute Of Technology | Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network |
| JP3072646B2 (ja) * | 1989-03-20 | 2000-07-31 | 富士通株式会社 | 並列計算機間通信制御方式 |
| US5218676A (en) * | 1990-01-08 | 1993-06-08 | The University Of Rochester | Dynamic routing system for a multinode communications network |
| CA2024997A1 (en) * | 1990-03-06 | 1991-09-07 | David J. Pope | Adaptive equalisers |
| US5278975A (en) * | 1990-06-14 | 1994-01-11 | Fujitsu Limited | Synchronization control system in a parallel computer |
| US5228138A (en) * | 1991-01-23 | 1993-07-13 | Massachusetts Institute Of Technology | Synchronization of hardware oscillators in a mesh-connected parallel processor |
-
1991
- 1991-11-26 JP JP31060591A patent/JP2601591B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-26 EP EP19920310824 patent/EP0544532B1/en not_active Expired - Lifetime
- 1992-11-26 AU AU29678/92A patent/AU658951B2/en not_active Ceased
- 1992-11-27 US US07/982,579 patent/US5826033A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7853147B2 (en) | 2005-02-03 | 2010-12-14 | Fujitsu Limited | Information processing system, calculation node, and control method of information processing system |
| WO2008114440A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 一意情報集団通信プログラム、コンピュータ、一意情報集団通信方法、および記録媒体 |
| US8185656B2 (en) | 2007-03-20 | 2012-05-22 | Fujitsu Limited | Process and computer for collectively transmitting unique messages, and recording medium storing a program for collectively transmitting unique messages |
| JP5056844B2 (ja) * | 2007-03-20 | 2012-10-24 | 富士通株式会社 | 一意情報集団通信プログラム、計算ノード、および一意情報集団通信方法 |
| US10430375B2 (en) | 2009-09-01 | 2019-10-01 | Fujitsu Limited | Parallel computing system and communication control program |
| JP2013037723A (ja) * | 2009-11-16 | 2013-02-21 | Internatl Business Mach Corp <Ibm> | ネットワークを構成している複数のノード（プロセッサ）間において、全対全通信（Ａ２Ａ：ａｌｌ−ｔｏ−ａｌｌｃｏｍｍｕｎｉｃａｔｉｏｎ）を含む、複数の計算処理をスケジューリングする方法、プログラム及び並列計算機システム。 |
| US9251118B2 (en) | 2009-11-16 | 2016-02-02 | International Business Machines Corporation | Scheduling computation processes including all-to-all communications (A2A) for pipelined parallel processing among plurality of processor nodes constituting network of n-dimensional space |
| JP2011108202A (ja) * | 2009-11-20 | 2011-06-02 | Fujitsu Ltd | コンピュータ、プロセス間通信プログラム、およびプロセス間通信方法 |
| JP2011141751A (ja) * | 2010-01-07 | 2011-07-21 | Nec Corp | 並列コンピュータシステム、プロセッサ、同期装置、通信方法および通信支援方法 |
| JP2014137732A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 情報処理システム及び情報処理システムの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0544532A3 (ja) | 1995-05-17 |
| AU2967892A (en) | 1993-06-17 |
| EP0544532B1 (en) | 2001-10-24 |
| AU658951B2 (en) | 1995-05-04 |
| US5826033A (en) | 1998-10-20 |
| EP0544532A2 (en) | 1993-06-02 |
| JP2601591B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05151181A (ja) | 並列計算機およびその全対全通信方法 | |
| US5944779A (en) | Cluster of workstations for solving compute-intensive applications by exchanging interim computation results using a two phase communication protocol | |
| Lin et al. | Multicast communication in multicomputer networks | |
| KR101298367B1 (ko) | 전송 기능을 갖는 메모리 노드를 서로 접속한 스토리지 장치 및 데이터 처리 방법 | |
| Adachi et al. | The design of ultra scalable MPI collective communication on the K computer | |
| US7239606B2 (en) | Scalable configurable network of sparsely interconnected hyper-rings | |
| EP0419201A2 (en) | Communication control system between parallel computers | |
| CN115567501A (zh) | 基于PoS共识的web3 Dapp跨链系统及方法 | |
| Goldman et al. | Exchanging messages of different sizes | |
| JP2013145592A (ja) | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 | |
| Fortier | CRC Handbook of Local Area Network Software: Concepts and Technology | |
| CN112925739A (zh) | 应用于众核芯片的通信方法、众核芯片及存储介质 | |
| US9948543B2 (en) | Mechanism to extend the remote get to do async rectangle broadcast on a rectangle with wild cards in the packet header | |
| Papadopoulos et al. | Coordination of distributed and parallel activities in the IWIM model | |
| Ranade et al. | Nearly tight bounds for wormhole routing | |
| CN113688352B (zh) | 一种数据处理系统、方法及装置 | |
| JP5628397B2 (ja) | ストレージ装置 | |
| Ghatpande et al. | Analysis of divisible load scheduling with result collection on heterogeneous systems | |
| Isaiah et al. | Mobile agents in distributed environment for information retrieval | |
| Uehara | Metabolic Computing: Towards Truly Renewable Systems | |
| US8010771B2 (en) | Communication system for controlling intercommunication among a plurality of communication nodes | |
| de Cerio et al. | A Systematic Approach to Develop Efficient Complete Exchange Algorithms for Meshes and Tori | |
| JP2625300B2 (ja) | データ通信ネットワークシステム | |
| Fleury et al. | Analysis of deadlock-free path-based wormhole multicasting in meshes in case of contentions | |
| Jia | Process cooperation in multiple message broadcast |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |