JPH05151085A - 仮想メモリ方式計算機システム用プロセツサ - Google Patents

Abstract

(57)【要約】 【目的】 アドレス変換テーブルの内容更新に際して無
駄な更新が生じないようにでき、プログラムの実行を切
り換える際のオーバヘッドを軽減し、資源の高級化を必
要とせずに既存のシステムとの互換性を保って仮想メモ
リ方式計算機システムの動作効率を向上すること。 【構成】 仮想メモリ方式に於て仮想アドレスを物理ア
ドレスに変換するアドレス変換テーブルを有する仮想メ
モリ方式計算機システム用プロセッサに於て、アドレス
変換テーブル１５を複数個の領域に分割し、分割された
領域毎に個別にテーブル操作されるよう構成する。アド
レス変換テーブル１５は、分割された領域毎に更新操作
を行われ得るようになり、指定された仮想アドレス空間
の領域毎にアドレス変換テーブルを指定され、本当に無
効になる仮想アドレス空間のアドレス変換の際に必要と
なるデータのみを無効とされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、仮想メモリ方式計算機
システム用プロセッサに関し、特に直接変換テーブルを
用いる仮想メモリ方式計算機システム用プロセッサに関
するものである。

【０００２】

【従来の技術】直接変換テーブルを用いる仮想メモリ方
式計算機システムのプロセッサは、メモリ管理機構とし
て、仮想アドレスを物理アドレスに変換するアドレス変
換テーブルをハードウェア構成により内蔵している。

【０００３】上述の如き仮想メモリ方式計算機システム
に於いては、仮想メモリを取り扱うプロセッサが仮想ア
ドレスから物理アドレスに変換する度にアドレス変換テ
ーブルのデータを検索するから、このデータの検索時間
がアドレス変換の効率を左右する。

【０００４】従来のプロセッサのアドレス変換テーブル
は、仮想アドレスをキーとして物理アドレスを管理し、
その全ての仮想アドレス空間に亘って一個のアドレス変
換テーブルとして取り扱われている。

【０００５】アドレス変換テーブルの内容は、各プログ
ラムが個々の仮想アドレス空間内アドレスをもって生成
される都合上、各プログラム間にて物理アドレスが重複
しないよう、プログラムの実行が切換えられる際に、オ
ペレーティングシステムにより無効にされる必要があ
り、アドレス変換テーブルは全ての仮想アドレス空間に
亘って一個のアドレス変換テーブルとして取り扱われて
いるから、このアドレス変換テーブルの内容は、プログ
ラムの実行が切換えられる際に、全て無効にされてい
る。

【０００６】

【発明が解決しようとする課題】上述の如きアドレス変
換テーブルの更新操作では、ライトウェイト（ｌｉｇｈ
ｔ−ｗｅｉｇｈｔ）型のプログラミングモデルのシステ
ムを構築する場合、プログラムの実行環境を切換える時
に有効なデータをも無効にする場合が生じることがあ
る。

【０００７】たとえば、同一プログラムを複数のライト
ウェイトプロセスが実行する場合、同じプログラム上で
動作しているプロセス間で実行権が切換えられる時に
は、プログラムの実行命令がある仮想アドレス空間のア
ドレス変換テーブルの内容を無効にする必要はなく、各
ライトウェイトプロセスに割り当てられている仮想アド
レスに対応するアドレス変換テーブルの内容だけを無効
にすればよい。

【０００８】換言すれば、データ共有型プログラムに於
ては、共有データ部分の内容は無効にされる必要はな
い。

【０００９】これに対し、現状のプロセッサが提供して
いるアドレス変換テーブルに関する操作には、特定の仮
想アドレスを無効にする機能はあるが、あるまとまった
範囲のアドレス空間に対応するアドレス変換テーブルの
内容を無効にする機能はない。このため、ライトウェイ
ト型のプロセスを切換える際、アドレス変換テーブルの
内容の更新に無駄が発生し、これはシステムの動作効率
を低下させる原因になる。

【００１０】本発明は、従来のアドレス変換テーブルを
有する仮想メモリ方式計算機システム用プロセッサに於
ける上述の如き問題点に着目してなされたものであり、
アドレス変換テーブルの内容更新に際して無駄な更新が
生じないようにでき、プログラムの実行を切り換える際
のオーバヘッドを軽減し、資源の高級化を必要とせずに
既存のシステムとの互換性を保って仮想メモリ方式計算
機システムの動作効率を向上する仮想メモリ方式計算機
システム用プロセッサを提供することを目的としてい
る。

【００１１】

【課題を解決するための手段】上述の如き目的は、本発
明によれば、仮想メモリ方式に於て仮想アドレスを物理
アドレスに変換するアドレス変換テーブルを有する仮想
メモリ方式計算機システム用プロセッサに於て、前記ア
ドレス変換テーブルが、複数個の領域に分割され、分割
された領域毎に個別にテーブル操作されるよう構成され
ていることを特徴とする仮想メモリ方式計算機システム
用プロセッサによって達成される。

【００１２】

【作用】上述の如き仮想メモリ方式計算機システム用プ
ロセッサに於いては、プロセッサが内蔵しているアドレ
ス変換テーブルを、ユーザが任意に分割し、各々に仮想
アドレスの領域の割り当てができるインタフェースを備
えたメモリ管理機構が提供されればよく、指定されたア
ドレスに対応するアドレス変換のためのデータは、ユー
ザが指定したアドレス変換テーブルに格納される。

【００１３】これによりアドレス変換テーブルは、分割
された領域毎に更新操作を行われ得るようになり、指定
された仮想アドレス空間の領域毎にアドレス変換テーブ
ルを指定され、本当に無効になる仮想アドレス空間のア
ドレス変換の際に必要となるデータのみを無効とされ
る。このことにより有効な仮想アドレス空間のアドレス
変換の際に必要となるデータを保存でき、複数のライト
ウェート型プログラミングモデルのシステムに於いて、
仮想アドレス空間を共有しているプログラムを実行する
場合、プログラムの実行を切換える際に発生するオーバ
ヘッドが軽減される。

【００１４】

【実施例】以下に添付の図を参照して本発明を実施例に
ついて詳細に説明する。

【００１５】図１は本発明による仮想メモリ方式計算機
システム用プロセッサの一実施例を示している。仮想メ
モリ方式計算機システム用プロセッサは、プログラムカ
ウント部１とアドレス／データ部２とを含む実行ユニッ
ト３と、メモリ管理ユニット４とを有している。メモリ
管理ユニット４は仮想アドレスを物理アドレスに変換す
るアドレス変換テーブル５を有している。アドレス変換
テーブル５は、仮想アドレスをキーとして物理アドレス
を管理するものであり、図２に例示されている如く、仮
想アドレス部と物理アドレス部とを有し、更に属性情報
の有無を示す部分と備えている。

【００１６】実行ユニット３にはデータバス６と命令バ
ス７とデータアドレスバス８とが接続されており、デー
タバス６と命令バス７はバス切替部９により物理アドレ
スバス１０と論理アドレスバス１１の何れかに選択的に
切替接続されるようになっている。

【００１７】命令バス７には命令キャシュ１２が接続さ
れ、データアドレスバス８にはデータキャシュ１３が接
続されている。

【００１８】物理アドレスバス１０はアドレスパッド１
４に直接接続され、実行ユニット３よりの物理アドレス
は物理アドレスバス１０によりアドレスパッド１４へ直
接伝送されるようになっている。

【００１９】論理アドレスバス１１はメモリ管理ユニッ
ト４に接続され、実行ユニット３より論理アドレスバス
１１を介してメモリ管理ユニット４に入力される論理ア
ドレス、即ち仮想アドレスは、メモリ管理ユニット４の
アドレス変換テーブル５により物理アドレスに変換さ
れ、物理アドレスバス１５によりアドレスパッド１４へ
伝送されるようになっている。

【００２０】メモリ管理ユニット４は制御信号バス１６
により実行ユニット３よりアドレス変換テーブル５の操
作に関する命令を与えられ、システムの初期化時に、図
２に例示されている如き特定の仮想アドレス空間の領域
のアドレス変換に使用されるアドレス変換テーブル５を
生成するようになっている。

【００２１】図３はメモリ管理ユニット４のアドレス変
換テーブル５によるアドレス変換時の処理フローを示し
ている。この処理フローは、アドレス変換が必要、ある
いはアドレス変換テーブルの情報が必要な場合に実行さ
れ、この処理フローに於いては、先ずアドレス変換テー
ブル５に仮想アドレス変換に必要なデータがあるか否か
の判別を行う（ステップ１０）。

【００２２】アドレス変換テーブル５に仮想アドレス変
換に必要なデータがある場合は、そのアドレス変換テー
ブル５より仮想アドレスに対応する物理アドレスを取り
出すことが行われる（ステップ２０）。

【００２３】アドレス変換テーブル５に仮想アドレス変
換に必要なデータがない場合は、メモリに於けるページ
テーブルを検索し（ステップ３０）、検索したページテ
ーブルよりアドレス変換に必要なデータをアドレス変換
テーブル５に取り込り、ステップ１０に戻ることが行れ
る（ステップ４０）。

【００２４】アドレス変換テーブル５は、プログラムを
配置した領域をアドレス変換するためのアドレス変換テ
ーブル部５ａと、プログラムの実行に必要とする領域を
アドレス変換するためのアドレス変換テーブル部５ｂと
に区分される。

【００２５】この場合、プログラムを配置した領域はプ
ログラムを外部メモリより内部メモリに配置ある領域で
あり、プログラムの実行に必要とする領域はロードされ
たプログラムをプロセッサが実行する際に必要とされる
作業領域であり、この作業領域は、スタック、タスクの
切換時にプロセッサの情報を格納する領域であってオペ
レーションシステムが提供する実行単位固有の領域であ
り、例えば或るプログラムを複数のライトウェイトプロ
セスと呼ばれる実行にて実行するプログラミングモデル
に於いて、ライトウェイトプロセスの実行時に必要とさ
れる各ライトウェイトプロセス固有の領域である。

【００２６】アドレス変換テーブル５の分割領域は、シ
ステムの初期化時にシステムに提供する仮想アドレス空
間に応じて決定され、図２に於いては、４Ｇバイトの仮
想アドレス空間を提供するシステムに於いて、アドレス
変換テーブル部５ａは０Ｇバイトより３Ｇバイトまでの
仮想アドレス空間のためのアドレス変換テーブルとさ
れ、アドレス変換テーブル部５ｂは３Ｇバイトより４Ｇ
バイトまでの仮想アドレス空間のためのアドレス変換テ
ーブル部５ｂとされている。

【００２７】アドレス変換テーブル５は仮想アドレスの
ビットパターンに従って上述の如く分割され、変換され
る仮想アドレスは、そのビットパターンと一致するアド
レス変換テーブルの情報により変換され、あるいはその
テーブルの情報を更新する。

【００２８】アドレス変換テーブル部５ｂを無効とする
場合は、システム初期化時の指定値、あるいは命令結果
としての返値により、アドレスのビットパターンを指定
して、その内容を無効になる命令が発行される。

【００２９】アドレス変換テーブル５の分割をプロセッ
サに指示するインタフェースとしては、例えば、ａｔｃ
ｄｉｖ、ｖａｌｕｅ、レジスタが与えられ、ｖａｌｕｅ
はアドレス変換テーブルを分割するためのデータレジス
タであり、この命令が実行されることによりアドレス変
換テーブルが分割される。以後、この分割されたテーブ
ルの操作、例えばテーブルの内容を無効するなどは、こ
のレジスタに対して行われる。このレジスタの個数とし
て２〜４個程度、必要である。

【００３０】ｖａｌｕｅとして与えるデータのフォーマ
ットは図４に示されている。

【００３１】ｖａｌｕｅとして与えるデータのフォーマ
ットとうち、仮想アドレスベースはアドレス変換テーブ
ルを仮想アドレスのビットパターンに従って分割する場
合に、その仮想アドレスのパターンの一部として与えら
れ、仮想アドレスのベースアドレスである。このビット
パターンは、３２ビットで表されるアドレスのうち、上
位８ビットに関するものである。仮想アドレス空間の分
割は、１６ＭＢ単位で行われることになる。

【００３２】仮想アドレス空間のサイズは仮想アドレス
のビットパターンの一部として与えられ、仮想アドレス
ベースで始まる領域のサイズを指定するもので、これは
１６ＭＢ単位での個数である。

【００３３】アドレス変換テーブルの個数は、仮想アド
レスベースと仮想アドレス空間のサイズとで指定された
仮想アドレスパターン毎にアドレス変換テーブルを分割
する場合に於いて、前記仮想アドレスパターンに一致す
る領域のアドレス変換のためのテーブルのエントリの数
を指定するものである。

【００３４】属性情報は、プロテクト情報など、分割さ
れるアドレス変換テーブルの属性情報である。

【００３５】図５はアドレス変換テーブルを分割する処
理フローを示している。この処理フローに於いては、先
ずアドレス変換テーブルに登録される仮想アドレスのビ
ットパターン、分割されるアドレス変換テーブルのサイ
ズを与え（ステップ１００）、次に本来のアドレス変換
テーブルを、ステップ１００にて指定された仮想アドレ
スパターンをもつアドレスを変換するためのアドレス変
換テーブルとその他のものとに分割する（ステップ１１
０）。

【００３６】図６は仮想アドレスベースと仮想アドレス
空間のサイズとを解図的に示している。この場合、プロ
セッサは仮想アドレス空間のサイズにより画定された領
域Ａのアドレス変換に必要な情報をアドレス変換テーブ
ル５のＢ領域に更新する。これにより仮想アドレス空間
の領域Ａをアドレス変換するのに必要な情報を格納する
ために使用されるアドレス変換テーブル５の領域がＢ領
域となる。

【００３７】例えば、同一のプログラムを複数のライト
ウェイトプロセスと呼ばれる実行の単位にて実行するプ
ログラミングモデルでは、タスクの切換時に同一プログ
ラムを実行しているライトウェイトプロセス間で実行権
の委譲が発生する。この場合、従来ではアドレス空間全
てを切換える必要があり、アドレス変換テーブル５のア
ドレス変換テーブル部５ａ、５ｂに対応するすべてのエ
ントリを無効にすることなるが、上述の如き本発明によ
る仮想メモリ方式計算機システム用プロセッサに於いて
は、アドレス変換テーブル部５ｂの領域に対応するアド
レス変換テーブルのエントリだけを無効にすればよい。
この結果、アドレス変換テーブル部５ａの情報が引続き
有効に利用される。

【００３８】

【発明の効果】以上の説明から理解される如く、本発明
による仮想メモリ方式計算機システム用プロセッサによ
れば、ドレス変換テーブルは、分割された領域毎に更新
操作を行われ得るようになり、指定された仮想アドレス
空間の領域毎にアドレス変換テーブルを指定され、本当
に無効になる仮想アドレス空間のアドレス変換の際に必
要となるデータのみを無効とされることより、有効な仮
想アドレス空間のアドレス変換の際に必要となるデータ
を保存でき、複数のライトウェート型プログラミングモ
デルのシステムに於いて、仮想アドレス空間を共有して
いるプログラムを実行する場合、アドレス変換テーブル
の内容更新に際して無駄な更新が生じなくなり、プログ
ラムの実行を切り換える際のオーバヘッドが軽減され、
資源の高級化を必要とせずに既存のシステムとの互換性
を保って仮想メモリ方式計算機システムの動作効率が向
上する。

【図面の簡単な説明】

【図１】本発明による仮想メモリ方式計算機システム用
プロセッサの一実施例を示すブロック線図。

【図２】本発明による仮想メモリ方式計算機システム用
プロセッサに於けるブロッメモリ管理ユニットのアドレ
ス変換テーブルの一例を解図的に示す説明図。

【図３】メモリ管理ユニットのアドレス変換テーブルに
よるアドレス変換時の処理フローの一例を示すフローチ
ャート。

【図４】アドレス変換テーブル５の分割を行うめにｖａ
ｌｕｅとして与えるデータのフォーマット例を示す説明
図。

【図５】アドレス変換テーブルを分割する処理フローの
一例を示すフローチャート。

【図６】仮想アドレスベースと仮想アドレス空間のサイ
ズとを解図的に示す説明図。

【符号の説明】

３ 実行ユニット ４ メモリ管理ユニット ５ アドレス変換テーブル ９ バス切替部 １２ 命令キャシュ １３ データキャシュ １４ アドレスパッド

Claims (1)

【特許請求の範囲】
1. 【請求項１】 仮想メモリ方式に於て仮想アドレスを物
   理アドレスに変換するアドレス変換テーブルを有する仮
   想メモリ方式計算機システム用プロセッサに於て、 前記アドレス変換テーブルが、複数個の領域に分割さ
   れ、分割された領域毎に個別にテーブル操作されるよう
   構成されていることを特徴とする仮想メモリ方式計算機
   システム用プロセッサ。