JPH05150730A - Multi-screen type display device - Google Patents

Multi-screen type display device

Info

Publication number
JPH05150730A
JPH05150730A JP4092574A JP9257492A JPH05150730A JP H05150730 A JPH05150730 A JP H05150730A JP 4092574 A JP4092574 A JP 4092574A JP 9257492 A JP9257492 A JP 9257492A JP H05150730 A JPH05150730 A JP H05150730A
Authority
JP
Japan
Prior art keywords
core
contrast
brightness
value information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4092574A
Other languages
Japanese (ja)
Other versions
JP3092304B2 (en
Inventor
Ryuichi Someya
隆一 染矢
Fumio Haruna
史雄 春名
Fumio Inoue
文夫 井上
Takeshi Maruyama
武 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH05150730A publication Critical patent/JPH05150730A/en
Application granted granted Critical
Publication of JP3092304B2 publication Critical patent/JP3092304B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To make the brightness level constant by detecting variance of automatic brightness limiting device(ABL) control by performing feedback control with a control voltage so that a reference signal level matches a comparison signal level at all times. CONSTITUTION:A reference voltage inserting circuit 3 inserts a reference voltage in the flyback period of an inputted video signal or an overscanning equivalent period and extracts the reference voltage out of the rear stage of a contrast and/or brightness control circuit 11. A reference voltage signal extracted from the video signal of a specific core (image display device) is used as a reference signal and a reference voltage signal extracted from the video signal of another core, i.e. a comparison signal is compared with the reference signal to generate the control voltage. The feedback control is performed with this control voltage so that the reference signal level matches the comparison signal level. Consequently, variance in gain of the contrast and/or brightness control circuit 11 and ABL circuit 14 can be absorbed and all the cores can be constant in brightness level.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】マルチスクリーン方式ディスプレ
イ装置に関し、特に各コアにおける輝度のばらつきを低
減する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-screen display device, and more particularly, to a method for reducing variations in brightness in each core.

【0002】[0002]

【従来の技術】テレビセットを積み上げて、一つの画面
を構成するマルチスクリーンディスプレイは、前面投射
型や背面投射型の大画面ディスプレイよりも奥行きが短
く比較的輝度が高いため、イベント会場やショールーム
などで使われている。個々のテレビセット(以下コアと
呼ぶ)は、ブラウン管式の直視タイプものやプロジェク
ションタイプのものが実用化されている。なかでもプロ
ジェクションタイプのものは直視タイプに比べ軽量で、
スクリーン面がフラットなため、よく用いられるように
なってきた。
2. Description of the Related Art A multi-screen display that stacks up a TV set to compose one screen has a shorter depth and relatively higher brightness than a front-projection-type or rear-projection-type large-screen display. Used in. Individual television sets (hereinafter referred to as cores) are in practical use, such as cathode ray tube direct-view type and projection type. Above all, the projection type is lighter than the direct view type,
Since the screen surface is flat, it has become popular.

【0003】マルチスクリーンディスプレイには、例え
ば図12に示すように4個のコア1a〜1dから構成さ
れるものがある。図13は図12におけるマルチスクリ
ーンディスプレイのシステム構成を示す図である。40
は画像拡大装置、4a〜4d及び41は映像信号入力端
子、1a〜1dはコア、6はABL用比較回路、60a
〜60dはABL制御情報入力端子である。左上部にあ
るコア1aには、通常の映像信号の水平、垂直の走査期
間の前半1/2が画面一杯に表示される様に、画像拡大
装置40から映像信号出力がされて加えられる。同様に
右上にあるコア1bには、前記映像信号の水平走査期間
の後半1/2、垂直走査期間の前半1/2が画面一杯に
表示される様に、画像拡大装置40から映像信号出力が
加えられる。コア1c、コア1dに対しても同様の処理
が行われる。
Some multi-screen displays include, for example, four cores 1a to 1d as shown in FIG. FIG. 13 is a diagram showing a system configuration of the multi-screen display in FIG. 40
Is an image enlarging device, 4a to 4d and 41 are video signal input terminals, 1a to 1d are cores, 6 is an ABL comparison circuit, and 60a.
˜60d are ABL control information input terminals. A video signal is output from the image enlarging device 40 and added to the core 1a in the upper left part so that the first half of the horizontal and vertical scanning periods of the normal video signal is displayed in the full screen. Similarly, a video signal output from the image enlarging device 40 is output to the core 1b at the upper right such that the latter half of the horizontal scanning period and the first half of the vertical scanning period of the video signal are displayed in full screen. Added. Similar processing is performed on the core 1c and the core 1d.

【0004】ここで、それぞれのコアにおいて、入力さ
れる映像信号の内容は基本的に異なったものであるた
め、コア毎に独立にABL(自動輝度制限)が動作する
と、各コアのコントラストが異なってしまう。そのため
図13のように各コアの、ABLの制御情報をABL用
比較回路6に入力し、最も平均輝度の高いコアのABL
制御情報で全てのコアの画面輝度を共通に制御してい
る。これにより、コア毎独立にABLが動作することは
なく、原理的には全コアの輝度が一定となるように制御
される。
Here, since the contents of the input video signal are basically different in each core, when the ABL (automatic brightness limiting) operates independently for each core, the contrast of each core is different. Will end up. Therefore, as shown in FIG. 13, the ABL control information of each core is input to the ABL comparison circuit 6, and the ABL of the core having the highest average brightness is input.
The control information controls the screen brightness of all cores in common. As a result, the ABL does not operate independently for each core, and the brightness of all the cores is controlled in principle to be constant.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術におい
て、ABLの制御情報の最大値を出力しているコアで
は、自身の制御情報がフィードバックされるため、AB
Lによるクローズドループ制御が行われている。しかし
それ以外のコアは、自身の制御情報ではなく、他のコア
の制御情報が与えられるため、オープンループ制御とな
る。したがって、それぞれのコアの制御特性のばらつ
き、すなわちコントラスト及び(又は)輝度制御回路や
ABL回路の利得のばらつきにより、各コアのコントラ
スト等が完全には一致せず、輝度レベルがばらつくとい
う問題があった。例えば、図12の4つのコアに一定輝
度の灰色を表示し、1aのコアだけに輝度の高い文字等
を表示して画面の平均輝度を所定の輝度以上にすると、
コア1aのABLは自身の画面の平均輝度を下げようと
して自動的にABL制御情報をコントラスト及び(又
は)輝度制御回路に出力する。他の1b〜1dのコアも
前記1aのコアのABL制御情報によって平均輝度が下
げられる。しかしコントラスト及び(又は)輝度制御回
路やABL回路の利得にばらつきが伴うと、1a〜1d
の輝度レベルに差が生じ、各コアの境界の輝度が不連続
になるという問題が起こる。本発明の目的は、システム
としてのABL制御特性のばらつきを吸収し、各コアの
輝度レベルを一定にする手段を提供することにある。
In the above-mentioned prior art, the core which outputs the maximum value of the control information of ABL feeds back its own control information, and therefore AB
Closed loop control by L is performed. However, the cores other than that are given the control information of other cores instead of the control information of their own, and thus become open loop control. Therefore, due to variations in control characteristics of the respective cores, that is, variations in contrast and / or gain of the brightness control circuit or ABL circuit, there is a problem that the contrasts of the respective cores do not completely match and the brightness level varies. It was For example, when gray with a constant brightness is displayed on the four cores in FIG. 12 and high-luminance characters and the like are displayed only on the core 1a to make the average brightness of the screen higher than a predetermined brightness,
The ABL of the core 1a automatically outputs the ABL control information to the contrast and / or brightness control circuit in an attempt to reduce the average brightness of its own screen. The average brightness of the other cores 1b to 1d is lowered by the ABL control information of the core 1a. However, if the contrast and / or the gain of the brightness control circuit or the ABL circuit varies, 1a to 1d
There is a problem in that the brightness levels of the cores are different from each other, and the brightness at the boundary of each core becomes discontinuous. An object of the present invention is to provide means for absorbing variations in ABL control characteristics as a system and keeping the brightness level of each core constant.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、各コアに入力される映像信号の帰線期
間中又はオーバースキャン相当期間に共通の基準電圧を
挿入する基準電圧挿入回路を設け、前記映像信号中の基
準電圧信号を各コアのコントラスト及び(又は)輝度制
御回路の後段から取り出し、その基準信号レベルが各コ
ア間で一致するように各コアにフィードバック制御す
る。
In order to achieve the above object, according to the present invention, a reference voltage insertion for inserting a common reference voltage during a blanking period or a period corresponding to overscan of a video signal input to each core. A circuit is provided, and the reference voltage signal in the video signal is taken out from the subsequent stage of the contrast and / or brightness control circuit of each core, and feedback control is performed on each core so that the reference signal level of each core is the same.

【0007】[0007]

【作用】これにより、コントラスト及び(又は)輝度制
御回路やABL回路の利得のばらつきを吸収でき、前記
要因による各コアの輝度レベルのばらつきを抑えること
ができる。
As a result, variations in the contrast and / or gain of the luminance control circuit or ABL circuit can be absorbed, and variations in the luminance level of each core due to the above factors can be suppressed.

【0008】[0008]

【実施例】図1に本発明の第1の実施例のブロック図を
示す。ここでは、説明を簡単にするため図12に示すよ
うなコアを4個用いた場合を例にとって説明する。
FIG. 1 shows a block diagram of a first embodiment of the present invention. Here, in order to simplify the description, a case where four cores as shown in FIG. 12 are used will be described as an example.

【0009】図1はコア1a〜1d、コントラスト及び
(又は)輝度制御回路11、CRT(陰極線管)駆動回
路12、CRT13、ABL(自動輝度制限)回路1
4、高圧発生回路15、基準電圧印加端子16、ビーム
電流検出抵抗17、+B(電源電圧)印加端子18、ス
イッチ50から成る。ただし、コントラスト及び(又
は)輝度制御回路11は、制御電圧が高い場合には、映
像信号のコントラストを伸長(または輝度を上げる)
し、低い場合には、映像信号のコントラストを抑える
(または輝度を下げる)ように動作するものとする。ま
たABL回路14は、高圧発生回路15から流れるビー
ム電流をビーム電流検出抵抗17より検出し、コントラ
スト及び(又は)輝度制御回路11に加える制御電圧を
発生する。3a〜3dは基準電圧挿入回路で、コントラ
スト及び(又は)輝度制御回路11に入力される映像信
号のオーバースキャン期間に基準電圧の挿入を行う。2
は比較回路で、各コアの映像信号に挿入された基準電圧
の比較を行いその比較結果を出力する。6はABL用比
較回路で、各コアのABL制御情報を比較し最大ビーム
電流値を示すコアを選択して、該最大ビーム電流値を示
すコアのABL制御情報を出力するとともに各コアのス
イッチ50の制御を行う。
FIG. 1 shows cores 1a to 1d, a contrast and / or brightness control circuit 11, a CRT (cathode ray tube) drive circuit 12, a CRT 13, and an ABL (automatic brightness limiting) circuit 1.
4, a high voltage generation circuit 15, a reference voltage application terminal 16, a beam current detection resistor 17, a + B (power supply voltage) application terminal 18, and a switch 50. However, the contrast and / or brightness control circuit 11 extends the contrast of the video signal (or increases the brightness) when the control voltage is high.
However, if it is low, the operation is performed so as to suppress the contrast of the video signal (or reduce the brightness). Further, the ABL circuit 14 detects the beam current flowing from the high voltage generation circuit 15 by the beam current detection resistor 17 and generates a control voltage applied to the contrast and / or brightness control circuit 11. Reference voltage inserting circuits 3a to 3d insert the reference voltage in the overscan period of the video signal input to the contrast and / or brightness control circuit 11. Two
Is a comparison circuit, which compares the reference voltage inserted in the video signal of each core and outputs the comparison result. Reference numeral 6 denotes an ABL comparison circuit, which compares the ABL control information of each core, selects the core showing the maximum beam current value, outputs the ABL control information of the core showing the maximum beam current value, and switches 50 of each core. Control.

【0010】図2はABL回路14の動作特性の一例で
ある。横軸がビーム電流、縦軸が制御電圧を表す。
FIG. 2 shows an example of operating characteristics of the ABL circuit 14. The horizontal axis represents the beam current and the vertical axis represents the control voltage.

【0011】以下、本実施例の動作について説明する。
映像信号入力端子4a〜4dから入力した映像信号によ
り、各コアのCRT13の画面上には所定の映像が表示
されているものとする。例えばコア1aにおいて、その
CRT13上の画面輝度に応じて高圧発生回路15から
ビーム電流Ibが流れる。端子18に加える電圧を+
B、ビーム電流検出抵抗17の抵抗値をRとすれば、A
BL回路14の入力には+B−R*Ib(=Vz)なる
電圧が発生する。表示画面が明るくなるに従いビーム電
流Ibは大きくなり、逆にVzは小さくなる。画面の平
均輝度、すなわちビーム電流Ibが所定のレベル(図2
中のIa)以下の場合、ABL回路14は一定の電圧
(図2中のVcc)をABL用比較回路6に送る。ビー
ム電流Ibが所定のレベル(図2中のIa)以上になる
と、ABL回路14はその時のVzをABL用比較回路
6に出力する。即ちABL回路14はビーム電流Ibが
所定のレベル以上になると、制御電圧を下げ、平均輝度
を下げるように動作する。他のコアのABL回路14も
同様の動作を行う。ABL用比較回路6は、全コアから
出力される制御電圧の中の最低値、つまり最大ビーム電
流値を示すコアのABL制御情報を選択し、前記ABL
制御情報(制御電圧の最低値)を全てのコアに加える。
The operation of this embodiment will be described below.
It is assumed that a predetermined image is displayed on the screen of the CRT 13 of each core by the image signal input from the image signal input terminals 4a to 4d. For example, in the core 1a, the beam current Ib flows from the high voltage generation circuit 15 according to the screen brightness on the CRT 13. + Voltage applied to terminal 18
Let B be the resistance value of the beam current detection resistor 17 and R be A
A voltage + BR-Ib (= Vz) is generated at the input of the BL circuit 14. The beam current Ib increases as the display screen becomes brighter, and conversely Vz decreases. The average brightness of the screen, that is, the beam current Ib is at a predetermined level (see FIG. 2).
In the case of Ia) or less, the ABL circuit 14 sends a constant voltage (Vcc in FIG. 2) to the ABL comparison circuit 6. When the beam current Ib becomes equal to or higher than a predetermined level (Ia in FIG. 2), the ABL circuit 14 outputs Vz at that time to the ABL comparison circuit 6. That is, the ABL circuit 14 operates so as to lower the control voltage and lower the average brightness when the beam current Ib exceeds a predetermined level. The ABL circuits 14 of the other cores also perform the same operation. The ABL comparison circuit 6 selects the lowest value among the control voltages output from all the cores, that is, the ABL control information of the core showing the maximum beam current value,
Add control information (minimum control voltage) to all cores.

【0012】ここで、もし全てのコアのスイッチ50が
50a側になっていたとすると、最も平均輝度が高くA
BL制御情報を出力しているコアでは、自身のABL制
御情報によりクローズドループ制御が行われるが、他の
コアでは、自身のABL制御情報がフィードバックされ
ないためオープンループ制御になる。そのためそれぞれ
のオープンループの利得のばらつき、すなわちコントラ
スト及び(又は)輝度制御回路11やABL回路14の
利得のばらつきによって輝度のばらつきが生じる。
Here, if the switches 50 of all the cores are on the side of 50a, the average brightness is the highest and A
A core that outputs BL control information performs closed-loop control by its own ABL control information, but other cores perform open-loop control because their ABL control information is not fed back. Therefore, variations in the gain of the respective open loops, that is, variations in the contrast and / or the gain of the luminance control circuit 11 and the ABL circuit 14 cause variations in the luminance.

【0013】そこで、本発明の特徴である利得のばらつ
きを吸収する回路、すなわち基準電圧挿入回路3a〜3
dと、比較回路2の動作について説明する。
Therefore, the circuit for absorbing the variation in gain, which is a feature of the present invention, that is, the reference voltage inserting circuits 3a to 3 is used.
The operation of d and the comparison circuit 2 will be described.

【0014】図3は基準電圧挿入回路3a〜3dの1系
統分のブロック図の例である。16は基準電圧(B/
W)の入力端子、31はバッファ、33はコントラスト
及び(又は)輝度制御回路11への入力を切り替えるス
イッチ、32は前記スイッチを制御するスイッチングパ
ルス(SP)の入力端子である。入力端子16には各コ
アの基準電圧挿入回路3a〜3d共通に基準電圧(B/
W)が加えられる。
FIG. 3 is an example of a block diagram for one system of the reference voltage inserting circuits 3a to 3d. 16 is a reference voltage (B /
W) input terminal, 31 is a buffer, 33 is a switch for switching input to the contrast and / or brightness control circuit 11, and 32 is a switching pulse (SP) input terminal for controlling the switch. The reference voltage (B / B) is commonly applied to the input terminal 16 for the reference voltage insertion circuits 3a to 3d of each core.
W) is added.

【0015】図4は図3の回路における基準電圧挿入の
原理を示す動作波形図の例である。図4において、Tは
オーバースキャン期間を表す。マルチスクリーン方式デ
ィスプレイ装置では各コアの画像のつながりを滑らかに
するため、オーバースキャン期間を走査期間の例えば8
%程度としている。基準電圧(B/W)は、例えば映像
信号の1H毎に白レベル(W)と黒レベル(B)が交互
に入れ替わる信号である。スイッチングパルス(SP)
は、例えば水平同期パルスの立ち下がりエッジに同期
し、パルス幅Tの制御パルスである。前記スイッチング
パルス(SP)は、コントラスト及び(又は)輝度制御
回路11への入力信号を制御しており、走査期間前半部
のオーバースキャン期間にはバッファ31から基準電圧
(B/W)を印加させ、それ以外の期間には映像信号入
力端子4から映像信号を入力するようにする。したがっ
て、映像信号の前半部のオーバースキャン期間には1H
毎に白レベル(W)と黒レベル(B)の基準電圧が交互
に挿入される。
FIG. 4 is an example of an operation waveform diagram showing the principle of reference voltage insertion in the circuit of FIG. In FIG. 4, T represents an overscan period. In the multi-screen display device, the overscan period is set to, for example, 8
% Is set. The reference voltage (B / W) is, for example, a signal in which the white level (W) and the black level (B) are alternately switched every 1H of the video signal. Switching pulse (SP)
Is a control pulse having a pulse width T which is synchronized with the falling edge of the horizontal synchronizing pulse, for example. The switching pulse (SP) controls the input signal to the contrast and / or brightness control circuit 11, and causes the buffer 31 to apply the reference voltage (B / W) during the overscan period in the first half of the scanning period. During other periods, the video signal is input from the video signal input terminal 4. Therefore, 1H is applied during the overscan period of the first half of the video signal.
The white level (W) and black level (B) reference voltages are alternately inserted every time.

【0016】次に、比較回路2のブロック図及び動作波
形図の例をそれぞれ図5、図6に示す。本実施例では、
例えばコア1dの画面の平均輝度が最も高く、ABL用
比較回路6が前記コア1dのABL制御情報を選択し、
前記ABL制御情報を各コアへ出力しているものとす
る。ここで平均輝度が最も高いコア1dの映像信号に挿
入された基準電圧信号を基準信号とし、前記基準信号を
他のコアの映像信号に挿入された基準電圧信号(比較信
号)と比較するものとする。また各コア内のスイッチ5
0はABL用比較回路6によって切り替えられ、平均輝
度が最も高いコア1dについては、自身のABL制御情
報がフィードバックするようスイッチ50を50a側に
倒し、他の1a〜1cのコアについては、スイッチ50
を50b側に倒し、前記比較回路2からの制御電圧がフ
ィードバックするようにする。図5において23a〜2
3dはコントラスト及び(又は)輝度制御後の映像信号
の入力端子、51、52a〜52d及び53a〜53d
はスイッチ、21は比較器、22a〜22dはローパス
フィルタ、211は比較信号の入力端子、212は基準
信号の入力端子、24a〜24dは制御電圧の出力端子
である。スイッチ51は図6に示したSW51のパルス
の立上りにより、1H毎に異なるコアの映像信号の入力
端子23に接続され、各コアの映像信号の基準電圧信号
を比較信号として1H毎に比較器21に入力する。また
スイッチ52a〜52dにより平均輝度が最も高いコア
1dの映像信号を基準信号として選択し、比較器21に
前記基準信号を入力する。スイッチ52a〜52dの制
御は例えばコア1a〜1dのスイッチ50の制御信号を
使えばよい。比較器21は挿入された白レベル(W)と
黒レベル(B)の基準電圧信号を比較し、比較信号(1
a、1b、1c)の白レベル(W)と黒レベル(B)の
基準電圧信号が、基準信号(1d)の基準電圧信号より
高いか低いかの電圧情報を出力する。比較器21は例え
ばボルテージコンパレータでよい。スイッチ53a〜5
3dは図6に示したSW53a〜SW53dのパルスに
より、映像信号のオーバースキャン期間に挿入された白
レベル(W)と黒レベル(B)の基準電圧のみの比較結
果を各コアに対応したローパスフィルタ22a〜22d
に入力する。例えばコア1aに対応したローパスフィル
タ22aには、SW53aにより8H周期毎に比較結果
が入力される。ただし、比較器21には、比較信号とし
て基準信号(1d)の映像信号も入力され、その比較結
果がローパスフィルタ22dに送られることになるが、
コア1aのスイッチ50が50a側に接続されているた
め、ローパスフィルタ22dの出力がコア1dのコント
ラスト及び(又は)輝度制御回路11に送られることは
ない。すなわち平均輝度が最も高いコアのコントラスト
及び(又は)輝度制御回路11には自身のABL制御情
報がフィードバックされるようにスイッチ50を50a
側に接続している。またその他のコアのコントラスト及
び(又は)輝度制御回路11には比較回路2からの制御
電圧がフィードバックされるようにスイッチ50を50
b側に接続する。これにより、誤った制御量がコントラ
スト及び(又は)輝度制御回路11に送られることを防
ぐことができる。
Next, examples of a block diagram and an operation waveform diagram of the comparison circuit 2 are shown in FIGS. 5 and 6, respectively. In this example,
For example, the average brightness of the screen of the core 1d is the highest, and the ABL comparison circuit 6 selects the ABL control information of the core 1d,
It is assumed that the ABL control information is output to each core. Here, the reference voltage signal inserted in the video signal of the core 1d having the highest average brightness is used as a reference signal, and the reference signal is compared with the reference voltage signal (comparison signal) inserted in the video signal of another core. To do. Switch 5 in each core
0 is switched by the ABL comparison circuit 6, and for the core 1d having the highest average brightness, the switch 50 is tilted to the side of 50a so that its own ABL control information is fed back, and for the other cores 1a to 1c, the switch 50 is switched.
To 50b so that the control voltage from the comparison circuit 2 is fed back. 23a to 2 in FIG.
3d is an input terminal of a video signal after contrast and / or brightness control, 51, 52a to 52d and 53a to 53d.
Is a switch, 21 is a comparator, 22a to 22d are low-pass filters, 211 is a comparison signal input terminal, 212 is a reference signal input terminal, and 24a to 24d are control voltage output terminals. The switch 51 is connected to the input terminal 23 of the video signal of the core different for each 1H by the rising edge of the pulse of the SW 51 shown in FIG. 6, and the comparator 21 for each 1H using the reference voltage signal of the video signal of each core as the comparison signal. To enter. The switches 52a to 52d select the video signal of the core 1d having the highest average brightness as a reference signal, and input the reference signal to the comparator 21. For controlling the switches 52a to 52d, for example, a control signal of the switch 50 of the cores 1a to 1d may be used. The comparator 21 compares the inserted white level (W) and black level (B) reference voltage signals and outputs a comparison signal (1
a, 1b, 1c) and the black level (B) of the reference voltage signal are higher or lower than the reference voltage signal of the reference signal (1d). The comparator 21 may be, for example, a voltage comparator. Switches 53a-5
3d is a low-pass filter corresponding to each core showing the comparison result of only the reference voltages of the white level (W) and the black level (B) inserted in the overscan period of the video signal by the pulses of SW53a to SW53d shown in FIG. 22a to 22d
To enter. For example, the comparison result is input to the low-pass filter 22a corresponding to the core 1a every 8H cycle by the SW 53a. However, the video signal of the reference signal (1d) is also input to the comparator 21 as a comparison signal, and the comparison result is sent to the low-pass filter 22d.
Since the switch 50 of the core 1a is connected to the side of 50a, the output of the low-pass filter 22d is not sent to the contrast and / or brightness control circuit 11 of the core 1d. That is, the switch 50a is set to 50a so that its own ABL control information is fed back to the contrast and / or brightness control circuit 11 of the core having the highest average brightness.
Connected to the side. Further, the switch 50 is set to 50 so that the control voltage from the comparison circuit 2 is fed back to the contrast and / or brightness control circuit 11 of the other cores.
Connect to side b. This can prevent an erroneous control amount from being sent to the contrast and / or brightness control circuit 11.

【0017】そして、ローパスフィルタ22a〜22d
により取り出された制御電圧はコントラスト及び(又
は)輝度制御回路11に入力される。これにより、コア
1a〜1cはそれぞれの基準電圧が、コア1dの基準電
圧に一致するようフィードバック制御され、ABL回路
の利得ばらつきなどを吸収し、それによる輝度レベルの
ばらつきを抑えることができる。
Then, the low pass filters 22a to 22d.
The control voltage extracted by is input to the contrast and / or brightness control circuit 11. As a result, the cores 1a to 1c are feedback-controlled so that the reference voltage of each of the cores 1a to 1c matches the reference voltage of the core 1d, and the variation in the gain of the ABL circuit or the like can be absorbed and the variation in the brightness level due to the variation can be suppressed.

【0018】以上、コア1dの平均輝度が最も高くなっ
た例について説明してきたが、他のコアの平均輝度が高
くなった場合についても動作は同様なので説明は省略す
る。
Although the example in which the average brightness of the core 1d is the highest has been described above, the operation is the same when the average brightness of the other cores is also high, and the description thereof will be omitted.

【0019】また、本実施例では基準信号を水平周期の
オーバースキャン期間に挿入した場合を例にとって説明
したが、基準信号を垂直のオーバースキャン期間に挿入
しても良い。この場合スイッチ51,53a〜53dの
制御パルス及びスイッチングパルス(SP)は垂直周期
に合わせて生成することはいうまでもない。
In this embodiment, the case where the reference signal is inserted into the overscan period of the horizontal cycle has been described as an example, but the reference signal may be inserted into the vertical overscan period. In this case, it goes without saying that the control pulse and the switching pulse (SP) for the switches 51, 53a to 53d are generated in accordance with the vertical cycle.

【0020】本発明の第2の実施例を図7に示す。これ
は基準電圧をオーバースキャン期間ではなくブランキン
グ期間に挿入することを特徴とする。基準電圧(B/
W)は、映像信号の1H毎に白レベル(W)と黒レベル
(B)が交互に入れ替わる信号である。スイッチングパ
ルス(SP)は、図1のコントラスト及び(又は)輝度
制御回路11への入力信号を制御している。図3に示す
基準電圧挿入回路3は、前記スイッチングパルス(S
P)がONの時はバッファ31から基準電圧(B/W)
を印加させ、それ以外の期間には映像信号入力端子4か
ら映像信号を入力するようにする。したがって、映像信
号のブランキング期間には1H毎に白レベル(W)と黒
レベル(B)の基準電圧が挿入される。
A second embodiment of the present invention is shown in FIG. This is characterized in that the reference voltage is inserted in the blanking period instead of the overscan period. Reference voltage (B /
W) is a signal in which the white level (W) and the black level (B) alternate with each other for every 1H of the video signal. The switching pulse (SP) controls the input signal to the contrast and / or brightness control circuit 11 of FIG. The reference voltage insertion circuit 3 shown in FIG.
When P) is ON, the reference voltage (B / W) from the buffer 31
Is applied, and the video signal is input from the video signal input terminal 4 during the other period. Therefore, the white level (W) and black level (B) reference voltages are inserted every 1H in the blanking period of the video signal.

【0021】図8は前述した基準電圧をブランキング期
間に挿入する場合の、図5の比較回路2の動作波形図の
例である。図5においてスイッチ51は、図8に示した
SW51のパルスの立上りにより、2H毎に異なる映像
信号の入力端子23に接続され、各映像信号の白レベル
(W)と黒レベル(B)の基準電圧信号を比較信号とし
て、比較器21に入力する。またスイッチ52により平
均輝度が最も高いコアの映像信号を基準信号として選択
し、比較器21に入力する。比較器21以後のABL制
御のばらつき補正動作は前述したものと同様なので省略
する。ここで、コントラスト及び(又は)輝度制御回路
11より出力される映像信号のブランキング期間には白
レベル(W)の基準電圧が挿入されたままであるが、通
常CRT駆動回路12の中に帰線消去回路が含まれてい
るので、画面に斜めの白い線(帰線)が現われることは
ない。本実施例の特徴は、基準電圧をブランキング期間
に挿入することで、余裕をもって基準電圧の挿入、比較
を行うことができること、またオーバースキャン期間が
非常に短く、基準電圧の挿入、比較が困難な時に有効で
ある。
FIG. 8 is an example of an operation waveform diagram of the comparison circuit 2 of FIG. 5 when the above-mentioned reference voltage is inserted in the blanking period. In FIG. 5, the switch 51 is connected to the input terminal 23 of the video signal which is different for every 2H by the rising edge of the pulse of the SW 51 shown in FIG. 8, and the white level (W) and the black level (B) of each video signal are used as a reference. The voltage signal is input to the comparator 21 as a comparison signal. Further, the switch 52 selects the video signal of the core having the highest average brightness as the reference signal and inputs it to the comparator 21. Since the ABL control variation correction operation after the comparator 21 is the same as that described above, description thereof will be omitted. Here, the white level (W) reference voltage is still inserted in the blanking period of the video signal output from the contrast and / or brightness control circuit 11, but normally it is retraced in the CRT drive circuit 12. Since an erasing circuit is included, no diagonal white line (return line) appears on the screen. The feature of this embodiment is that by inserting the reference voltage in the blanking period, it is possible to insert and compare the reference voltage with a margin, and the overscan period is very short, and it is difficult to insert and compare the reference voltage. Effective at any time.

【0022】なお、本実施例も第1の実施例の場合と同
様に、基準信号の挿入位置は水平周期のブランキング期
間だけでなく垂直周期のブランキング期間であっても良
いことはいうまでもない。
It should be noted that in this embodiment as well, as in the case of the first embodiment, the insertion position of the reference signal may be not only the horizontal blanking period but also the vertical blanking period. Nor.

【0023】次に、比較回路2の実施例を図9に示す。
また本比較回路2の動作波形図の例を図10、図11に
示す。図10はオーバースキャン期間に基準電圧を挿入
した場合、図11はブランキング期間に基準電圧を挿入
した場合である。本実施例では、例えばコア1dの画面
の平均輝度が最も高く、ABL用比較回路6が前記コア
1dのABL制御情報を選択し、前記ABL制御情報を
各コアへ出力しているものとする。また平均輝度が最も
高いコア1dの映像信号に挿入された基準電圧信号を基
準信号とし、前記基準信号を他のコアの映像信号に挿入
された基準電圧信号(比較信号)と比較するものとす
る。図9において23a〜23dは映像信号の入力端
子、52a〜52d及び53a〜53dはスイッチ、2
1a〜21dは比較器、22a〜22dはローパスフィ
ルタ、211a〜211dは比較信号の入力端子、21
2a〜212dは基準信号の入力端子、24a〜24d
は制御電圧の出力端子である。入力端子23a〜23d
には基準電圧(B/W)を挿入した、1a〜1dのコア
からのコントラスト及び(又は)輝度制御後の映像信号
が入力され、各コアに対応した比較器21a〜21dに
送られる。スイッチ52a〜52dは平均輝度が最も高
いコア1dの映像信号を基準信号として選択し、比較器
21a〜21dへ共通に前記基準信号を入力する。各比
較器21a〜21dは挿入された白レベル(W)と黒レ
ベル(B)の基準電圧信号を比較し、比較信号(1a、
1b、1c)の白レベル(W)と黒レベル(B)の基準
電圧信号が、基準信号(1d)の基準電圧信号より高い
か低いかの電圧情報を出力する。スイッチ53a〜53
dは、基準電圧(B/W)がオーバースキャン期間に挿
入されている場合、図10に示したSW53のパルスに
より、映像信号のオーバースキャン期間に挿入された白
レベル(W)と黒レベル(B)の基準電圧のみの比較結
果を各コアに対応したローパスフィルタ22a〜22d
に入力する。また基準電圧(B/W)がブランキング期
間に挿入されている場合、スイッチ53a〜53dは、
図11に示したSW53のパルスにより、映像信号のオ
ーバースキャン期間に挿入された白レベル(W)と黒レ
ベル(B)の基準電圧のみの比較結果を各コアに対応し
たローパスフィルタ22a〜22dに入力する。これ以
後の比較回路2及びコア1の動作については、前述した
ものと同様であるので省略する。本比較回路2の特徴
は、各コアに対応した比較器21a〜21dを設けるこ
とにより、全てのコアに1H毎に制御電圧をフィードバ
ックすることができ、より迅速な制御を行うことができ
る。
Next, an embodiment of the comparison circuit 2 is shown in FIG.
Further, examples of operation waveform diagrams of the comparison circuit 2 are shown in FIGS. 10 shows the case where the reference voltage is inserted during the overscan period, and FIG. 11 shows the case where the reference voltage is inserted during the blanking period. In this embodiment, for example, the average brightness of the screen of the core 1d is the highest, and the ABL comparison circuit 6 selects the ABL control information of the core 1d and outputs the ABL control information to each core. Further, the reference voltage signal inserted in the video signal of the core 1d having the highest average brightness is used as a reference signal, and the reference signal is compared with the reference voltage signal (comparison signal) inserted in the video signal of another core. .. In FIG. 9, 23a to 23d are video signal input terminals, 52a to 52d and 53a to 53d are switches, and
1a to 21d are comparators, 22a to 22d are low-pass filters, 211a to 211d are input terminals for comparison signals, 21
2a to 212d are reference signal input terminals, and 24a to 24d.
Is an output terminal of the control voltage. Input terminals 23a-23d
A video signal after contrast and / or brightness control from the cores 1a to 1d with a reference voltage (B / W) inserted therein is input to and is sent to the comparators 21a to 21d corresponding to each core. The switches 52a to 52d select the video signal of the core 1d having the highest average brightness as a reference signal, and commonly input the reference signal to the comparators 21a to 21d. Each of the comparators 21a to 21d compares the inserted white level (W) and black level (B) reference voltage signals, and outputs the comparison signal (1a,
It outputs voltage information indicating whether the reference voltage signals of the white level (W) of 1b and 1c) and the black level (B) are higher or lower than the reference voltage signal of the reference signal (1d). Switches 53a to 53
When the reference voltage (B / W) is inserted in the overscan period, d is the white level (W) and the black level (W) inserted in the overscan period of the video signal by the pulse of SW53 shown in FIG. The comparison result of only the reference voltage of B) is the low-pass filter 22a-22d corresponding to each core.
To enter. When the reference voltage (B / W) is inserted in the blanking period, the switches 53a to 53d are
By the pulse of SW53 shown in FIG. 11, the comparison result of only the reference voltage of the white level (W) and the black level (B) inserted in the overscan period of the video signal is sent to the low-pass filters 22a to 22d corresponding to each core. input. The operations of the comparison circuit 2 and the core 1 after this are the same as those described above, and therefore will be omitted. The feature of the comparison circuit 2 is that by providing the comparators 21a to 21d corresponding to the respective cores, the control voltage can be fed back to all the cores every 1H, and more rapid control can be performed.

【0024】次に、本発明の第3の実施例を図14に示
す。本実施例の基本構成は、図1に示す第1の実施例と
ほぼ同じであるため、コア1aの部分のみを示してい
る。本実施例は、ABL制御情報をビーム電流から検出
するのではなく、CRT駆動電圧の平均値から検出する
ことを特徴とする。図14において12はCRT駆動回
路で、電源電圧印加端子121と、抵抗122、12
5、126、128と、トランジスタ124、127
と、色差信号入力端子124と、帰線消去回路129と
から成り、CRT13に−R、−G、−Bの原色信号を
供給している。抵抗141とコンデンサ142は、AB
L回路14に入力されるCRT駆動電圧の平均値を生成
している。143はCRT駆動電圧の平均値を入力する
端子、144は制御電圧を出力する端子である。
Next, a third embodiment of the present invention is shown in FIG. Since the basic configuration of this embodiment is almost the same as that of the first embodiment shown in FIG. 1, only the core 1a is shown. The present embodiment is characterized in that the ABL control information is detected not from the beam current but from the average value of the CRT drive voltage. In FIG. 14, reference numeral 12 is a CRT drive circuit, which includes a power supply voltage applying terminal 121 and resistors 122 and 12
5, 126, 128 and transistors 124, 127
And a color-difference signal input terminal 124 and a blanking circuit 129, and supplies -R, -G, -B primary color signals to the CRT 13. The resistor 141 and the capacitor 142 are AB
The average value of the CRT drive voltage input to the L circuit 14 is generated. Reference numeral 143 is a terminal for inputting the average value of the CRT drive voltage, and 144 is a terminal for outputting the control voltage.

【0025】また図15は、ABL回路14の動作を示
すグラフである。横軸がCRT駆動電圧の平均値、縦軸
が制御電圧を表す。
FIG. 15 is a graph showing the operation of the ABL circuit 14. The horizontal axis represents the average value of the CRT drive voltage, and the vertical axis represents the control voltage.

【0026】以下、本実施例の動作について説明する。
CRT13の画面上には入力される映像信号により所定
の映像が表示されているものとする。トランジスタ12
7のコレクタには帰線消去回路129によって帰線消去
された映像信号、即ちCRT駆動電圧が出力されてい
る。前記CRT駆動電圧を抵抗141、コンデンサ14
2により平均化し、この平均値を端子143に送る。A
BL回路14は、画面の平均輝度、即ち前記CRT駆動
電圧の平均値が所定のレベル(図15中のVa)以下の
場合には、一定の制御電圧(図15中のVcc)を出力
する。また前記CRT駆動電圧の平均値が所定のレベル
以上の場合には、図15のように入力電圧に比例して制
御電圧を低減するよう動作する。このようにABL回路
14は、CRT駆動電圧の平均値を検出し、CRT画面
の平均輝度、即ちCRT駆動電圧の平均値が所定のレベ
ル以上になると制御電圧を小さくしてコントラスト及び
(又は)輝度制御回路11の出力振幅を抑えるよう動作
する。コントラスト及び(又は)輝度制御回路11やA
BL回路14の利得のばらつきの補正動作は第1の実施
例と同様なので省略する。
The operation of this embodiment will be described below.
It is assumed that a predetermined image is displayed on the screen of the CRT 13 by the input image signal. Transistor 12
To the collector of No. 7, the video signal blanked by the blanking circuit 129, that is, the CRT drive voltage is output. The CRT drive voltage is applied to the resistor 141 and the capacitor 14.
2 is averaged, and this average value is sent to the terminal 143. A
The BL circuit 14 outputs a constant control voltage (Vcc in FIG. 15) when the average brightness of the screen, that is, the average value of the CRT drive voltage is below a predetermined level (Va in FIG. 15). When the average value of the CRT drive voltage is equal to or higher than a predetermined level, the control voltage is reduced in proportion to the input voltage as shown in FIG. As described above, the ABL circuit 14 detects the average value of the CRT drive voltage, and when the average brightness of the CRT screen, that is, the average value of the CRT drive voltage becomes equal to or higher than a predetermined level, the control voltage is decreased to reduce the contrast and / or the brightness. It operates so as to suppress the output amplitude of the control circuit 11. Contrast and / or brightness control circuit 11 or A
The correction operation of the gain variation of the BL circuit 14 is the same as that of the first embodiment, and therefore its description is omitted.

【0027】本実施例の特徴は、ABL制御情報をCR
T駆動電圧の平均値から検出する回路構成の場合にも、
利得のばらつきを吸収する回路が適応できることであ
る。
The feature of this embodiment is that the ABL control information is CR.
Even in the case of the circuit configuration that detects from the average value of the T drive voltage,
That is, a circuit that absorbs variations in gain can be applied.

【0028】本発明の第4の実施例を図16に示す。本
実施例はより実際的な構成を示したものである。
FIG. 16 shows a fourth embodiment of the present invention. This embodiment shows a more practical configuration.

【0029】最小値回路16はビーム電流検出抵抗17
で検出した電圧と端子216aに印加される外部電圧
(これは他のコアのビーム電流検出抵抗17で検出した
電圧になる)を比較して、小さい方の電圧を選択する回
路である。また、端子216a〜216dはそれぞれ結
線されているので、各コアの最小値回路16の出力は平
均輝度が最も高いコアのビーム電流検出抵抗17で検出
した電圧と同じになり、ABL回路14によって一斉に
コントラスト及び(又は)輝度制御回路が制御される。
The minimum value circuit 16 is a beam current detection resistor 17
This is a circuit that compares the voltage detected in step 3 with the external voltage applied to the terminal 216a (this becomes the voltage detected by the beam current detection resistor 17 of another core) and selects the smaller voltage. Further, since the terminals 216a to 216d are connected to each other, the output of the minimum value circuit 16 of each core becomes the same as the voltage detected by the beam current detection resistor 17 of the core having the highest average brightness, and the ABL circuit 14 performs simultaneous output. The contrast and / or brightness control circuit is controlled.

【0030】最小値回路16は例えば、図17に示す構
成でよい。端子218aはビーム電流検出抵抗17で検
出した電圧の印加端子、端子217aは出力端子であ
る。
The minimum value circuit 16 may have the configuration shown in FIG. 17, for example. The terminal 218a is an application terminal for the voltage detected by the beam current detection resistor 17, and the terminal 217a is an output terminal.

【0031】例えば、端子218aの電圧が端子216
aよりも小さい場合は、トランジスタ223がカットオ
フして出力端子217aには端子218aの電圧が出力
され、同時にトランジスタ224のベース−エミッタを
会して端子216aにも218aの電圧が出力される。
For example, if the voltage at the terminal 218a is at the terminal 216
When it is smaller than a, the transistor 223 is cut off and the voltage of the terminal 218a is output to the output terminal 217a, and at the same time, the base-emitter of the transistor 224 is connected to output the voltage of 218a to the terminal 216a.

【0032】逆に端子218aの電圧が端子216aよ
りも大きい場合は、トランジスタ224がカットオフす
る一方トランジスタ223が動作し、エミッタ−コレク
タ間が導通するため、端子216aの電圧が端子217
aに出力される。
On the contrary, when the voltage of the terminal 218a is higher than that of the terminal 216a, the transistor 224 is cut off while the transistor 223 is operated and the emitter-collector is conductive, so that the voltage of the terminal 216a is changed.
is output to a.

【0033】このような最小値回路をコア内に用いるこ
とで、図1に比べ構成が簡単になる。 さて、先に述べ
たように、この最小値回路16を結線しただけでは最も
平均輝度の高いコア以外はオープンループ制御になり、
コントラスト及び(又は)輝度制御回路等の利得ばらつ
きにより、各コアの輝度レベルがばらつく。そこで、比
較回路102でコントラスト制御回路111、輝度制御
回路112を制御する。
The use of such a minimum value circuit in the core simplifies the configuration as compared with FIG. Now, as described above, only connecting the minimum value circuit 16 results in open loop control except for the core having the highest average brightness.
The brightness level of each core varies due to the gain variation of the contrast and / or the luminance control circuit and the like. Therefore, the comparison circuit 102 controls the contrast control circuit 111 and the brightness control circuit 112.

【0034】ABL回路14が制御するコントラスト及
び(又は)輝度制御回路11とは別に、コントラスト制
御回路111、輝度制御回路112を設け、図1のスイ
ッチ50がなくても、コントラストと輝度の制御を可能
にしている。
In addition to the contrast and / or brightness control circuit 11 controlled by the ABL circuit 14, a contrast control circuit 111 and a brightness control circuit 112 are provided to control the contrast and brightness without the switch 50 of FIG. It is possible.

【0035】比較回路102は例えば図18に示すよう
に、マイコン70を主体にA/Dコンバータ71a、7
2a、71b、72b、71c、72c、71d、72
dとD/Aコンバータ73a、74a、73b、74
b、73c、74c、73d、74dで構成できる。
For example, as shown in FIG. 18, the comparison circuit 102 mainly includes a microcomputer 70 and A / D converters 71a and 7a.
2a, 71b, 72b, 71c, 72c, 71d, 72
d and D / A converters 73a, 74a, 73b, 74
b, 73c, 74c, 73d, 74d.

【0036】A/Dコンバータ71a、71b、71
c、71dにはコントラスト及び(又は)輝度制御後の
映像信号が入力され、A/Dコンバータ72a、72
b、72c、72dにはビーム電流検出抵抗17で検出
した電圧が入力される。
A / D converters 71a, 71b, 71
The video signals after contrast and / or brightness control are input to c and 71d, and the A / D converters 72a and 72d are input.
The voltages detected by the beam current detection resistor 17 are input to b, 72c, and 72d.

【0037】A/Dコンバータ71a、71b、71
c、71dの変換タイミングは、もちろん基準電圧挿入
位置であり、変換タイミングパルスは、例えば水平・垂
直同期(Hsync,Vsync)をマイコン70の割
込み信号にして、ソフトウエアで生成してもよい。もち
ろん専用の論理回路で構成してもよい。基準電圧の挿入
については、第一の実施例又は第二の実施例と同じでよ
いので説明は省く。
A / D converters 71a, 71b, 71
The conversion timings of c and 71d are, of course, reference voltage insertion positions, and the conversion timing pulse may be generated by software by using horizontal / vertical synchronization (Hsync, Vsync) as an interrupt signal of the microcomputer 70, for example. Of course, a dedicated logic circuit may be used. The insertion of the reference voltage may be the same as that in the first or second embodiment, and the description thereof will be omitted.

【0038】マイコン70はA/Dコンバータ72a、
72b、72c、72dで変換したデータに基づいてビ
ーム電流検出抵抗17で検出した電圧の最小値、すなわ
ち最も平均輝度の高いコアを選択する。
The microcomputer 70 includes an A / D converter 72a,
Based on the data converted by 72b, 72c and 72d, the minimum value of the voltage detected by the beam current detection resistor 17, that is, the core having the highest average brightness is selected.

【0039】一方、A/Dコンバータ71a、71b、
71c、71dではコア1a、コア1b、コア1c、コ
ア1dのコントラスト及び(又は)輝度制御後の基準信
号がA/D変換され、白レベルと黒レベルの情報がマイ
コン70に取り込まれる。
On the other hand, the A / D converters 71a, 71b,
In 71c and 71d, the reference signals of the core 1a, the core 1b, the core 1c, and the core 1d after the contrast and / or brightness control are A / D converted, and the white level and black level information is taken into the microcomputer 70.

【0040】図19を使ってマイコン70の動作の概念
を示す。
The concept of the operation of the microcomputer 70 will be described with reference to FIG.

【0041】マイコン70に取り込まれたコア1a、コ
ア1b、コア1c、コア1dの白レベルと黒レベルの情
報がある。このうち、黒レベルの情報はそのまま比較器
122a、122b、122cに入力される。白レベル
は黒レベルとの差をとって振幅レベルの情報として比較
器121a、121b、121cに入力される。ここ
で、最も平均輝度の高いコアにコア1dが選ばれたと仮
定すると、コアdの黒レベルと振幅レベルの情報が、比
較器122a,122b,122c,121a,121
b,121cの基準の情報となる。すなわち、比較器1
22a,122b,122cの出力は各コアの黒レベル
の制御情報になり、比較器121a,121b,121
cの出力は各コアの振幅レベルの制御情報になる。この
黒レベルの制御情報で、輝度の制御を、振幅レベルの情
報でコントラストを制御する。もちろんここまで述べた
ことは、マイコン70のソフトウエア処理である。実際
には、図18に示すように、例えば、コア1aの黒レベ
ルの制御情報(比較器122aの出力に相当)はD/A
コンバータ74aでアナログ電圧に変換されて、輝度制
御回路112を制御し、振幅レベルの制御情報(比較器
121aの出力に相当)はD/Aコンバータ73aでア
ナログ電圧に変換されて、コントラスト制御回路111
を制御する。コア1b,コア1cについても同様であ
る。
There is information on the white level and the black level of the core 1a, core 1b, core 1c, and core 1d fetched by the microcomputer 70. Of these, the black level information is directly input to the comparators 122a, 122b, 122c. The white level is input to the comparators 121a, 121b, 121c as the amplitude level information by taking the difference from the black level. Here, assuming that the core 1d is selected as the core having the highest average luminance, the information on the black level and the amplitude level of the core d is calculated by the comparators 122a, 122b, 122c, 121a, 121.
This is the reference information for b and 121c. That is, the comparator 1
The output of 22a, 122b, 122c becomes the control information of the black level of each core, and the comparators 121a, 121b, 121
The output of c becomes the control information of the amplitude level of each core. The black level control information controls the brightness and the amplitude level information controls the contrast. Of course, what has been described so far is the software processing of the microcomputer 70. Actually, as shown in FIG. 18, for example, the black level control information (corresponding to the output of the comparator 122a) of the core 1a is D / A.
The converter 74a converts the analog voltage to control the brightness control circuit 112, and the amplitude level control information (corresponding to the output of the comparator 121a) is converted to an analog voltage by the D / A converter 73a, and the contrast control circuit 111.
To control. The same applies to the cores 1b and 1c.

【0042】以上のようにすることで、すべてのコアに
ついてフィードバック制御がなされ、先に述べたオープ
ンループ制御による輝度ばらつきを抑えることができ
る。
By the above, feedback control is performed for all the cores, and it is possible to suppress the brightness variation due to the open loop control described above.

【0043】本実施例の大きな特徴は、比較回路102
とそれにより制御を受けるコントラスト制御回路111
と輝度制御回路112が、最小値回路16、ABL回路
14、コントラスト及び(又は)輝度制御回路11と完
全に別れているため、それぞれ独立に動作することであ
る。
A major feature of this embodiment is that the comparison circuit 102
And a contrast control circuit 111 controlled by the same
The brightness control circuit 112 and the brightness control circuit 112 are completely separated from the minimum value circuit 16, the ABL circuit 14, and the contrast and / or brightness control circuit 11, and thus operate independently.

【0044】最小値回路16、ABL回路14、コント
ラスト及び(又は)輝度制御回路11からなる回路系統
は、ABL回路14の動作領域(例えば図2のビーム電
流がIa以上)でないと動作しないが、比較回路10
2、コントラスト制御回路111、輝度制御回路112
からなる回路系統は、常にフィードバック制御すること
ができるため、ABL回路14の動作領域はもちろんの
こと、ABL回路14の非動作領域でも各コアの輝度ば
らつきを抑えることができ、経時変化や温度変化に対し
て効果的なシステムである。
The circuit system including the minimum value circuit 16, the ABL circuit 14, and the contrast and / or brightness control circuit 11 does not operate unless it is in the operating region of the ABL circuit 14 (for example, the beam current in FIG. 2 is Ia or more). Comparison circuit 10
2. Contrast control circuit 111, brightness control circuit 112
Since the circuit system consisting of can always perform feedback control, it is possible to suppress the brightness variation of each core not only in the operating region of the ABL circuit 14 but also in the non-operating region of the ABL circuit 14, and it is possible to suppress changes over time and changes in temperature. Is an effective system against.

【0045】尚、ここではコントラスト及び(又は)輝
度制御後の映像信号はCRT駆動回路12の出力から分
圧して引き出されている、このようにすると各コアのC
RT駆動回路12利得のばらつきによる輝度ばらつきを
も抑えることができることはいうまでもない。
Here, the video signal after the contrast and / or brightness control is divided and output from the output of the CRT drive circuit 12. In this way, the C of each core is extracted.
It goes without saying that it is possible to suppress the brightness variation due to the gain variation of the RT drive circuit 12.

【0046】本発明の第5の実施例を図20に示す。FIG. 20 shows the fifth embodiment of the present invention.

【0047】図20に示す回路が図16に示す回路と大
きく違う点は、ビーム電流検出抵抗17で検出した電圧
を比較回路202に取り込まないことであり、基準電圧
の挿入等は同じである。
The circuit shown in FIG. 20 is substantially different from the circuit shown in FIG. 16 in that the voltage detected by the beam current detection resistor 17 is not taken into the comparison circuit 202, and the reference voltage is inserted in the same manner.

【0048】図16では最も平均輝度の高いコアを選ぶ
ために、これを行ったが、図20に示す実施例では平均
輝度の高いコアを選ぶことはしない。
In FIG. 16, this is done to select the core with the highest average brightness, but in the embodiment shown in FIG. 20, the core with the highest average brightness is not selected.

【0049】すなわち基準となるコアは固定しておく。That is, the reference core is fixed.

【0050】例えば、コア1dを基準コアとして固定し
たとする。
For example, assume that the core 1d is fixed as a reference core.

【0051】まず、コア1aが最も平均輝度が高い場合
を考える。この時コア1aのコントラスト及び(又は)
輝度制御回路11がABL回路14により最も輝度レベ
ルを下げられている状態である。ところが、基準はコア
1dなので、コア1aに対しては比較回路202を介し
てコントラスト制御回路111、輝度制御回路112に
輝度を上げるようにフィードバック制御がかかってく
る。その結果、画面の輝度は上がろうとするがすぐに、
ビーム電流検出抵抗17で検出する電圧がさがり、最小
値回路16、ABL回路14を介して輝度の上昇を抑え
る。同時に、最小値回路16の出力、すなわちビーム電
流検出抵抗17で検出する電圧が他のコアにも伝わる。
First, consider the case where the core 1a has the highest average luminance. At this time, the contrast of the core 1a and / or
The brightness control circuit 11 is in the state where the brightness level is lowered most by the ABL circuit 14. However, since the reference is the core 1d, feedback control is applied to the core 1a via the comparison circuit 202 to the contrast control circuit 111 and the brightness control circuit 112 so as to increase the brightness. As a result, the brightness of the screen tries to increase, but soon
The voltage detected by the beam current detection resistor 17 decreases, and the increase in brightness is suppressed via the minimum value circuit 16 and the ABL circuit 14. At the same time, the output of the minimum value circuit 16, that is, the voltage detected by the beam current detection resistor 17 is also transmitted to other cores.

【0052】結果的に、コア1dのレベルも下がり、コ
ア1aとの差が小さくなり、最終的に基準信号が一致す
るところで安定する。
As a result, the level of the core 1d is also lowered, the difference from the core 1a is reduced, and finally it stabilizes when the reference signals match.

【0053】他のコアについては図16と同様なので説
明は省略する。また、コア1dが最も平均輝度が高い場
合も図16と全く同じ動作なので説明は省く。
Since the other cores are the same as those in FIG. 16, the description thereof will be omitted. Further, when the core 1d has the highest average brightness, the operation is exactly the same as that in FIG.

【0054】このようにして、基準となるコアを固定し
ても図16と同様の動作を行うことが出来る。
In this way, even if the reference core is fixed, the same operation as in FIG. 16 can be performed.

【0055】本実施例によれば、ビーム電流検出抵抗1
7で検出する電圧の取り込みがなくなるため、例えば、
図18のA/Dコンバータ71a、71b、71c、7
1dが不要になると共に、マイコンの最小値選択も不要
になり、202の構成が簡単になる。
According to this embodiment, the beam current detecting resistor 1
Since the voltage detected in 7 is not taken in, for example,
The A / D converters 71a, 71b, 71c, 7 of FIG.
1d becomes unnecessary and the minimum value selection by the microcomputer becomes unnecessary, and the configuration of 202 becomes simple.

【0056】本発明の第6の実施例を図21に示す。FIG. 21 shows the sixth embodiment of the present invention.

【0057】図21の特徴は、比較回路202の出力が
アンプ80R,80G,80B,クランプ回路81R,
81G,81Bに帰還され、RGB独立に制御されてい
ることである。これは例えばコントラスト及び(又は)
輝度制御回路311の出力が原色信号出力の場合に用い
ることが出来る。もちろん比較回路302は、RGB三
色分のA/D変換と比較処理及びアンプ80R,80
G,80B,クランプ回路81R,81G,81B制御
用のD/Aコンバータは必要になるが、制御手順は、図
20と同じ動作になるので詳細の説明は省く。また、基
準電圧の挿入についても第一の実施例または第二の実施
例と同じで良いので説明は省略する。
The feature of FIG. 21 is that the output of the comparison circuit 202 is an amplifier 80R, 80G, 80B, a clamp circuit 81R,
That is, it is fed back to 81G and 81B and controlled independently of RGB. This is for example contrast and / or
It can be used when the output of the brightness control circuit 311 is a primary color signal output. Of course, the comparison circuit 302 performs A / D conversion and comparison processing for the three RGB colors and amplifiers 80R and 80
Although a D / A converter for controlling the G, 80B and clamp circuits 81R, 81G, 81B is required, the control procedure is the same as that in FIG. Further, the insertion of the reference voltage may be the same as in the first embodiment or the second embodiment, so the description will be omitted.

【0058】このようにRGB独立に制御することで、
各コア間のRGB信号のばらつきをより精度良く抑える
ことができ、マルチスクリーンにおけるホワイトバラン
スの調整及びその維持に抜群の効果を発揮する。
By controlling RGB independently in this way,
It is possible to more accurately suppress variations in RGB signals among the cores, and exert an outstanding effect in adjusting and maintaining white balance in a multi-screen.

【0059】本発明の第7の実施例を図22に示す。A seventh embodiment of the present invention is shown in FIG.

【0060】図22の大きな特徴は、基準電圧挿入回路
をコアの中に取り込んだことである。 それ以外は図2
0と全く同じであるので、動作そのものの説明は省く。
The major feature of FIG. 22 is that the reference voltage inserting circuit is incorporated in the core. Figure 2 otherwise
Since it is exactly the same as 0, description of the operation itself is omitted.

【0061】本実施例では、基準電圧挿入回路が各コア
毎に異なるので、コアごとに白レベルも黒レベルも異な
っているはずである。そこで例えば、コア1a,コア1
b,コア1c、コア1dに同時に白パターンを表示し
て、すべてのコアで同じ白の色温度になるように例え
ば、CRT駆動回路のゲイン調整した後、各コアのコン
トラスト及び(又は)輝度制御後の基準電圧の白レベル
が合うように基準電圧挿入回路に印加する白レベルの電
圧を調整する。つぎに、コア1a,コア1b,コア1
c、コア1dに同時に灰色パターンを表示して、すべて
のコアで同じ輝度になるように例えば、CRTのカット
オフを調整した後、各コアのコントラスト及び(又は)
輝度制御後の基準電圧の黒レベルが合うように基準電圧
挿入回路に印加する黒レベルの電圧を調整する。
In this embodiment, since the reference voltage inserting circuit is different for each core, the white level and the black level should be different for each core. So, for example, core 1a, core 1
b, the core 1c, and the core 1d are simultaneously displayed with white patterns so that the color temperature of all the cores is the same. For example, after adjusting the gain of the CRT drive circuit, the contrast and / or brightness of each core is controlled. The white level voltage applied to the reference voltage inserting circuit is adjusted so that the white level of the subsequent reference voltage matches. Next, core 1a, core 1b, core 1
c, the gray pattern is displayed on the core 1d at the same time, and the CRT cutoff is adjusted so that all the cores have the same brightness, and then the contrast of each core and / or
The black level voltage applied to the reference voltage insertion circuit is adjusted so that the black level of the reference voltage after the brightness control matches.

【0062】この後に比較回路202で図20と全く同
じ動作をさせることで、各コアの輝度ばらつきを抑える
ことができる。
After that, the comparator circuit 202 is caused to operate in exactly the same manner as in FIG. 20, so that the variation in the brightness of each core can be suppressed.

【0063】本実施例によれば、基準電圧挿入回路を画
像拡大装置40側に持つ必要がなくなり画像拡大装置4
0の構成が簡単になる。
According to this embodiment, it is not necessary to have the reference voltage inserting circuit on the image enlarging device 40 side, and the image enlarging device 4
The configuration of 0 becomes simple.

【0064】尚、基準電圧の挿入位置等については第一
の実施例または第二の実施例と同じで良いので説明は省
略する。
Since the insertion position of the reference voltage and the like may be the same as those in the first or second embodiment, the description thereof will be omitted.

【0065】本発明の第8の実施例を図23に示す。図
23は例えば12面のマルチスクリーンディスプレイに
本発明を適用した例である。
FIG. 23 shows the eighth embodiment of the present invention. FIG. 23 shows an example in which the present invention is applied to, for example, a 12-screen multi-screen display.

【0066】コアの数が多くなると、図20に示すよう
に端子216a,216b,216c,216dを単に
結線するだけは演出上問題が出てくる。例えば図24に
示すように12面の内4面に別の絵柄を表示したい場
合、それぞれの絵柄ごと制御を行う必要がある。そこ
で、マトリックススイッチ90を設けて、各コアの端子
216a〜216lを一括制御する。マトリックススイ
ッチ90は、例えばアナログスイッチで構成して制御回
路91を設け、その制御回路91を比較回路402のマ
イコンで制御すればよい。前後したが、比較回路は例え
ば図20と同様にマイコンで構成すれば良い。もちろん
コアの数の分だけA/DコンバータやD/Aコンバータ
は増やす必要はある。動作そのものは図20と同じなの
で説明は省く。 本発明の第9の実施例を図25に示
す。
When the number of cores increases, there is a problem in production when the terminals 216a, 216b, 216c, 216d are simply connected as shown in FIG. For example, as shown in FIG. 24, when different pictures are to be displayed on four of the twelve, it is necessary to control each picture. Therefore, the matrix switch 90 is provided to collectively control the terminals 216a to 216l of each core. The matrix switch 90 may be constituted by, for example, an analog switch, a control circuit 91 may be provided, and the control circuit 91 may be controlled by the microcomputer of the comparison circuit 402. Although it has been changed, the comparison circuit may be configured by a microcomputer as in the case of FIG. 20, for example. Of course, it is necessary to increase the number of A / D converters and D / A converters by the number of cores. Since the operation itself is the same as that in FIG. 20, the description is omitted. A ninth embodiment of the present invention is shown in FIG.

【0067】図25の特徴は、コアの中にデータモデム
95持ち比較回路402と例えばRS232Cインター
フェース等でディジタルデータ伝送を行うことである。
The feature of FIG. 25 is that digital data transmission is carried out by the data modem 95 built-in comparison circuit 402 and the RS232C interface in the core.

【0068】データモデム95は、コントラスト及び
(又は)輝度制御後の基準信号をコアの中でディジタル
データに変換して比較回路402に送るとともに、比較
回路402からの制御情報をデコードしてコントラスト
制御回路111と輝度制御回路112を制御する。
The data modem 95 converts the reference signal after contrast and / or brightness control into digital data in the core and sends it to the comparison circuit 402, and decodes the control information from the comparison circuit 402 to control the contrast. The circuit 111 and the brightness control circuit 112 are controlled.

【0069】一方、比較回路402にも図26に示すよ
うにデータモデム96a,96b,96c,96dを置
き各コアのデータモデム95とデータ伝送を行うように
している。マイコン70の処理手順は図20と同じで良
いので詳細の説明は省略する。 このようにディジタル
データ伝送回線で画像拡大装置とマルチスクリーンを結
ぶことにより、雑音多い設置場所や画像拡大装置とマル
チスクリーンが遠く離れてグランド電位の変動があって
も、本発明の効果を発揮できる。
On the other hand, the comparator circuit 402 is also provided with data modems 96a, 96b, 96c and 96d as shown in FIG. 26 to perform data transmission with the data modem 95 of each core. Since the processing procedure of the microcomputer 70 may be the same as that in FIG. 20, detailed description thereof will be omitted. By thus connecting the image enlarging device and the multi-screen with the digital data transmission line, the effect of the present invention can be exhibited even if there is a noisy installation location or the ground potential fluctuates due to the image enlarging device and the multi-screen being far apart. ..

【0070】本発明の第10の実施例を図27に示す。FIG. 27 shows a tenth embodiment of the present invention.

【0071】本実施例の特徴はコアのABL機能も含め
て、比較回路502でコントラスト制御回路111と輝
度制御回路112を制御することにあり、図27は図1
6からコントラスト及び(又は)輝度制御回路11、A
BL回路14、最小値回路16を除いた構成になってい
るので、コアの構成が簡単になる利点がある。
The feature of this embodiment is that the comparison circuit 502 controls the contrast control circuit 111 and the brightness control circuit 112, including the ABL function of the core.
6 to contrast and / or brightness control circuit 11, A
Since the BL circuit 14 and the minimum value circuit 16 are excluded from the configuration, there is an advantage that the configuration of the core is simplified.

【0072】比較回路502は図16の比較回路102
と同じ構成でよいが、コアの中に最小値回路16とAB
L回路がないためマイコン70にこれらの機能を加えれ
ばよいだけである。すなわち、例えば端子76a,76
b,76c,76dに加えられる各コアのビーム電流検
出抵抗17で検出した電圧を比較し、ビーム電流が図2
のIaを超えるコアのうち最も電流値が大きいコアに図
2の制御電圧をコントラスト制御回路111及び(又
は)輝度制御回路112に加えればよい。
The comparison circuit 502 is the comparison circuit 102 of FIG.
The same configuration as is possible, but with the minimum value circuit 16 and AB in the core
Since there is no L circuit, it is only necessary to add these functions to the microcomputer 70. That is, for example, the terminals 76a, 76
The voltage detected by the beam current detection resistor 17 of each core applied to b, 76c, and 76d is compared, and the beam current is shown in FIG.
The control voltage of FIG. 2 may be applied to the contrast control circuit 111 and / or the brightness control circuit 112 to the core having the largest current value among the cores exceeding Ia.

【0073】マイコン70のその他の機能については第
4の実施例と同じなので詳細の説明は省略する。
The other functions of the microcomputer 70 are the same as those in the fourth embodiment, and the detailed description will be omitted.

【0074】本発明の11の実施例を図27に示す。FIG. 27 shows an eleventh embodiment of the present invention.

【0075】本実施例の特徴は、例えば図22の構成に
加え、γ変換回路97a,97b,97c,97dを追
加して、コア1a、1b,1c,1dのCRT13のγ
特性のばらつきを吸収することにある。
The feature of the present embodiment is that, for example, in addition to the configuration of FIG. 22, γ conversion circuits 97a, 97b, 97c, 97d are added, and γ of the CRT 13 of the cores 1a, 1b, 1c, 1d is added.
It is to absorb variations in characteristics.

【0076】γ変換回路97a,97b,97c,97
dは、例えば図29に示すようにA/Dコンバータ17
2でディジタル信号に変換された映像信号をLUT(ル
ックアップテーブル)で入出力特性を変え、D/Aコン
バータ174でアナログ信号に変換することで実現でき
る。LUTは例えばROMで構成できることはいうまで
もない。
Γ conversion circuits 97a, 97b, 97c, 97
d is the A / D converter 17 as shown in FIG. 29, for example.
This can be realized by changing the input / output characteristics of the video signal converted into a digital signal in 2 by a LUT (look-up table) and converting it into an analog signal in the D / A converter 174. It goes without saying that the LUT can be composed of, for example, a ROM.

【0077】すなわち、図22(第7の実施例)で述べ
た手段により、各コア間のABL制御特性のばらつきを
抑えると共に、γ変換回路97a,97b,97c,9
7dでCRT13のγ特性のばらつきを吸収し、一枚の
均一なマルチスクリーン表示を得ることができる。
That is, the means described in FIG. 22 (seventh embodiment) suppresses the variation in the ABL control characteristics among the cores, and the γ conversion circuits 97a, 97b, 97c, 9 are provided.
In 7d, variations in the γ characteristic of the CRT 13 can be absorbed, and a single uniform multi-screen display can be obtained.

【0078】なお、ここではγ変換回路97a,97
b,97c,97dをコアの外に配置したが、コア1
a,1b,1c,1dの内部でもよいし、画像拡大装置
40の内部でも良い。また、γ変換回路97a,97
b,97c,97dを接続する相手の構成に図22を挙
げたが、その他、例えば図16や図20などの構成であ
っても全く問題ないことはいうまでもない。
Here, the γ conversion circuits 97a and 97 are used.
b, 97c, 97d are placed outside the core, but core 1
It may be inside a, 1b, 1c, 1d or inside the image enlarging device 40. In addition, the γ conversion circuits 97a and 97
Although FIG. 22 is shown as the configuration of the other party to which b, 97c, and 97d are connected, it goes without saying that there is no problem even if the configurations of FIG. 16 and FIG.

【0079】[0079]

【発明の効果】本発明によれば、比較回路によるフィー
ドバック制御によって、各コアのABL制御特性のばら
つきによる輝度ばらつきを抑え、各コアの境界における
輝度の連続性を得ることができ、画像の表示品質を向上
させることができる。
According to the present invention, by the feedback control by the comparison circuit, it is possible to suppress the brightness variation due to the dispersion of the ABL control characteristics of each core, and to obtain the brightness continuity at the boundary of each core, and to display the image. The quality can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す構成図である。FIG. 1 is a configuration diagram showing a first embodiment of the present invention.

【図2】本発明の第1の実施例のABL回路の動作を表
すグラフである。
FIG. 2 is a graph showing the operation of the ABL circuit according to the first embodiment of the present invention.

【図3】本発明に用いる基準電圧挿入回路の構成図であ
る。
FIG. 3 is a configuration diagram of a reference voltage insertion circuit used in the present invention.

【図4】本発明の基準電圧挿入回路の動作を表すタイミ
ング図である。
FIG. 4 is a timing chart showing the operation of the reference voltage insertion circuit of the present invention.

【図5】本発明に用いる比較回路の構成図である。FIG. 5 is a configuration diagram of a comparison circuit used in the present invention.

【図6】本発明の比較回路の動作を表すタイミング図で
ある。
FIG. 6 is a timing chart showing the operation of the comparison circuit of the present invention.

【図7】本発明の第2の実施例を示す図である。FIG. 7 is a diagram showing a second embodiment of the present invention.

【図8】本発明の比較回路の他の動作例を表すタイミン
グ図である。
FIG. 8 is a timing chart showing another operation example of the comparison circuit of the present invention.

【図9】本発明に用いる比較回路の他の構成図である。FIG. 9 is another configuration diagram of a comparison circuit used in the present invention.

【図10】本発明の他の比較回路の動作例を表すタイミ
ング図である。
FIG. 10 is a timing chart showing an operation example of another comparison circuit of the present invention.

【図11】本発明の他の比較回路の別の動作例を表すタ
イミング図である。
FIG. 11 is a timing chart showing another operation example of another comparison circuit of the present invention.

【図12】画像表示装置の設置を示す構成図である。FIG. 12 is a configuration diagram showing installation of an image display device.

【図13】従来例を示すブロック図である。FIG. 13 is a block diagram showing a conventional example.

【図14】本発明の第3の実施例を示す構成図である。FIG. 14 is a configuration diagram showing a third embodiment of the present invention.

【図15】本発明の第2の実施例のABL回路の動作を
表すグラフである。
FIG. 15 is a graph showing the operation of the ABL circuit according to the second embodiment of the present invention.

【図16】本発明の第4の実施例を示す図である。FIG. 16 is a diagram showing a fourth embodiment of the present invention.

【図17】図16の最小値回路16の回路構成図であ
る。
17 is a circuit configuration diagram of a minimum value circuit 16 of FIG.

【図18】図16比較回路102の構成図である。18 is a configuration diagram of a comparison circuit 102 in FIG.

【図19】マイコン70の動作概念図である。FIG. 19 is an operation conceptual diagram of the microcomputer 70.

【図20】本発明の第5の実施例を示す図である。FIG. 20 is a diagram showing a fifth embodiment of the present invention.

【図21】本発明の第6の実施例を示す図である。FIG. 21 is a diagram showing a sixth embodiment of the present invention.

【図22】本発明の第7の実施例を示す図である。FIG. 22 is a diagram showing a seventh embodiment of the present invention.

【図23】本発明の第8の実施例を示す図である。FIG. 23 is a diagram showing an eighth embodiment of the present invention.

【図24】図23の動作を説明する図である。FIG. 24 is a diagram illustrating the operation of FIG. 23.

【図25】本発明の第9の実施例を示す図である。FIG. 25 is a diagram showing a ninth embodiment of the present invention.

【図26】図25比較回路402の構成図である。FIG. 26 is a configuration diagram of the comparison circuit 402 in FIG. 25.

【図27】本発明の第10の実施例を示す図である。FIG. 27 is a diagram showing a tenth embodiment of the present invention.

【図28】本発明の第11の実施例を示す図である。FIG. 28 is a diagram showing an eleventh embodiment of the present invention.

【図29】図28のγ変換回路97aの構成例である。29 is a configuration example of the γ conversion circuit 97a of FIG. 28.

【符号の説明】[Explanation of symbols]

1a〜1d…コア、2…比較回路、3…基準電圧挿入回
路、6…ABL用比較回路、11…コントラスト及び
(又は)輝度制御回路、12…CRT駆動回路、13…
CRT、14…ABL回路、15…高圧発生回路、21
…比較器、22a〜22d…ローパスフィルタ、40…
画像拡大装置、50…スイッチ、16…最小値回路、1
11…コントラスト制御回路、112…輝度制御回路、
70…マイコン、102,202、302、402,5
02…比較回路、90…マトリクス回路、95、96
a,96b,96c,96d…データモデム,97a,
97b,97c,97d…γ変換回路、98…LUT
1a to 1d ... Core, 2 ... Comparison circuit, 3 ... Reference voltage insertion circuit, 6 ... ABL comparison circuit, 11 ... Contrast and / or brightness control circuit, 12 ... CRT drive circuit, 13 ...
CRT, 14 ... ABL circuit, 15 ... High voltage generating circuit, 21
... comparators, 22a to 22d ... low-pass filters, 40 ...
Image enlarging device, 50 ... Switch, 16 ... Minimum value circuit, 1
11 ... Contrast control circuit, 112 ... Luminance control circuit,
70 ... Microcomputer, 102, 202, 302, 402, 5
02 ... Comparison circuit, 90 ... Matrix circuit, 95, 96
a, 96b, 96c, 96d ... Data modem, 97a,
97b, 97c, 97d ... γ conversion circuit, 98 ... LUT

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 武 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所AV機器事業部内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Takeshi Maruyama 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Stock Company Hitachi Ltd. AV Equipment Division

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入する基準電圧挿入回路と、前記各コアのコ
ントラスト及び(又は)輝度制御後の映像信号に挿入さ
れた基準電圧を取り出し、最大のビーム電流平均値を示
すコアの基準電圧か又は、最大のCRT駆動電圧平均値
を示すコアの基準電圧を基準信号として選択し、他のコ
アの基準電圧と比較する比較回路と、各コアのコントラ
スト及び(又は)輝度制御回路に入力される制御信号を
切り替えるスイッチと、から成るABL制御のばらつき
補正回路を設けたことを特徴とするマルチスクリーン方
式ディスプレイ装置。
1. A multi-screen display device for displaying a single image by combining a plurality of cathode ray tube image display devices (cores), and means for detecting an average beam current for each core, and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, Multi-screen display having ABL (Automatic Brightness Limiting Device) control means composed of means for commonly controlling contrast and / or brightness A) In the device, a reference voltage inserting circuit for inserting a reference voltage during the blanking period of the video signal in the preceding stage of the contrast and / or brightness control of the core or during the period corresponding to overscan, and the contrast and / or the The reference voltage inserted in the video signal after the brightness control is taken out, and the core reference voltage showing the maximum beam current average value or the core reference voltage showing the maximum CRT drive voltage average value is selected as the reference signal, An ABL control variation correction circuit including a comparison circuit for comparing with a reference voltage of another core and a switch for switching a control signal input to the contrast and / or brightness control circuit of each core is provided. Multi-screen display device.
【請求項2】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入する基準電圧挿入回路と、前記各コアのコ
ントラスト及び(又は)輝度制御後の映像信号に挿入さ
れた基準電圧を取り出し、最大のビーム電流平均値を示
すコアの基準電圧か又は、最大のCRT駆動電圧平均値
を示すコアの基準電圧を基準信号として選択し、他のコ
アの基準電圧と比較する比較回路と、該比較回路の出力
で各コアのコントラスト及び(又は)輝度を制御するコ
ントラスト及び(又は)輝度制御回路と、から成るAB
L制御のばらつき補正回路を設けたことを特徴とするマ
ルチスクリーン方式ディスプレイ。
2. A multi-screen type display device for displaying a single image by combining a plurality of cathode ray tube type image display devices (cores), and means for detecting an average beam current for each core and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, Multi-screen display having ABL (Automatic Brightness Limiting Device) control means composed of means for commonly controlling contrast and / or brightness A) In the device, a reference voltage inserting circuit for inserting a reference voltage during the blanking period of the video signal in the preceding stage of the contrast and / or brightness control of the core or during the period corresponding to overscan, and the contrast and / or the The reference voltage inserted in the video signal after the brightness control is taken out, and the core reference voltage showing the maximum beam current average value or the core reference voltage showing the maximum CRT drive voltage average value is selected as the reference signal, AB comprising a comparison circuit for comparing with a reference voltage of another core, and a contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core by the output of the comparison circuit.
A multi-screen display that is provided with a variation correction circuit for L control.
【請求項3】請求項2において、該比較回路の出力で各
コアのコントラスト及び(又は)輝度を制御するコント
ラスト及び(又は)輝度制御回路は、ビーム電流値情報
か又は、CRT駆動電圧の平均値情報によって制御され
るコントラスト及び(又は)輝度回路の後段に設けたこ
とを特徴とするマルチスクリーン方式ディスプレイ。
3. The contrast and / or brightness control circuit according to claim 2, wherein the contrast and / or brightness of each core is controlled by the output of the comparison circuit, the beam current value information, or the average of the CRT drive voltage. A multi-screen display characterized in that it is provided after a contrast and / or luminance circuit controlled by value information.
【請求項4】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入する基準電圧挿入回路と、前記各コアのコ
ントラスト及び(又は)輝度制御後の映像信号に挿入さ
れた基準電圧を取り出し、任意のコアの基準電圧を基準
信号として、他のコアの基準電圧と比較する比較回路
と、該比較回路の出力で各コアのコントラスト及び(又
は)輝度を制御するコントラスト及び(又は)輝度制御
回路と、から成るABL制御のばらつき補正回路を設
け、前記選択したビーム電流値情報か又は、CRT駆動
電圧の平均値情報に従ってコアのコントラスト及び(又
は)輝度を共通に制御する手段とで構成されたABL制
御手段により各コアのコントラスト及び(又は)輝度を
共通に制御した後、該ABL制御のばらつき補正回路に
より各コアのコントラスト及び(又は)輝度を制御する
ことを特徴とするマルチスクリーン方式ディスプレイ。
4. A multi-screen display device which displays a single image by combining a plurality of cathode ray tube image display devices (cores), and means for detecting an average beam current for each core, and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, Multi-screen display having ABL (Automatic Brightness Limiting Device) control means composed of means for commonly controlling contrast and / or brightness A) In the device, a reference voltage inserting circuit for inserting a reference voltage during the blanking period of the video signal in the preceding stage of the contrast and / or brightness control of the core or during the period corresponding to overscan, and the contrast and / or the The reference voltage inserted in the video signal after the brightness control is taken out, the reference voltage of any core is used as a reference signal, and a comparison circuit that compares it with the reference voltage of another core, and the contrast of each core at the output of the comparison circuit and An ABL control variation correction circuit including a contrast (or) brightness control and / or a brightness control circuit is provided, and the core contrast and the core contrast and the CRT drive voltage average value information are selected according to the selected beam current value information or CRT drive voltage average value information. (Or) ABL control means configured with a means for controlling brightness in common controls the contrast and / or brightness of each core. After control, the multi-screen system displays and controls the contrast and (or) the brightness of each core by variation correction circuit of the ABL control.
【請求項5】請求項4において、該比較回路の出力で各
コアのコントラスト及び(又は)輝度を制御するコント
ラスト及び(又は)輝度制御回路は、ビーム電流値情報
か又は、CRT駆動電圧の平均値情報によって制御され
るコントラスト及び(又は)輝度回路の後段に設けたこ
とを特徴とするマルチスクリーン方式ディスプレイ。
5. The contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core by the output of the comparison circuit according to claim 4, wherein the contrast and / or brightness control circuit is beam current value information or an average of CRT drive voltage. A multi-screen display characterized in that it is provided after a contrast and / or luminance circuit controlled by value information.
【請求項6】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入する基準電圧挿入回路と、前記各コアのコ
ントラスト及び(又は)輝度制御後の映像信号に挿入さ
れた基準電圧を取り出し、任意のコアの基準電圧を基準
信号として、他のコアの基準電圧と比較する比較回路
と、該比較回路の出力で各コアのRGB原色信号の振幅
及び(又は)直流レベルを制御する振幅制御回路及び
(又は)直流レベル制御回路と、から成るABL制御の
ばらつき補正回路を設け、前記選択したビーム電流値情
報か又は、CRT駆動電圧の平均値情報に従ってコアの
コントラスト及び(又は)輝度を共通に制御する手段と
で構成されたABL制御手段により各コアのコントラス
ト及び(又は)輝度を共通に制御した後、該ABL制御
のばらつき補正回路により各コアのコントラスト及び
(又は)輝度を制御することを特徴とするマルチスクリ
ーン方式ディスプレイ。
6. A multi-screen type display device for displaying a single image by combining a plurality of cathode ray tube type image display devices (cores), and means for detecting an average beam current for each core, and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, Multi-screen display having ABL (Automatic Brightness Limiting Device) control means composed of means for commonly controlling contrast and / or brightness A) In the device, a reference voltage inserting circuit for inserting a reference voltage during the blanking period of the video signal in the preceding stage of the contrast and / or brightness control of the core or during the period corresponding to overscan, and the contrast and / or the The reference voltage inserted in the video signal after the brightness control is taken out, and the reference voltage of any core is used as a reference signal to compare with the reference voltage of another core, and the RGB primary color of each core at the output of the comparison circuit. An ABL control variation correction circuit comprising an amplitude control circuit and / or a DC level control circuit for controlling the amplitude and / or DC level of a signal is provided, and the selected beam current value information or the CRT drive voltage The contrast of each core is controlled by an ABL control unit configured to commonly control the contrast and / or the brightness of the core according to the average value information. Beauty (or) after controlling the luminance in common, multi-screen system displays and controls the contrast and (or) the brightness of each core by variation correction circuit of the ABL control.
【請求項7】請求項6において、該比較回路の出力で各
コアのRGB原色信号の振幅及び(又は)直流レベルを
制御する振幅制御回路及び(又は)直流レベル制御回路
は、ビーム電流値情報か又は、CRT駆動電圧の平均値
情報によって制御されるコントラスト及び(又は)輝度
回路の後段に設けたことを特徴とするマルチスクリーン
方式ディスプレイ。
7. The amplitude control circuit and / or the DC level control circuit for controlling the amplitude and / or DC level of the RGB primary color signals of each core by the output of the comparison circuit according to claim 6, are beam current value information. Alternatively, a multi-screen type display characterized in that it is provided at a subsequent stage of a contrast and / or luminance circuit controlled by the average value information of the CRT drive voltage.
【請求項8】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのビーム電流値情報か又はCRT駆動電圧の平均
値情報を任意のグループ単位毎に分配するマトリクスス
イッチと、各コアのコントラスト及び(又は)輝度制御
の前段の映像信号の帰線期間中又はオーバースキャン相
当期間に基準電圧を挿入する基準電圧挿入回路と、前記
各コアのコントラスト及び(又は)輝度制御後の映像信
号に挿入された基準電圧を取り出し、任意のコアの基準
電圧を基準信号として、他のコアの基準電圧と比較する
比較回路と、該比較回路の出力で各コアのコントラスト
及び(又は)輝度を制御するコントラスト及び(又は)
輝度制御回路と、から成るABL制御のばらつき補正回
路を設け、前記選択したビーム電流値情報か又は、CR
T駆動電圧の平均値情報に従ってコアのコントラスト及
び(又は)輝度を共通に制御する手段とで構成されたA
BL制御手段により各コアのコントラスト及び(又は)
輝度を共通に制御した後、該ABL制御のばらつき補正
回路により各コアのコントラスト及び(又は)輝度を制
御することを特徴とするマルチスクリーン方式ディスプ
レイ。
8. A multi-screen type display device for displaying a single image by combining a plurality of cathode ray tube type image display devices (cores), and means for detecting an average beam current for each core, and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, Multi-screen display having ABL (Automatic Brightness Limiting Device) control means composed of means for commonly controlling contrast and / or brightness (A) In the device, a matrix switch for distributing the beam current value information of each core or the average value information of the CRT drive voltage for each arbitrary group unit, and the return of the video signal in the preceding stage of the contrast and / or brightness control of each core. A reference voltage inserting circuit for inserting a reference voltage during a line period or a period corresponding to overscan, and a reference voltage inserted in a video signal after the contrast and / or brightness control of each core is taken out to obtain a reference voltage of an arbitrary core. As a reference signal, a comparison circuit that compares the reference voltage of another core with the reference voltage, and a contrast that controls the contrast and / or the brightness of each core with the output of the comparison circuit and / or
A brightness control circuit and an ABL control variation correction circuit are provided, and the selected beam current value information or CR
A, which is configured to commonly control the contrast and / or the brightness of the core according to the average value information of the T drive voltage.
The BL control means controls the contrast of each core and / or
A multi-screen type display characterized in that after the brightness is controlled in common, the contrast and / or brightness of each core is controlled by the variation correction circuit of the ABL control.
【請求項9】請求項8において、該比較回路の出力で各
コアのコントラスト及び(又は)輝度を制御するコント
ラスト及び(又は)輝度制御回路は、ビーム電流値情報
か又は、CRT駆動電圧の平均値情報によって制御され
るコントラスト及び(又は)輝度回路の後段に設けたこ
とを特徴とするマルチスクリーン方式ディスプレイ。
9. The contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core by the output of the comparison circuit according to claim 8, wherein the beam current value information or the average of the CRT drive voltage is used. A multi-screen display characterized in that it is provided after a contrast and / or luminance circuit controlled by value information.
【請求項10】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入するコア内に配置され基準電圧挿入回路
と、前記各コアのコントラスト及び(又は)輝度制御後
の映像信号に挿入された基準電圧を取り出し、任意のコ
アの基準電圧を基準信号として、他のコアの基準電圧と
比較する比較回路と、該比較回路の出力で各コアのコン
トラスト及び(又は)輝度を制御するコントラスト及び
(又は)輝度制御回路と、各コアと該比較回路の情報伝
達をディジタルデータ伝送手段から成るABL制御のば
らつき補正回路を設け、前記選択したビーム電流値情報
か又はCRT駆動電圧の平均値情報に従ってコアのコン
トラスト及び(又は)輝度を共通に制御する手段とで構
成されたABL制御手段により各コアのコントラスト及
び(又は)輝度を共通に制御した後、該ABL制御のば
らつき補正回路により各コアのコントラスト及び(又
は)輝度を制御することを特徴とするマルチスクリーン
方式ディスプレイ。
10. A multi-screen type display device for displaying a single image by combining a plurality of cathode ray tube type image display devices (cores), and means for detecting an average beam current for each core, and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, A multi-screen type disc having an ABL (automatic brightness limiting device) control means constituted by means for commonly controlling contrast and / or brightness. In the ray device, a reference voltage inserting circuit arranged in the core for inserting the reference voltage during the blanking period of the video signal in the preceding stage of contrast and / or brightness control of each core or during the period corresponding to overscan, and the core A comparison circuit that extracts the reference voltage inserted in the video signal after contrast and / or brightness control and compares it with the reference voltage of another core using the reference voltage of any core as the reference signal, and the output of the comparison circuit. The contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core, and the ABL control variation correction circuit comprising digital data transmission means for information transmission between each core and the comparison circuit are provided and selected. And means for commonly controlling the core contrast and / or brightness according to the beam current value information or the CRT drive voltage average value information. A multi-screen characterized by controlling the contrast and / or brightness of each core in common by the ABL control means, and then controlling the contrast and / or brightness of each core by the variation correction circuit of the ABL control. Scheme display.
【請求項11】請求項10において、該比較回路の出力
で各コアのコントラスト及び(又は)輝度を制御するコ
ントラスト及び(又は)輝度制御回路は、ビーム電流値
情報か又は、CRT駆動電圧の平均値情報によって制御
されるコントラスト及び(又は)輝度回路の後段に設け
たことを特徴とするマルチスクリーン方式ディスプレ
イ。
11. The contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core by the output of the comparison circuit according to claim 10, wherein the contrast and / or brightness control circuit is beam current value information or an average of CRT drive voltage. A multi-screen display characterized in that it is provided after a contrast and / or luminance circuit controlled by value information.
【請求項12】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示し、各コア毎に
平均ビーム電流を検出する手段か又は、CRT駆動電圧
の平均値を検出する手段を具備したマルチスクリーン方
式ディスプレイ装置において、 該検出した平均ビーム電流値情報か又は、CRT駆動電
圧の平均値情報と他のコアの平均ビーム電流値情報か又
は、CRT駆動電圧の平均値情報とから大きい方のビー
ム電流値情報か又は、CRT駆動電圧の平均値情報を選
択する手段と、該選択したビーム電流値情報か又は、C
RT駆動電圧の平均値情報に従ってコアのコントラスト
及び(又は)輝度を制御する手段と、各コアのコントラ
スト及び(又は)輝度制御の前段の映像信号の帰線期間
中又はオーバースキャン相当期間に基準電圧を挿入する
基準電圧挿入回路と、前記各コアのコントラスト及び
(又は)輝度制御後の映像信号に挿入された基準電圧を
取り出し、最大のビーム電流平均値を示すコアの基準電
圧か又は、最大のCRT駆動電圧平均値を示すコアの基
準電圧を基準信号として選択し、他のコアの基準電圧と
比較する比較回路と、該比較回路の出力で各コアのコン
トラスト及び(又は)輝度を制御するコントラスト及び
(又は)輝度制御回路と、から成るABL制御のばらつ
き補正回路を設けたことを特徴とするマルチスクリーン
方式ディスプレイ。
12. A means for displaying an image by combining a plurality of cathode ray tube image display devices (cores) and detecting an average beam current for each core or an average value of CRT drive voltage. In the multi-screen display device including means, the detected average beam current value information, CRT driving voltage average value information and other core average beam current value information, or CRT driving voltage average value information. From the larger beam current value information or the average value information of the CRT drive voltage, and the selected beam current value information or C
Means for controlling the contrast and / or brightness of the core according to the average value information of the RT drive voltage, and the reference voltage during the blanking period of the video signal in the preceding stage of the contrast and / or brightness control of each core or during the period corresponding to overscan. And a reference voltage inserting circuit for inserting the reference voltage inserted in the video signal after the contrast and / or brightness control of each core, and the reference voltage of the core showing the maximum beam current average value or the maximum A comparison circuit that selects the reference voltage of the core indicating the average value of the CRT drive voltage as a reference signal and compares it with the reference voltage of another core, and a contrast that controls the contrast and / or the brightness of each core by the output of the comparison circuit. And / or a brightness control circuit, which is provided with an ABL control variation correction circuit.
【請求項13】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入する基準電圧挿入回路と、前記各コアのコ
ントラスト及び(又は)輝度制御後の映像信号に挿入さ
れた基準電圧を取り出し、任意のコアの基準電圧を基準
信号として、他のコアの基準電圧と比較する比較回路
と、該比較回路の出力で各コアのコントラスト及び(又
は)輝度を制御するコントラスト及び(又は)輝度制御
回路と、から成るABL制御のばらつき補正回路と、C
RT(陰極線管)のγ特性を補正するγ変換回路を設
け、前記選択したビーム電流値情報か又は、CRT駆動
電圧の平均値情報に従ってコアのコントラスト及び(又
は)輝度を共通に制御する手段とで構成されたABL制
御手段により各コアのコントラスト及び(又は)輝度を
共通に制御した後、該ABL制御のばらつき補正回路に
より各コアのコントラスト及び(又は)輝度を制御する
ことを特徴とするマルチスクリーン方式ディスプレイ。
13. A multi-screen type display device which displays a single image by combining a plurality of cathode ray tube type image display devices (cores), and means for detecting an average beam current for each core, and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, A multi-screen type disc having an ABL (automatic brightness limiting device) control means constituted by means for commonly controlling contrast and / or brightness. In the ray device, a contrast voltage of each core and / or a reference voltage insertion circuit that inserts a reference voltage during a blanking period of the video signal before the brightness control or a period corresponding to overscan, and the contrast of each core and / or The reference voltage inserted in the video signal after the brightness control is taken out, the reference voltage of any core is used as a reference signal, and a comparison circuit that compares it with the reference voltage of another core, and the contrast of each core at the output of the comparison circuit and And / or a brightness and brightness control circuit for controlling the brightness, and an ABL control variation correction circuit, and C
A means for controlling the contrast and / or the brightness of the core in common by providing a γ conversion circuit for correcting the γ characteristic of the RT (cathode ray tube) according to the selected beam current value information or the average value information of the CRT drive voltage. After the contrast and / or brightness of each core are controlled in common by the ABL control means configured by, the contrast and / or brightness of each core is controlled by the variation correction circuit of the ABL control. Screen type display.
【請求項14】請求項13において、該比較回路の出力
で各コアのコントラスト及び(又は)輝度を制御するコ
ントラスト及び(又は)輝度制御回路は、ビーム電流値
情報か又は、CRT駆動電圧の平均値情報によって制御
されるコントラスト及び(又は)輝度回路の後段に設け
たことを特徴とするマルチスクリーン方式ディスプレ
イ。
14. The contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core by the output of the comparison circuit according to claim 13, wherein the contrast and / or brightness control circuit is beam current value information or an average of CRT drive voltage. A multi-screen display characterized in that it is provided after a contrast and / or luminance circuit controlled by value information.
【請求項15】複数のブラウン管方式画像表示装置(コ
ア)を組み合わせて、1枚の画像を表示するマルチスク
リーン方式ディスプレイ装置であって、各コア毎の平均
ビーム電流を検出する手段と、該検出した各コア毎の平
均ビーム電流から最も大きいビーム電流値情報を選択
し、該選択したビーム電流値情報に従って全てのコアの
コントラスト及び(又は)輝度を共通に制御する手段か
又は、各コア毎のCRT駆動電圧の平均値を検出する手
段と、該検出した各コア毎のCRT駆動電圧の平均値か
ら最も大きい平均値情報を選択し、該選択したCRT駆
動電圧の平均値情報に従って全てのコアのコントラスト
及び(又は)輝度を共通に制御する手段とで構成された
ABL(自動輝度制限装置)制御手段を有するマルチス
クリーン方式ディスプレイ装置において、 各コアのコントラスト及び(又は)輝度制御の前段の映
像信号の帰線期間中又はオーバースキャン相当期間に基
準電圧を挿入する基準電圧挿入回路と、前記各コアのコ
ントラスト及び(又は)輝度制御後の映像信号に挿入さ
れた基準電圧を取り出し、任意のコアの基準電圧を基準
信号として、他のコアの基準電圧と比較する比較回路
と、該比較回路の出力で各コアのコントラスト及び(又
は)輝度を制御するコントラスト及び(又は)輝度制御
回路と、から成るABL制御のばらつき補正回路を設
け、前記基準電圧挿入回路をコアに内蔵したことを特徴
とするマルチスクリーン方式ディスプレイ。
15. A multi-screen type display device for displaying a single image by combining a plurality of cathode ray tube type image display devices (cores), and means for detecting an average beam current for each core and the detection. Means for selecting the largest beam current value information from the average beam current for each core, and commonly controlling the contrast and / or brightness of all cores according to the selected beam current value information, or for each core Means for detecting the average value of the CRT drive voltage, and selecting the largest average value information from the detected average value of the CRT drive voltage for each core, and according to the selected average value information of the CRT drive voltage, A multi-screen type disc having an ABL (automatic brightness limiting device) control means constituted by means for commonly controlling contrast and / or brightness. In the ray device, a contrast voltage of each core and / or a reference voltage insertion circuit that inserts a reference voltage during a blanking period of the video signal before the brightness control or a period corresponding to overscan, and the contrast of each core and / or The reference voltage inserted in the video signal after the brightness control is taken out, the reference voltage of any core is used as a reference signal, and a comparison circuit that compares it with the reference voltage of another core, and the contrast of each core at the output of the comparison circuit and A multi-screen type display characterized in that an ABL control variation correction circuit comprising a contrast and / or brightness control circuit for controlling (or) brightness is provided and the reference voltage inserting circuit is built in the core.
【請求項16】請求項4において、該比較回路の出力で
各コアのコントラスト及び(又は)輝度を制御するコン
トラスト及び(又は)輝度制御回路は、ビーム電流値情
報か又は、CRT駆動電圧の平均値情報によって制御さ
れるコントラスト及び(又は)輝度回路の後段に設けた
ことを特徴とするマルチスクリーン方式ディスプレイ。
16. The contrast and / or brightness control circuit for controlling the contrast and / or brightness of each core according to the output of the comparison circuit according to claim 4, wherein the contrast and / or brightness control circuit is beam current value information or an average of CRT drive voltage. A multi-screen display characterized in that it is provided after a contrast and / or luminance circuit controlled by value information.
JP04092574A 1991-05-24 1992-04-13 Multi-screen display device Expired - Fee Related JP3092304B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-119911 1991-05-24
JP11991191 1991-05-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10094247A Division JP3123504B2 (en) 1998-04-07 1998-04-07 Multi-screen display device

Publications (2)

Publication Number Publication Date
JPH05150730A true JPH05150730A (en) 1993-06-18
JP3092304B2 JP3092304B2 (en) 2000-09-25

Family

ID=14773250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04092574A Expired - Fee Related JP3092304B2 (en) 1991-05-24 1992-04-13 Multi-screen display device

Country Status (1)

Country Link
JP (1) JP3092304B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525564A (en) * 1997-12-02 2001-12-11 サーノフ コーポレイション Modular display system
JP2007510950A (en) * 2003-11-07 2007-04-26 インテグレーテツド・カラー・ソリユーシヨンズ・インコーポレーテツド System and method for display device characterization, calibration and verification

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525564A (en) * 1997-12-02 2001-12-11 サーノフ コーポレイション Modular display system
JP2007510950A (en) * 2003-11-07 2007-04-26 インテグレーテツド・カラー・ソリユーシヨンズ・インコーポレーテツド System and method for display device characterization, calibration and verification

Also Published As

Publication number Publication date
JP3092304B2 (en) 2000-09-25

Similar Documents

Publication Publication Date Title
US7333081B2 (en) Image display apparatus, display unit driver and image display method for the same
US5546101A (en) Color display unit with plasma display panel
JP2003298974A (en) Contrast adjustment method, contrast adjustment circuit, and video display apparatus employing the same
US5555026A (en) Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function
JP3286088B2 (en) Television receiver
JP3092304B2 (en) Multi-screen display device
EP0841809A2 (en) Automatic black level stabilizing apparatus
JPH10145806A (en) White balance adjustment circuit
JP3123504B2 (en) Multi-screen display device
US5526059A (en) White balance correction circuit of a color image receiving tube
JPH11285022A (en) Cathode ray tube display device
JPH0535194A (en) Automatic brightness limiter circuit
JPH0799590A (en) Television receiver having title display function
JPH09294073A (en) D/a converter
JPH09219871A (en) Projector device
JP3384176B2 (en) Multi-scan display
JPH0764529A (en) Multi-display device
JP2916392B2 (en) Color television receiver
JPH03201892A (en) Video telephone set
JPS6031336Y2 (en) color television receiver
JPH06318051A (en) Video signal conversion device and plasma display driving device
JPH1169260A (en) Television receiver
JP2917682B2 (en) Video signal processing circuit
JPH05113802A (en) Signal controller
JPH04277987A (en) Video signal processing circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees