JPH05145858A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05145858A JPH05145858A JP3305798A JP30579891A JPH05145858A JP H05145858 A JPH05145858 A JP H05145858A JP 3305798 A JP3305798 A JP 3305798A JP 30579891 A JP30579891 A JP 30579891A JP H05145858 A JPH05145858 A JP H05145858A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- signal charge
- voltage
- signal
- image pickup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 回路規模および消費電力が小さく、ディジタ
ル出力を得ることができ、信号電荷・電圧変換回路の数
を受光領域の数に比べて少なくする。 【構成】 入射した信号光を複数の受光領域で光電変換
することにより得られた信号電荷を、ＣＣＤを介して信
号電荷・電圧変換回路に順次転送する。信号電荷・電圧
変換回路は水平ＣＣＤに沿って複数個配列され、信号電
荷・電圧の変換を入力信号電荷に対して非破壊で行い、
変換された出力電圧を用いて信号電荷に対応するディジ
タル出力を１ないし複数ビットずつ決定する。
ル出力を得ることができ、信号電荷・電圧変換回路の数
を受光領域の数に比べて少なくする。 【構成】 入射した信号光を複数の受光領域で光電変換
することにより得られた信号電荷を、ＣＣＤを介して信
号電荷・電圧変換回路に順次転送する。信号電荷・電圧
変換回路は水平ＣＣＤに沿って複数個配列され、信号電
荷・電圧の変換を入力信号電荷に対して非破壊で行い、
変換された出力電圧を用いて信号電荷に対応するディジ
タル出力を１ないし複数ビットずつ決定する。
Description
【０００１】
【産業上の利用分野】本発明は、入射した信号光を複数
個の受光領域で光電変換した後、垂直および水平に電荷
を移送して、ＣＣＤ（電荷転送素子：Ｃharge-Ｃoupled
-Ｄevice)における電荷の非破壊読み出しを行って、Ａ
／Ｄ変換することによりディジタル出力を得ることが可
能な固体撮像装置に関するものである。
個の受光領域で光電変換した後、垂直および水平に電荷
を移送して、ＣＣＤ（電荷転送素子：Ｃharge-Ｃoupled
-Ｄevice)における電荷の非破壊読み出しを行って、Ａ
／Ｄ変換することによりディジタル出力を得ることが可
能な固体撮像装置に関するものである。
【０００２】
【従来の技術】従来の固体撮像装置としては、例えば、
アイ・イ−・ディ−・エム・９０（ＩＥＤＭ′９０：Ｉ
nternational Ｅlectron Ｄevice Ｍeeting ′90)p
p.279〜282に記載されたものがある。これは、図６に示
すようなパタ−ンマッチング用の画像処理を行うための
固体撮像装置であって、４層構造からなる３次元デバイ
スである。上から第１層目に光を入射し、光電変換する
ホトダイオ−ド２６、第２層目にディジタル化するため
の２値化回路２７、第３層目に比較のために待ち合わせ
を行うキュ−レジスタ２８および照合するための基準パ
タ−ンが格納されているマスクレジスタ２９、第４層目
に比較照合するためのデ−タマッチング回路３０が設け
られている。先ず、上方から入射した信号光は、ホトダ
イオ−ド２６により信号電荷を生じ、この信号電荷は破
線で示した信号線を通って第２層目の２値化回路２７に
入力される。２値化回路２７で２値信号に変換された
後、第３層目のキュ−レジスタ２８に入力され、基準パ
タ−ン信号との比較照合を３個分行う間、待ち合わせす
る。デ−タマッチング回路３０は、キュ−レジスタ２８
の信号とマスクレジスタ２９のデ−タとのマッチングを
とる回路であり、これにより入力信号光パタ−ンのパタ
−ンマッチングを行う。このように、従来の固体撮像装
置は、ホトダイオ−ド２６の出力を直接、２値化回路２
７に入力することにより２値信号出力を得ていた。
アイ・イ−・ディ−・エム・９０（ＩＥＤＭ′９０：Ｉ
nternational Ｅlectron Ｄevice Ｍeeting ′90)p
p.279〜282に記載されたものがある。これは、図６に示
すようなパタ−ンマッチング用の画像処理を行うための
固体撮像装置であって、４層構造からなる３次元デバイ
スである。上から第１層目に光を入射し、光電変換する
ホトダイオ−ド２６、第２層目にディジタル化するため
の２値化回路２７、第３層目に比較のために待ち合わせ
を行うキュ−レジスタ２８および照合するための基準パ
タ−ンが格納されているマスクレジスタ２９、第４層目
に比較照合するためのデ−タマッチング回路３０が設け
られている。先ず、上方から入射した信号光は、ホトダ
イオ−ド２６により信号電荷を生じ、この信号電荷は破
線で示した信号線を通って第２層目の２値化回路２７に
入力される。２値化回路２７で２値信号に変換された
後、第３層目のキュ−レジスタ２８に入力され、基準パ
タ−ン信号との比較照合を３個分行う間、待ち合わせす
る。デ−タマッチング回路３０は、キュ−レジスタ２８
の信号とマスクレジスタ２９のデ−タとのマッチングを
とる回路であり、これにより入力信号光パタ−ンのパタ
−ンマッチングを行う。このように、従来の固体撮像装
置は、ホトダイオ−ド２６の出力を直接、２値化回路２
７に入力することにより２値信号出力を得ていた。
【０００３】
【発明が解決しようとする課題】このように、従来の固
体撮像装置を用いた場合、入力信号光を複数ビットで取
り込むことができなかった。すなわち、光信号がある閾
値より大きいときは信号‘１’で、閾値より小さいとき
は信号‘０’であり、２ビットでしか取り込めなかっ
た。しかしながら、濃淡画像処理の場合には、複数の階
調数を有しているので、複数ビットで取り込む必要があ
る。従って、２ビットでしか取り込めない場合には、文
字認識用としては問題はないが、一般の画像入力用とし
ては適当ではない。また、前述の従来例の装置に対し
て、２値化回路の部分をこのまま単純にＡ／Ｄ変換器に
置換えたとしても、回路規模が非常に大きくなり過ぎて
しまい、現実的ではない。一方、前述の装置とは全く異
なる構成として、通常のＣＣＤ型固体撮像素子の出力を
単純にＡ／Ｄ変換する方法もあるが、ＣＣＤ型固体撮像
素子の出力アンプ回路、Ａ／Ｄ変換器のサンプルホ−ル
ド回路等で消費電力をかなり消費してしまう。本発明の
目的は、これら従来の課題を解決し、回路規模が小さ
く、消費電力も殆んど消費せず、かつディジタル出力を
得ることが可能な固体撮像装置を提供することにある。
体撮像装置を用いた場合、入力信号光を複数ビットで取
り込むことができなかった。すなわち、光信号がある閾
値より大きいときは信号‘１’で、閾値より小さいとき
は信号‘０’であり、２ビットでしか取り込めなかっ
た。しかしながら、濃淡画像処理の場合には、複数の階
調数を有しているので、複数ビットで取り込む必要があ
る。従って、２ビットでしか取り込めない場合には、文
字認識用としては問題はないが、一般の画像入力用とし
ては適当ではない。また、前述の従来例の装置に対し
て、２値化回路の部分をこのまま単純にＡ／Ｄ変換器に
置換えたとしても、回路規模が非常に大きくなり過ぎて
しまい、現実的ではない。一方、前述の装置とは全く異
なる構成として、通常のＣＣＤ型固体撮像素子の出力を
単純にＡ／Ｄ変換する方法もあるが、ＣＣＤ型固体撮像
素子の出力アンプ回路、Ａ／Ｄ変換器のサンプルホ−ル
ド回路等で消費電力をかなり消費してしまう。本発明の
目的は、これら従来の課題を解決し、回路規模が小さ
く、消費電力も殆んど消費せず、かつディジタル出力を
得ることが可能な固体撮像装置を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の固体撮像装置は、（イ）入射した信号光を
複数の受光領域で光電変換することにより得られた信号
電荷を、垂直ＣＣＤおよび水平ＣＣＤを介して信号電荷
・電圧変換手段に順次転送し、信号電荷・電圧変換手段に
より出力電圧を得、出力電圧をＡ／Ｄ変換してディジタ
ル出力を得る固体撮像装置において、水平ＣＣＤに沿っ
て複数配列され、入力信号電荷に対して非破壊で信号電
荷から電圧に変換する信号電荷・電圧変換手段と、信号
電荷・電圧変換手段の出力電圧を用いて、信号電荷に対
応するディジタル出力を１ビットずつ決定するＡ／Ｄ変
換手段とを具備することに特徴がある。また、（ロ）Ａ
／Ｄ変換手段は、各信号電荷・電圧変換手段の出力電圧
を用いて、信号電荷に対応するディジタル出力を複数ビ
ットずつ決定する構成を具備することにも特徴がある。
また、（ハ）Ａ／Ｄ変換手段の一部ないし全部には、列
毎の受光領域に対応する信号電荷が同時に入力して、い
わゆるパイプライン処理を行うことによりディジタル出
力を得ることにも特徴がある。また、（ニ）信号電荷・
電圧変換手段は、複数組設けられており、複数の受光領
域で得られた信号電荷を複数組の信号電荷・電圧変換手
段に対し、転送された順に振り分ける手段を備えたこと
にも特徴がある。また、（ホ）受光領域は、インタ−ラ
イントランスファ方式ＣＣＤ型固体撮像素子のホトダイ
オ−ドとして構成されることにも特徴がある。また、
（ヘ）受光領域は、フレ−ムインタ−ライントランスフ
ァ方式ＣＣＤ型固体撮像素子のホトダイオ−ドとして構
成されることにも特徴がある。また、（ト）受光領域
は、フレ−ムトランスファ方式ＣＣＤ型固体撮像素子の
ＣＣＤチャネルとして構成されることにも特徴がある。
また、（チ）受光領域は、一次元状に１列、ないし複数
列のＣＣＤが配置されていることにも特徴がある。ま
た、（リ）信号電荷・電圧変換手段は、フロ−ティング
・ゲ−ト・アンプ（ＦＧＡ）方式信号入力装置であるこ
とにも特徴がある。また、（ヌ）信号電荷・電圧変換手
段における出力電圧のオフセットのばらつきを抑圧する
ために、信号電荷・電圧変換手段の出力電圧を相関二重
サンプリング処理することにも特徴がある。また、
（ル）Ａ／Ｄ変換手段は、初段の信号電荷・電圧変換手
段の出力電圧を第１のコンパレ−タにより参照電圧と比
較して最上位ビットを決定する第１の手段と、最上位ビ
ットの値をＤ／Ａ変換して、次段の信号電荷・電圧変換
手段の出力電圧が入力する第２のコンパレ−タに対する
参照電圧として用いることにより次位ビットを決定する
第２の手段と、以下同じ構成により３〜ｎ位のビットを
決定する第３〜第ｎの手段を具備することにも特徴があ
る。また、（ワ）信号電荷・電圧変換手段は、出力電圧
の利得のばらつきを補正するために、各コンパレ−タに
入力する参照電圧に対して利得調整手段を具備すること
にも特徴がある。また、（カ）Ａ／Ｄ変換手段のディジ
タル出力は、画像信号入力として画像処理され、ないし
は通信情報として通信処理されることにも特徴がある。
また、（ヨ）受光領域、ＣＣＤ、信号電荷・電圧変換手
段およびＡ／Ｄ変換手段は、一体化されて単一の半導体
チップ上に搭載されていることにも特徴がある。さら
に、（タ）信号電荷・電圧変換手段に対して、外部より
信号電荷を電気信号の形で入力するための信号電荷入力
手段を具備することにも特徴がある。
め、本発明の固体撮像装置は、（イ）入射した信号光を
複数の受光領域で光電変換することにより得られた信号
電荷を、垂直ＣＣＤおよび水平ＣＣＤを介して信号電荷
・電圧変換手段に順次転送し、信号電荷・電圧変換手段に
より出力電圧を得、出力電圧をＡ／Ｄ変換してディジタ
ル出力を得る固体撮像装置において、水平ＣＣＤに沿っ
て複数配列され、入力信号電荷に対して非破壊で信号電
荷から電圧に変換する信号電荷・電圧変換手段と、信号
電荷・電圧変換手段の出力電圧を用いて、信号電荷に対
応するディジタル出力を１ビットずつ決定するＡ／Ｄ変
換手段とを具備することに特徴がある。また、（ロ）Ａ
／Ｄ変換手段は、各信号電荷・電圧変換手段の出力電圧
を用いて、信号電荷に対応するディジタル出力を複数ビ
ットずつ決定する構成を具備することにも特徴がある。
また、（ハ）Ａ／Ｄ変換手段の一部ないし全部には、列
毎の受光領域に対応する信号電荷が同時に入力して、い
わゆるパイプライン処理を行うことによりディジタル出
力を得ることにも特徴がある。また、（ニ）信号電荷・
電圧変換手段は、複数組設けられており、複数の受光領
域で得られた信号電荷を複数組の信号電荷・電圧変換手
段に対し、転送された順に振り分ける手段を備えたこと
にも特徴がある。また、（ホ）受光領域は、インタ−ラ
イントランスファ方式ＣＣＤ型固体撮像素子のホトダイ
オ−ドとして構成されることにも特徴がある。また、
（ヘ）受光領域は、フレ−ムインタ−ライントランスフ
ァ方式ＣＣＤ型固体撮像素子のホトダイオ−ドとして構
成されることにも特徴がある。また、（ト）受光領域
は、フレ−ムトランスファ方式ＣＣＤ型固体撮像素子の
ＣＣＤチャネルとして構成されることにも特徴がある。
また、（チ）受光領域は、一次元状に１列、ないし複数
列のＣＣＤが配置されていることにも特徴がある。ま
た、（リ）信号電荷・電圧変換手段は、フロ−ティング
・ゲ−ト・アンプ（ＦＧＡ）方式信号入力装置であるこ
とにも特徴がある。また、（ヌ）信号電荷・電圧変換手
段における出力電圧のオフセットのばらつきを抑圧する
ために、信号電荷・電圧変換手段の出力電圧を相関二重
サンプリング処理することにも特徴がある。また、
（ル）Ａ／Ｄ変換手段は、初段の信号電荷・電圧変換手
段の出力電圧を第１のコンパレ−タにより参照電圧と比
較して最上位ビットを決定する第１の手段と、最上位ビ
ットの値をＤ／Ａ変換して、次段の信号電荷・電圧変換
手段の出力電圧が入力する第２のコンパレ−タに対する
参照電圧として用いることにより次位ビットを決定する
第２の手段と、以下同じ構成により３〜ｎ位のビットを
決定する第３〜第ｎの手段を具備することにも特徴があ
る。また、（ワ）信号電荷・電圧変換手段は、出力電圧
の利得のばらつきを補正するために、各コンパレ−タに
入力する参照電圧に対して利得調整手段を具備すること
にも特徴がある。また、（カ）Ａ／Ｄ変換手段のディジ
タル出力は、画像信号入力として画像処理され、ないし
は通信情報として通信処理されることにも特徴がある。
また、（ヨ）受光領域、ＣＣＤ、信号電荷・電圧変換手
段およびＡ／Ｄ変換手段は、一体化されて単一の半導体
チップ上に搭載されていることにも特徴がある。さら
に、（タ）信号電荷・電圧変換手段に対して、外部より
信号電荷を電気信号の形で入力するための信号電荷入力
手段を具備することにも特徴がある。
【０００５】
【作用】本発明においては、複数個の受光領域で光電変
換することにより得られた信号電荷を、ＣＣＤを介して
信号電荷・電圧変換回路まで順次転送していく。その結
果、信号電荷・電圧変換回路の数を、受光領域の数に比
べて非常に少ない数で実現することができる。また、信
号電荷・電圧変換回路は、ＣＣＤに沿って複数個配列さ
れており、かつ信号電荷から電圧への変換は入力信号電
荷に対して非破壊で行われる。その結果、サンプルホ−
ルド回路を新しく設ける必要がない。さらに、信号電荷
・電圧変換回路からの出力電圧を１ないし数ビットのＡ
／Ｄ変換器に直接入力する。その結果、信号電荷・電圧
変換回路が駆動する出力容量を低減することができる。
換することにより得られた信号電荷を、ＣＣＤを介して
信号電荷・電圧変換回路まで順次転送していく。その結
果、信号電荷・電圧変換回路の数を、受光領域の数に比
べて非常に少ない数で実現することができる。また、信
号電荷・電圧変換回路は、ＣＣＤに沿って複数個配列さ
れており、かつ信号電荷から電圧への変換は入力信号電
荷に対して非破壊で行われる。その結果、サンプルホ−
ルド回路を新しく設ける必要がない。さらに、信号電荷
・電圧変換回路からの出力電圧を１ないし数ビットのＡ
／Ｄ変換器に直接入力する。その結果、信号電荷・電圧
変換回路が駆動する出力容量を低減することができる。
【０００６】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の第１の実施例を示す固体撮
像装置のブロック構成図である。半導体基板上には、信
号光が入射されるホトダイオ−ド１が複数個、マトリク
ス状に配置されている。これらのホトダイオ−ド１は、
読み出しゲ−トスイッチ２を介して垂直ＣＣＤレジスタ
３に接続されており、それらの垂直ＣＣＤレジスタ３の
他端は、１本の水平ＣＣＤレジスタ４に接続されてい
る。つまり、１番目の垂直ＣＣＤレジスタ３の他端は水
平ＣＣＤレジスタ４の１番目のＣＣＤに、２番目のレジ
スタ３の他端はレジスタ４の２番目のＣＣＤに、３番目
のレジスタ３の他端はレジスタ４の３番目のＣＣＤに、
それぞれ接続されている。ここまでの構成は、インタ−
ライントランスファ（Ｉnterline-Ｔransfer)方式ＣＣ
Ｄ型固体撮像素子の構成と同一である。なお、インタ−
ライントランスファ方式は、図１に示すように、垂直Ｃ
ＣＤから直接水平ＣＣＤに接続されており、電荷を順次
シリアルに転送する方式である。これに対して、フレ−
ムインタ−ライントランスファ(Ｆrame-Ｉnterline-Ｔr
ansfer)方式は、垂直ＣＣＤとほぼ同じ面積だけ、蓄積
領域を設けておき、受光領域で受光した信号を垂直ＣＣ
Ｄから一旦蓄積領域に移してから、水平ＣＣＤに転送す
る方式である。後者では、一定時間受光した後、受光し
た電荷を蓄積領域に蓄積して、その間に雑音が入力しな
いようにしている。さらに、フレ−ムトランスファ（Ｆ
rame-Ｔransfer)方式は、受光領域を全てＣＣＤ領域で
構成することにより、フォトダイオ−ドをなくしてＣＣ
Ｄに受光機能を付与し、通常は転送用ＣＣＤ（チャネ
ル）を遮光しておく方式である。本実施例における信号
電荷・電圧変換手段の構成は、上記各方式にも適用する
ことが可能である。
説明する。図１は、本発明の第１の実施例を示す固体撮
像装置のブロック構成図である。半導体基板上には、信
号光が入射されるホトダイオ−ド１が複数個、マトリク
ス状に配置されている。これらのホトダイオ−ド１は、
読み出しゲ−トスイッチ２を介して垂直ＣＣＤレジスタ
３に接続されており、それらの垂直ＣＣＤレジスタ３の
他端は、１本の水平ＣＣＤレジスタ４に接続されてい
る。つまり、１番目の垂直ＣＣＤレジスタ３の他端は水
平ＣＣＤレジスタ４の１番目のＣＣＤに、２番目のレジ
スタ３の他端はレジスタ４の２番目のＣＣＤに、３番目
のレジスタ３の他端はレジスタ４の３番目のＣＣＤに、
それぞれ接続されている。ここまでの構成は、インタ−
ライントランスファ（Ｉnterline-Ｔransfer)方式ＣＣ
Ｄ型固体撮像素子の構成と同一である。なお、インタ−
ライントランスファ方式は、図１に示すように、垂直Ｃ
ＣＤから直接水平ＣＣＤに接続されており、電荷を順次
シリアルに転送する方式である。これに対して、フレ−
ムインタ−ライントランスファ(Ｆrame-Ｉnterline-Ｔr
ansfer)方式は、垂直ＣＣＤとほぼ同じ面積だけ、蓄積
領域を設けておき、受光領域で受光した信号を垂直ＣＣ
Ｄから一旦蓄積領域に移してから、水平ＣＣＤに転送す
る方式である。後者では、一定時間受光した後、受光し
た電荷を蓄積領域に蓄積して、その間に雑音が入力しな
いようにしている。さらに、フレ−ムトランスファ（Ｆ
rame-Ｔransfer)方式は、受光領域を全てＣＣＤ領域で
構成することにより、フォトダイオ−ドをなくしてＣＣ
Ｄに受光機能を付与し、通常は転送用ＣＣＤ（チャネ
ル）を遮光しておく方式である。本実施例における信号
電荷・電圧変換手段の構成は、上記各方式にも適用する
ことが可能である。
【０００７】本実施例においては、図１に示すように、
水平ＣＣＤレジスタ４の一端に、複数段からなる読み出
しＣＣＤレジスタ２５が接続され、さらにリセットスイ
ッチ２４が接続されている点に特徴がある。読み出しＣ
ＣＤレジスタ２５の各段には、信号電荷非破壊読み出し
手段５が設けられており、さらに信号電荷非破壊読み出
し手段５の出力側にはコンパレ−タ６を介してディジタ
ル信号レジスタ８−１〜８−４が接続されている。信号
電荷非破壊読み出し手段５としては、例えば、ＦＧＡ
（Ｆloating-Ｇate-Ａmplifier)が用いられる。また、
ディジタル信号レジスタ８−１〜８−４は、信号電荷に
対応するディジタル出力を１ビットずつセットするレジ
スタである。また、ディジタル信号レジスタ８−１〜８
−４の出力は、２つに分岐され、その一端はＤ／Ａ変換
器７を経て次段のコンパレ−タ６に入力し、他端は次段
のディジタル信号レジスタ８に入力する。レジスタ８−
１には最上位ビット、レジスタ８−４には最下位ビッ
ト、それらの中間には間のビットが、それぞれセットさ
れる。なお、初段のコンパレ−タ６の入力としては、基
準電圧入力端子９が接続されており、また最終段のディ
ジタル信号レジスタ８−４には、出力端子１０が接続さ
れている。次に、図１の固体撮像装置の動作を詳述す
る。各ホトダイオ−ド１に入射した信号光は、それぞれ
光電変換された後、ホトダイオ−ド１内に信号電荷とし
て蓄積される。これらの信号電荷は、予め定められたタ
イミングで、読み出しゲ−トスイッチ２を介して垂直Ｃ
ＣＤレジスタ３に読み出される。そして、この信号電荷
は、垂直ＣＣＤレジスタ３の中を順次水平ＣＣＤレジス
タ４に転送された後、さらに水平ＣＣＤレジスタ４の中
を順次転送される。ここまでは、インタ−ライントラン
スファ方式ＣＣＤ型固体撮像素子の動作と同じである。
水平ＣＣＤレジスタ４の一端に、複数段からなる読み出
しＣＣＤレジスタ２５が接続され、さらにリセットスイ
ッチ２４が接続されている点に特徴がある。読み出しＣ
ＣＤレジスタ２５の各段には、信号電荷非破壊読み出し
手段５が設けられており、さらに信号電荷非破壊読み出
し手段５の出力側にはコンパレ−タ６を介してディジタ
ル信号レジスタ８−１〜８−４が接続されている。信号
電荷非破壊読み出し手段５としては、例えば、ＦＧＡ
（Ｆloating-Ｇate-Ａmplifier)が用いられる。また、
ディジタル信号レジスタ８−１〜８−４は、信号電荷に
対応するディジタル出力を１ビットずつセットするレジ
スタである。また、ディジタル信号レジスタ８−１〜８
−４の出力は、２つに分岐され、その一端はＤ／Ａ変換
器７を経て次段のコンパレ−タ６に入力し、他端は次段
のディジタル信号レジスタ８に入力する。レジスタ８−
１には最上位ビット、レジスタ８−４には最下位ビッ
ト、それらの中間には間のビットが、それぞれセットさ
れる。なお、初段のコンパレ−タ６の入力としては、基
準電圧入力端子９が接続されており、また最終段のディ
ジタル信号レジスタ８−４には、出力端子１０が接続さ
れている。次に、図１の固体撮像装置の動作を詳述す
る。各ホトダイオ−ド１に入射した信号光は、それぞれ
光電変換された後、ホトダイオ−ド１内に信号電荷とし
て蓄積される。これらの信号電荷は、予め定められたタ
イミングで、読み出しゲ−トスイッチ２を介して垂直Ｃ
ＣＤレジスタ３に読み出される。そして、この信号電荷
は、垂直ＣＣＤレジスタ３の中を順次水平ＣＣＤレジス
タ４に転送された後、さらに水平ＣＣＤレジスタ４の中
を順次転送される。ここまでは、インタ−ライントラン
スファ方式ＣＣＤ型固体撮像素子の動作と同じである。
【０００８】しかし、本実施例においては、水平ＣＣＤ
レジスタ４の中を転送された信号電荷は、さらに複数段
からなる読み出しＣＣＤレジスタ２５に転送され、最後
にリセットスイッチ２４によりリセットされる。このと
き、読み出しＣＣＤレジスタ２５の各段に設けられてい
る信号電荷非破壊読み出し手段５は、信号電荷の転送に
伴って出力電圧を生じる。水平ＣＣＤレジスタ４の１番
目には第１列目の垂直ＣＣＤの転送電荷が、２番目には
第２列目の垂直ＣＣＤの転送電荷が、３番目には第３列
目の垂直ＣＣＤの転送電荷が、４番目には第４列目の垂
直ＣＣＤの転送電荷が、それぞれ同時にセットされるの
で、これらの４つの電荷が水平ＣＣＤレジスタ４の中を
転送して、読み出しＣＣＤレジスタ２５の右側から１番
目（初段）には第１列目の垂直レジスタの電荷、２番目
には第２列目の垂直レジスタの電荷、３番目には第３列
目の垂直レジスタの電荷、４番目（最終段）には第４列
目の垂直レジスタの電荷が、それぞれ入力される。初段
の信号電荷非破壊読み出し手段５の出力は、コンパレ−
タ６で基準電圧と比較され、その大小関係によりディジ
タル信号レジスタ８−１には１または０が入力される。
この数値は、信号電荷出力電圧のＭＳＢ（最上位ビッ
ト：ＭostＳignificant Ｂit)を表わしている。次に、
この値はＤ／Ａ変換器７によりＤ／Ａ変換された後、新
たな基準電位として次段のコンパレ−タ６に入力され
る。次段のコンパレ−タ６の出力である１または０の信
号は、ＭＳＢに続くビットであって、初段のディジタル
信号レジスタ８−１の出力とともに次段のディジタル信
号レジスタ８−２に入力する。以下、各段において、こ
れと同じ動作が繰り返されて、最終的には出力端子１０
に４ビットのディジタル信号が得られる。上記の動作中
で重要なことは、本実施例におけるＡ／Ｄ変換動作は、
パイプライン処理が可能なことである。すなわち、全て
のコンパレ−タ６、あるいはｎ個に１個のコンパレ−タ
６を同時に動作させることにより、コンパレ−タ６の動
作速度を水平ＣＣＤレジスタ４の転送クロックと同一、
ないしｎ倍に抑えることができる。パイプライン処理を
行わないときには、コンパレ−タ６の動作速度は水平Ｃ
ＣＤレジスタ４の転送クロックのＮ倍（Ｎは得られるデ
ィジタル信号のビット数であり、図１では４である）に
なる。
レジスタ４の中を転送された信号電荷は、さらに複数段
からなる読み出しＣＣＤレジスタ２５に転送され、最後
にリセットスイッチ２４によりリセットされる。このと
き、読み出しＣＣＤレジスタ２５の各段に設けられてい
る信号電荷非破壊読み出し手段５は、信号電荷の転送に
伴って出力電圧を生じる。水平ＣＣＤレジスタ４の１番
目には第１列目の垂直ＣＣＤの転送電荷が、２番目には
第２列目の垂直ＣＣＤの転送電荷が、３番目には第３列
目の垂直ＣＣＤの転送電荷が、４番目には第４列目の垂
直ＣＣＤの転送電荷が、それぞれ同時にセットされるの
で、これらの４つの電荷が水平ＣＣＤレジスタ４の中を
転送して、読み出しＣＣＤレジスタ２５の右側から１番
目（初段）には第１列目の垂直レジスタの電荷、２番目
には第２列目の垂直レジスタの電荷、３番目には第３列
目の垂直レジスタの電荷、４番目（最終段）には第４列
目の垂直レジスタの電荷が、それぞれ入力される。初段
の信号電荷非破壊読み出し手段５の出力は、コンパレ−
タ６で基準電圧と比較され、その大小関係によりディジ
タル信号レジスタ８−１には１または０が入力される。
この数値は、信号電荷出力電圧のＭＳＢ（最上位ビッ
ト：ＭostＳignificant Ｂit)を表わしている。次に、
この値はＤ／Ａ変換器７によりＤ／Ａ変換された後、新
たな基準電位として次段のコンパレ−タ６に入力され
る。次段のコンパレ−タ６の出力である１または０の信
号は、ＭＳＢに続くビットであって、初段のディジタル
信号レジスタ８−１の出力とともに次段のディジタル信
号レジスタ８−２に入力する。以下、各段において、こ
れと同じ動作が繰り返されて、最終的には出力端子１０
に４ビットのディジタル信号が得られる。上記の動作中
で重要なことは、本実施例におけるＡ／Ｄ変換動作は、
パイプライン処理が可能なことである。すなわち、全て
のコンパレ−タ６、あるいはｎ個に１個のコンパレ−タ
６を同時に動作させることにより、コンパレ−タ６の動
作速度を水平ＣＣＤレジスタ４の転送クロックと同一、
ないしｎ倍に抑えることができる。パイプライン処理を
行わないときには、コンパレ−タ６の動作速度は水平Ｃ
ＣＤレジスタ４の転送クロックのＮ倍（Ｎは得られるデ
ィジタル信号のビット数であり、図１では４である）に
なる。
【０００９】図２は、図１における破線Ａの部分の断面
図である。Ａで示した読み出しＣＣＤレジスタ２５およ
び信号電荷非破壊読み出し手段５の構成、および動作
を、図２により詳述する。図２では、ｎ型半導体基板１
９上にｐ−ウェル１８、ｐウェル１７、ｎ型拡散層１
６、転送ゲ−ト１３、転送ゲ−ト１２、およびポテンシ
ャル形成用型拡散層１５が設けられている。これらのｐ
−ウェル１８、ｐウェル１７、ｎ型拡散層１６、転送ゲ
−ト１２、１３およびポテンシャル形成用型拡散層１５
は、二相駆動の埋め込みチャネルＣＣＤレジスタを形成
している。半導体素子の表面は、絶縁膜３２により覆わ
れている。転送ゲ−ト１２の下方には、検知ゲ−ト１４
が設けられており、これが図１に示す信号電荷非破壊読
み出し手段５に該当する。検知ゲ−ト１４は、ゲイン調
整用アンプ２２を介してＣＤＳ（相関二重サンプリン
グ：Ｃorrelated-Ｄouble-Ｓampling)回路２３に接続さ
れている。このＣＤＳ回路は、複数の信号電荷・電圧変
換手段の出力電圧のオフセットのばらつきを抑圧する機
能を有している。
図である。Ａで示した読み出しＣＣＤレジスタ２５およ
び信号電荷非破壊読み出し手段５の構成、および動作
を、図２により詳述する。図２では、ｎ型半導体基板１
９上にｐ−ウェル１８、ｐウェル１７、ｎ型拡散層１
６、転送ゲ−ト１３、転送ゲ−ト１２、およびポテンシ
ャル形成用型拡散層１５が設けられている。これらのｐ
−ウェル１８、ｐウェル１７、ｎ型拡散層１６、転送ゲ
−ト１２、１３およびポテンシャル形成用型拡散層１５
は、二相駆動の埋め込みチャネルＣＣＤレジスタを形成
している。半導体素子の表面は、絶縁膜３２により覆わ
れている。転送ゲ−ト１２の下方には、検知ゲ−ト１４
が設けられており、これが図１に示す信号電荷非破壊読
み出し手段５に該当する。検知ゲ−ト１４は、ゲイン調
整用アンプ２２を介してＣＤＳ（相関二重サンプリン
グ：Ｃorrelated-Ｄouble-Ｓampling)回路２３に接続さ
れている。このＣＤＳ回路は、複数の信号電荷・電圧変
換手段の出力電圧のオフセットのばらつきを抑圧する機
能を有している。
【００１０】図２において、信号電荷はｎ型拡散層１６
内に形成されるチャネル中を、図の右側から左側に転送
される。このとき、チャネル中における信号電荷の存在
量に対応して、検知ゲ−ト１４の電位が変化するので、
この検知ゲ−ト１４の電位をモニタすることにより、信
号電荷の量を非破壊で測定することができる。前述のよ
うに、この信号電荷・電圧変換手段は、ＦＧＡ（Ｆloat
ing-Ｇate-Ａmplifier)方式信号入力として既に知られ
ている。しかしながら、ＦＧＡ方式信号入力では、検知
ゲ−ト１４の信号電荷・電圧変換比率が、検知ゲ−ト１
４の寄生容量により変化してしまう。そこで、この各検
知ゲ−ト１４間の信号電荷・電圧変換利得のばらつきを
補正するために、ゲイン調整用アンプ２２が導入され
た。各ゲイン調整用アンプ２２の利得は、各検知ゲ−ト
１４間の信号電荷・電圧変換利得のばらつきを補正する
値に、予め補正されている。この調整は、工場出荷時
に、アナログ的になされてもよく、またＲＯＭに書き込
む形でディジタル的になされてもよく、さらに装置内で
ＣＰＵが自動的に最適の値をＲＡＭに書き込むという形
でなされてもよい。ゲイン調整用アンプ２２の出力は、
ＣＤＳ回路２３において相関二重サンプリング処理が施
され、検知ゲ−ト１４に混入されていた低周波雑音を除
去した後、前述のコンパレ−タ６に送られる。なお、こ
こで、ゲイン調整用アンプ２２およびＣＤＳ回路２３
は、出力信号のＳ／Ｎを向上させるために導入されたも
のであるため、装置の用途によっては、省略することが
できる。
内に形成されるチャネル中を、図の右側から左側に転送
される。このとき、チャネル中における信号電荷の存在
量に対応して、検知ゲ−ト１４の電位が変化するので、
この検知ゲ−ト１４の電位をモニタすることにより、信
号電荷の量を非破壊で測定することができる。前述のよ
うに、この信号電荷・電圧変換手段は、ＦＧＡ（Ｆloat
ing-Ｇate-Ａmplifier)方式信号入力として既に知られ
ている。しかしながら、ＦＧＡ方式信号入力では、検知
ゲ−ト１４の信号電荷・電圧変換比率が、検知ゲ−ト１
４の寄生容量により変化してしまう。そこで、この各検
知ゲ−ト１４間の信号電荷・電圧変換利得のばらつきを
補正するために、ゲイン調整用アンプ２２が導入され
た。各ゲイン調整用アンプ２２の利得は、各検知ゲ−ト
１４間の信号電荷・電圧変換利得のばらつきを補正する
値に、予め補正されている。この調整は、工場出荷時
に、アナログ的になされてもよく、またＲＯＭに書き込
む形でディジタル的になされてもよく、さらに装置内で
ＣＰＵが自動的に最適の値をＲＡＭに書き込むという形
でなされてもよい。ゲイン調整用アンプ２２の出力は、
ＣＤＳ回路２３において相関二重サンプリング処理が施
され、検知ゲ−ト１４に混入されていた低周波雑音を除
去した後、前述のコンパレ−タ６に送られる。なお、こ
こで、ゲイン調整用アンプ２２およびＣＤＳ回路２３
は、出力信号のＳ／Ｎを向上させるために導入されたも
のであるため、装置の用途によっては、省略することが
できる。
【００１１】図３は、本発明の第１の実施例における他
の応用例を示す固体撮像装置のブロック構成図である。
本実施例では、１個の半導体チップ上に集積することが
可能である。この場合、回路規模の低減や、消費電力の
低減の効果を得ることができる。図３では、図１に示し
た水平ＣＣＤレジスタ４の一部を曲げて変形することに
より、半導体チップ上に最適化されたレイアウトを行う
ことが可能である。すなわち、図１のレイアウトでは、
ホトダイオ−ド群１の左側の部分と、Ａ／Ｄ変換器の右
側の部分がスペ−スとなっているため、空間の無駄が多
いのに対して、図３のレイアウトでは、スペ−ス部分が
殆んどないのが特徴である。図３の構成では、水平ＣＣ
Ｄレジスタ４の一端に曲線領域４２が設けられているこ
と以外は、図１の実施例と同じである。図中、３９は、
図１のＡ／Ｄ変換器の部分であり、全体は半導体チップ
４３上に搭載されている。動作は、図１および図２の場
合と同じであるが、本構成では、ＣＣＤ曲線領域４２が
設けられているため、半導体チップ４３上のレイアウト
が比較的コンパクトになり、チップ面積を低減すること
ができる。図３の他にも、Ａ／Ｄ変換器部分３９をホト
ダイオ−ド領域の横にレイアウトすることも可能であ
る。なお、本実施例では、インタ−ライントランスファ
方式ＣＣＤ型固体撮像素子を例にとって説明したが、本
発明は、これに限定されることなく、第２、第３の実施
例を含めて、フレ−ムインタ−ライントランスファ方式
ＣＣＤ型固体撮像素子、およびフレ−ムトランスファ方
式ＣＣＤ型固体撮像素子、さらに一次元ＣＣＤ型固体撮
像素子においても、適用することができる。なお、一次
元ＣＣＤ型固体撮像素子とは、ＣＣＤが横に１本配列さ
れた通常の光学読取装置のスキャナのことである。
の応用例を示す固体撮像装置のブロック構成図である。
本実施例では、１個の半導体チップ上に集積することが
可能である。この場合、回路規模の低減や、消費電力の
低減の効果を得ることができる。図３では、図１に示し
た水平ＣＣＤレジスタ４の一部を曲げて変形することに
より、半導体チップ上に最適化されたレイアウトを行う
ことが可能である。すなわち、図１のレイアウトでは、
ホトダイオ−ド群１の左側の部分と、Ａ／Ｄ変換器の右
側の部分がスペ−スとなっているため、空間の無駄が多
いのに対して、図３のレイアウトでは、スペ−ス部分が
殆んどないのが特徴である。図３の構成では、水平ＣＣ
Ｄレジスタ４の一端に曲線領域４２が設けられているこ
と以外は、図１の実施例と同じである。図中、３９は、
図１のＡ／Ｄ変換器の部分であり、全体は半導体チップ
４３上に搭載されている。動作は、図１および図２の場
合と同じであるが、本構成では、ＣＣＤ曲線領域４２が
設けられているため、半導体チップ４３上のレイアウト
が比較的コンパクトになり、チップ面積を低減すること
ができる。図３の他にも、Ａ／Ｄ変換器部分３９をホト
ダイオ−ド領域の横にレイアウトすることも可能であ
る。なお、本実施例では、インタ−ライントランスファ
方式ＣＣＤ型固体撮像素子を例にとって説明したが、本
発明は、これに限定されることなく、第２、第３の実施
例を含めて、フレ−ムインタ−ライントランスファ方式
ＣＣＤ型固体撮像素子、およびフレ−ムトランスファ方
式ＣＣＤ型固体撮像素子、さらに一次元ＣＣＤ型固体撮
像素子においても、適用することができる。なお、一次
元ＣＣＤ型固体撮像素子とは、ＣＣＤが横に１本配列さ
れた通常の光学読取装置のスキャナのことである。
【００１２】図４は、本発明の第２の実施例を示す固体
撮像装置のブロック構成図である。本実施例の構成は、
水平ＣＣＤレジスタ４の一端が複数段からなる読み出し
ＣＣＤレジスタ２５と、リセットスイッチ２４に接続さ
れている点までは、第１の実施例と同じである。異なっ
ている点は、１つの差動増幅器３５と、４ビットの並列
型Ａ／Ｄ変換器３４と、４ビットのＤ／Ａ変換器３８
と、複数ビットをセットするディジタル信号処理回路４
５を設けた点である。すなわち、図４においては、読み
出しＣＣＤレジスタ２５の各段に、信号電荷非破壊読み
出し手段５が設けられており、初段の信号電荷非破壊読
み出し手段５の出力は４ビットの並列型Ａ／Ｄ変換器３
３に入力されている。このＡ／Ｄ変換器３３の出力は２
つに分かれており、その一方は上位４ビット出力端子３
６に、他方は４ビットのＤ／Ａ変換器３８を介して差動
増幅器３５に、それぞれ入力する。次段の信号電荷非破
壊読み出し手段５の出力は、差動増幅器３５を経由して
４ビットの並列型Ａ／Ｄ変換器３４に入力し、このＡ／
Ｄ変換器３４の出力を下位４ビット出力端子３７に出力
する。また、各４ビットの出力端子３６，３７の先端に
は、ディジタル信号処理回路４５が設けられている。さ
らに、図４の回路では、水平ＤＤＣレジスタ４の他端
に、信号電荷入力トランジスタ４４が接続されており、
これを介して外部よりの信号が水平ＣＣＤレジスタ４４
に入力される。従って、水平ＣＣＤレジスタ４には、垂
直ＣＣＤレジスタ３からの電荷のみを入力してもよく、
また信号電荷入力トランジスタ４４を介して外部からの
電荷を入力してもよく、また両者を混入してもよい。
撮像装置のブロック構成図である。本実施例の構成は、
水平ＣＣＤレジスタ４の一端が複数段からなる読み出し
ＣＣＤレジスタ２５と、リセットスイッチ２４に接続さ
れている点までは、第１の実施例と同じである。異なっ
ている点は、１つの差動増幅器３５と、４ビットの並列
型Ａ／Ｄ変換器３４と、４ビットのＤ／Ａ変換器３８
と、複数ビットをセットするディジタル信号処理回路４
５を設けた点である。すなわち、図４においては、読み
出しＣＣＤレジスタ２５の各段に、信号電荷非破壊読み
出し手段５が設けられており、初段の信号電荷非破壊読
み出し手段５の出力は４ビットの並列型Ａ／Ｄ変換器３
３に入力されている。このＡ／Ｄ変換器３３の出力は２
つに分かれており、その一方は上位４ビット出力端子３
６に、他方は４ビットのＤ／Ａ変換器３８を介して差動
増幅器３５に、それぞれ入力する。次段の信号電荷非破
壊読み出し手段５の出力は、差動増幅器３５を経由して
４ビットの並列型Ａ／Ｄ変換器３４に入力し、このＡ／
Ｄ変換器３４の出力を下位４ビット出力端子３７に出力
する。また、各４ビットの出力端子３６，３７の先端に
は、ディジタル信号処理回路４５が設けられている。さ
らに、図４の回路では、水平ＤＤＣレジスタ４の他端
に、信号電荷入力トランジスタ４４が接続されており、
これを介して外部よりの信号が水平ＣＣＤレジスタ４４
に入力される。従って、水平ＣＣＤレジスタ４には、垂
直ＣＣＤレジスタ３からの電荷のみを入力してもよく、
また信号電荷入力トランジスタ４４を介して外部からの
電荷を入力してもよく、また両者を混入してもよい。
【００１３】図４の動作を詳述する。本実施例において
は、水平ＣＣＤレジスタ４を介して転送された信号電荷
は、さらに複数段からなる読み出しＣＣＤレジスタ２５
に転送され、最後にリセットスイッチ２４によりリセッ
トされる。このとき、読み出しＣＣＤレジスタ２５の各
段に設けられている信号電荷非破壊読み出し手段５は、
信号電荷の転送に伴って出力電圧を生じる。ここまで
は、第１の実施例と全く同じであって、本実施例が第１
の実施例と異なる点は、これから先である。すなわち、
初段の信号電荷非破壊読み出し手段５の出力は４ビット
の並列型Ａ／Ｄ変換器３３において、その上位４ビット
がＡ／Ｄ変換され、その結果が上位４ビット出力端子３
６に出力される。この上位４ビット値は、さらに４ビッ
トのＤ／Ａ変換器３８を介してアナログ信号に戻され、
差動増幅器３５に入力され、次段の信号電荷非破壊読み
出し手段５の出力に対して減算される。差動増幅器３５
の出力結果は、さらに４ビットの並列型Ａ／Ｄ変換器３
４に入力された後、このＡ／Ｄ変換器３４の出力結果は
下位４ビット出力端子３７に出力される。
は、水平ＣＣＤレジスタ４を介して転送された信号電荷
は、さらに複数段からなる読み出しＣＣＤレジスタ２５
に転送され、最後にリセットスイッチ２４によりリセッ
トされる。このとき、読み出しＣＣＤレジスタ２５の各
段に設けられている信号電荷非破壊読み出し手段５は、
信号電荷の転送に伴って出力電圧を生じる。ここまで
は、第１の実施例と全く同じであって、本実施例が第１
の実施例と異なる点は、これから先である。すなわち、
初段の信号電荷非破壊読み出し手段５の出力は４ビット
の並列型Ａ／Ｄ変換器３３において、その上位４ビット
がＡ／Ｄ変換され、その結果が上位４ビット出力端子３
６に出力される。この上位４ビット値は、さらに４ビッ
トのＤ／Ａ変換器３８を介してアナログ信号に戻され、
差動増幅器３５に入力され、次段の信号電荷非破壊読み
出し手段５の出力に対して減算される。差動増幅器３５
の出力結果は、さらに４ビットの並列型Ａ／Ｄ変換器３
４に入力された後、このＡ／Ｄ変換器３４の出力結果は
下位４ビット出力端子３７に出力される。
【００１４】なお、本実施例では、前述のように、信号
電荷入力トランジスタ４４を介して外部からのアナログ
信号入力も可能である。この場合、光学的信号入力と電
気的信号入力とを適宜使い分けたり、あるいは両信号を
合成することも可能である。また、図４に示すディジタ
ル信号処理回路４５により、Ａ／Ｄ変換出力を用いて画
像処理することも可能であり、またＡ／Ｄ変換出力を用
いて通信を行うことも可能である。本実施例では、８ビ
ット２ステップの直並列型Ａ／Ｄ変換器の応用例であっ
て、第１の実施例に比べて回路規模が若干増加するが、
設計の難しい信号電荷非破壊読み出し手段５の数を減少
させることができる。なお、図４では、８ビット２ステ
ップを例に説明したが、ビット数およびステップ数を任
意に変えることは容易に実施できる。また、本実施例に
おいても、Ａ／Ｄ変換動作をパイプライン処理すること
も可能であることは勿論である。さらに、信号電荷入力
トランジスタ４４を削除しても、電気的信号入力以外の
特性には、何等の問題も生じない。また、ディジタル信
号処理回路４５を削除しても、画像処理や通信処理以外
の特性には何等の問題も生じない。
電荷入力トランジスタ４４を介して外部からのアナログ
信号入力も可能である。この場合、光学的信号入力と電
気的信号入力とを適宜使い分けたり、あるいは両信号を
合成することも可能である。また、図４に示すディジタ
ル信号処理回路４５により、Ａ／Ｄ変換出力を用いて画
像処理することも可能であり、またＡ／Ｄ変換出力を用
いて通信を行うことも可能である。本実施例では、８ビ
ット２ステップの直並列型Ａ／Ｄ変換器の応用例であっ
て、第１の実施例に比べて回路規模が若干増加するが、
設計の難しい信号電荷非破壊読み出し手段５の数を減少
させることができる。なお、図４では、８ビット２ステ
ップを例に説明したが、ビット数およびステップ数を任
意に変えることは容易に実施できる。また、本実施例に
おいても、Ａ／Ｄ変換動作をパイプライン処理すること
も可能であることは勿論である。さらに、信号電荷入力
トランジスタ４４を削除しても、電気的信号入力以外の
特性には、何等の問題も生じない。また、ディジタル信
号処理回路４５を削除しても、画像処理や通信処理以外
の特性には何等の問題も生じない。
【００１５】図５は、本発明の第３の実施例を示す固体
撮像装置のブロック構成図である。本実施例は、垂直Ｃ
ＣＤレジスタ３の一端に水平ＣＣＤレジスタ４を接続す
る点までは、第１の実施例と同じである。しかし、本実
施例では、水平ＣＣＤレジスタ４の一端がＣＣＤ分岐レ
ジスタ４１に入力され、さらにＣＣＤ分岐レジスタ４１
の２つの出力側には、それぞれ複数段からなる読み出し
ＣＣＤレジスタ２５とリセットスイッチ２４が設けられ
ている。２列の読み出しＣＣＤレジスタ２５には、第１
の実施例に示したＡ／Ｄ変換器３９，４０が設けられて
いる。すなわち、第１の実施例のＡ／Ｄ変換装置部分が
２列設けられていることになる。以下、動作を詳述す
る。本実施例の動作は、基本的には第１の実施例と同じ
である。しかし、ＣＣＤ分岐レジスタ４１から先の動作
のみが、並列動作になる。すなわち、第１列目の垂直Ｃ
ＣＤレジスタ３の電荷が水平ＣＣＤレジスタ４の１番目
に、第２列目のレジスタ３の電荷がレジスタ４の２番目
に、第３列目のレジスタ３の電荷がレジスタ４の３番目
に、・・・・と順次セットされ、ＣＣＤ分岐レジスタ４
１に向って転送される。ＣＣＤ分岐レジスタ４１では、
信号電荷を２列の暖み出しＣＣＤレジスタ２５に順番に
振り分ける。つまり、水平ＣＣＤレジスタ４の１番目の
電荷を上方の読み出しＣＣＤレジスタ２５に、レジスタ
４の２番目の電荷を下方の読み出しＣＣＤレジスタ２５
に、レジスタ４の３番目の電荷を上方の読み出しＣＣＤ
レジスタ２５に、レジスタ４の４番目の電荷を下方の読
み出しＣＣＤレジスタ２５に、という順序で交互に分配
する。この２列の読み出しＣＣＤレジスタ２５は、並列
にＡ／Ｄ変換動作を行う。従って、例えば、奇数番目の
信号電荷はＡ／Ｄ変換器３９により、偶数番目の信号電
荷はＡ／Ｄ変換器４０により、それぞれＡ／Ｄ変換処理
される。ここで、Ａ／Ｄ変換器３９と４０のディジタル
信号出力は、それぞれの出力端子から個々に出力されて
よく、また同一の出力端子から順番に出力されてもよ
い。本実施例においては、Ａ／Ｄ変換器の動作速度を第
１の実施例の１／２に低速化することができる。また、
本実施例の読み出しＣＣＤレジスタ２５は２列に構成さ
れているが、これに限定されず、任意の整数のｍ列に構
成することも勿論可能である。このときには、Ａ／Ｄ変
換器の動作速度を第１の実施例の１／ｍに低速化するこ
とができる。
撮像装置のブロック構成図である。本実施例は、垂直Ｃ
ＣＤレジスタ３の一端に水平ＣＣＤレジスタ４を接続す
る点までは、第１の実施例と同じである。しかし、本実
施例では、水平ＣＣＤレジスタ４の一端がＣＣＤ分岐レ
ジスタ４１に入力され、さらにＣＣＤ分岐レジスタ４１
の２つの出力側には、それぞれ複数段からなる読み出し
ＣＣＤレジスタ２５とリセットスイッチ２４が設けられ
ている。２列の読み出しＣＣＤレジスタ２５には、第１
の実施例に示したＡ／Ｄ変換器３９，４０が設けられて
いる。すなわち、第１の実施例のＡ／Ｄ変換装置部分が
２列設けられていることになる。以下、動作を詳述す
る。本実施例の動作は、基本的には第１の実施例と同じ
である。しかし、ＣＣＤ分岐レジスタ４１から先の動作
のみが、並列動作になる。すなわち、第１列目の垂直Ｃ
ＣＤレジスタ３の電荷が水平ＣＣＤレジスタ４の１番目
に、第２列目のレジスタ３の電荷がレジスタ４の２番目
に、第３列目のレジスタ３の電荷がレジスタ４の３番目
に、・・・・と順次セットされ、ＣＣＤ分岐レジスタ４
１に向って転送される。ＣＣＤ分岐レジスタ４１では、
信号電荷を２列の暖み出しＣＣＤレジスタ２５に順番に
振り分ける。つまり、水平ＣＣＤレジスタ４の１番目の
電荷を上方の読み出しＣＣＤレジスタ２５に、レジスタ
４の２番目の電荷を下方の読み出しＣＣＤレジスタ２５
に、レジスタ４の３番目の電荷を上方の読み出しＣＣＤ
レジスタ２５に、レジスタ４の４番目の電荷を下方の読
み出しＣＣＤレジスタ２５に、という順序で交互に分配
する。この２列の読み出しＣＣＤレジスタ２５は、並列
にＡ／Ｄ変換動作を行う。従って、例えば、奇数番目の
信号電荷はＡ／Ｄ変換器３９により、偶数番目の信号電
荷はＡ／Ｄ変換器４０により、それぞれＡ／Ｄ変換処理
される。ここで、Ａ／Ｄ変換器３９と４０のディジタル
信号出力は、それぞれの出力端子から個々に出力されて
よく、また同一の出力端子から順番に出力されてもよ
い。本実施例においては、Ａ／Ｄ変換器の動作速度を第
１の実施例の１／２に低速化することができる。また、
本実施例の読み出しＣＣＤレジスタ２５は２列に構成さ
れているが、これに限定されず、任意の整数のｍ列に構
成することも勿論可能である。このときには、Ａ／Ｄ変
換器の動作速度を第１の実施例の１／ｍに低速化するこ
とができる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
固体撮像装置の回路規模を小さく、かつ消費電力を少な
くすることができ、しかも信号電荷・電圧変換回路の数
を受光領域の数に比べて減少させることが可能である。
固体撮像装置の回路規模を小さく、かつ消費電力を少な
くすることができ、しかも信号電荷・電圧変換回路の数
を受光領域の数に比べて減少させることが可能である。
【００１７】
【図１】本発明の第１の実施例を示す固体撮像装置のブ
ロック構成図である。
ロック構成図である。
【図２】図１におけるＡ部分の断面図である。
【図３】本発明の第１の実施例の応用例を示すブロック
構成図である。
構成図である。
【図４】本発明の第２の実施例を示す固体撮像装置のブ
ロック構成図である。
ロック構成図である。
【図５】本発明の第３の実施例を示す固体撮像装置のブ
ロック構成図である。
ロック構成図である。
【図６】従来における固体撮像装置の一例を示す構成図
である。
である。
１ ホトダイオ−ド ２ 読み出しゲ−ト ３ 垂直ＣＣＤレジスタ ４ 水平ＣＣＤレジスタ ５ 信号電荷非破壊読み出し手段 ６ コンパレ−タ ７ Ｄ／Ａ変換器 ８−１〜８−４ ディジタル信号レジスタ ９ 基準電圧入力端子 １０ 出力端子 ２４ リセットスイッチ ２５ 読み出しＣＣＤレジスタ １２，１３ 転送ゲ−ト １４ 検知ゲ−ト １５ ポテンシャル形成用ｐ型拡散層 １６ ｎ型拡散層 １７ ｐウェル １８ ｐ−ウェル １９ ｎ型半導体基板 ２２ ゲイン調整用アンプ ２３ ＣＤＳ回路
Claims (15)
- 【請求項１】 入射した信号光を複数の受光領域で光電
変換することにより得られた信号電荷を、垂直ＣＣＤお
よび水平ＣＣＤを介して信号電荷・電圧変換手段に順次
転送し、該信号電荷・電圧変換手段により出力電圧を
得、該出力電圧をＡ／Ｄ変換してディジタル出力を得る
固体撮像装置において、上記水平ＣＣＤに沿って複数配
列され、入力信号電荷に対して非破壊で信号電荷から電
圧に変換する信号電荷・電圧変換手段と、該信号電荷・
電圧変換手段の出力電圧を用いて、上記信号電荷に対応
するディジタル出力を１ビットずつ決定するＡ／Ｄ変換
手段とを具備することを特徴とする固体撮像装置。 - 【請求項２】 請求項１に記載の固体撮像装置におい
て、上記Ａ／Ｄ変換手段は、各信号電荷・電圧変換手段
の出力電圧を用いて、信号電荷に対応するディジタル出
力を複数ビットずつ決定する構成を具備することを特徴
とする固体撮像装置。 - 【請求項３】 請求項１または２に記載の固体撮像装置
において、上記Ａ／Ｄ変換手段の一部ないし全部には、
列毎の受光領域に対応する信号電荷が同時に入力して、
いわゆるパイプライン処理を行うことによりディジタル
出力を得ることを特徴とする固体撮像装置。 - 【請求項４】 請求項１〜３のいずれかに記載の固体撮
像装置において、上記信号電荷・電圧変換手段は、複数
組設けられており、複数の受光領域で得られた信号電荷
を上記複数組の信号電荷・電圧変換手段に対し、転送さ
れた順に振り分ける手段を備えたことを特徴とする固体
撮像装置。 - 【請求項５】 請求項１〜４のいずれかに記載の固体撮
像装置において、上記受光領域は、インタ−ライントラ
ンスファ方式ＣＣＤ型固体撮像素子のホトダイオ−ドと
して構成されることを特徴とする固体撮像装置。 - 【請求項６】 請求項１〜４のいずれかに記載の固体撮
像装置において、上記受光領域は、フレ−ムインタ−ラ
イントランスファ方式ＣＣＤ型固体撮像素子のホトダイ
オ−ドとして構成されることを特徴とする固体撮像装
置。 - 【請求項７】 請求項１〜４のいずれかに記載の固体撮
像装置において、上記受光領域は、フレ−ムトランスフ
ァ方式ＣＣＤ型固体撮像素子のＣＣＤチャネルとして構
成されることを特徴とする固体撮像装置。 - 【請求項８】 請求項１〜４のいずれかに記載の固体撮
像装置において、上記受光領域は、一次元状に１列、な
いし複数列のＣＣＤが配置されていることを特徴とする
固体撮像装置。 - 【請求項９】 請求項１〜４のいずれかに記載の固体撮
像装置において、上記信号電荷・電圧変換手段は、フロ
−ティング・ゲ−ト・アンプ（ＦＧＡ）方式信号入力装
置であることを特徴とする固体撮像装置。 - 【請求項１０】 請求項１〜４のいずれかに記載の固体
撮像装置において、上記信号電荷・電圧変換手段におけ
る出力電圧のオフセットのばらつきを抑圧するために、
該信号電荷・電圧変換手段の出力電圧を相関二重サンプ
リング処理することを特徴とする固体撮像装置。 - 【請求項１１】 請求項１に記載の固体撮像装置におい
て、上記Ａ／Ｄ変換手段は、初段の信号電荷・電圧変換
手段の出力電圧を第１のコンパレ−タにより参照電圧と
比較して最上位ビットを決定する第１の手段と、該最上
位ビットの値をＤ／Ａ変換して、次段の信号電荷・電圧
変換手段の出力電圧が入力する第２のコンパレ−タに対
する参照電圧として用いることにより次位ビットを決定
する第２の手段と、以下同じ構成により３〜ｎ位のビッ
トを決定する第３〜第ｎの手段を具備することを特徴と
する固体撮像装置。 - 【請求項１２】 請求項１または２に記載の固体撮像装
置において、上記信号電荷・電圧変換手段は、出力電圧
の利得のばらつきを補正するために、各コンパレ−タに
入力する参照電圧に対して利得調整手段を具備すること
を特徴とする固体撮像装置。 - 【請求項１３】 請求項１〜３、または１１のうちのい
ずれかに記載の固体撮像装置において、上記Ａ／Ｄ変換
手段のディジタル出力は、画像信号入力として画像処理
され、ないしは通信情報として通信処理されることを特
徴とする固体撮像装置。 - 【請求項１４】 請求項１〜１３のいずれかに記載の固
体撮像装置において、上記受光領域、ＣＣＤ、信号電荷
・電圧変換手段およびＡ／Ｄ変換手段は、一体化されて
単一の半導体チップ上に搭載されていることを特徴とす
る固体撮像装置。 - 【請求項１５】 請求項１，２，４，９〜１２のいずれ
かに記載の固体撮像装置において、上記信号電荷・電圧
変換手段に対して、外部より信号電荷を電気信号の形で
入力するための信号電荷入力手段を具備することを特徴
とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305798A JPH05145858A (ja) | 1991-11-21 | 1991-11-21 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3305798A JPH05145858A (ja) | 1991-11-21 | 1991-11-21 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145858A true JPH05145858A (ja) | 1993-06-11 |
Family
ID=17949489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305798A Pending JPH05145858A (ja) | 1991-11-21 | 1991-11-21 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228260A (ja) * | 2006-02-23 | 2007-09-06 | Fujifilm Corp | 出力２分岐型固体撮像素子及び撮像装置 |
-
1991
- 1991-11-21 JP JP3305798A patent/JPH05145858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228260A (ja) * | 2006-02-23 | 2007-09-06 | Fujifilm Corp | 出力２分岐型固体撮像素子及び撮像装置 |
| JP4637033B2 (ja) * | 2006-02-23 | 2011-02-23 | 富士フイルム株式会社 | 出力２分岐型固体撮像素子及び撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10506188B2 (en) | Solid-state imaging device | |
| US9343500B2 (en) | Solid-state imaging device, driving method thereof, and electronic device | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US9456158B2 (en) | Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device | |
| US8378401B2 (en) | Solid state imaging apparatus, method for driving the same and camera using the same | |
| KR101398767B1 (ko) | 축소된 픽셀 영역 이미지 센서 | |
| US20060013485A1 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
| EP1017231A2 (en) | Photodiode active pixel sensor with shared reset signal and row select | |
| EP0977426A1 (en) | Active pixel sensor with shared row timing signals | |
| US20100079652A1 (en) | Solid-state image pickup device and driving method therefor, and electronic apparatus | |
| US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
| US4862487A (en) | Solid-state imaging device | |
| US20040252215A1 (en) | Solid state imaging device | |
| JPH05145858A (ja) | 固体撮像装置 | |
| US7218350B2 (en) | Image sensor with digital output and inherent pixel non-uniformity suppression | |
| US7893980B2 (en) | CMOS image sensor having directly output transfer gate signal | |
| CN117294965A (zh) | 一种基于背照式工艺的图像传感器 | |
| Sartori et al. | MInOSS project | |
| JPH0783099B2 (ja) | 固体撮像装置 | |
| JPS5816788B2 (ja) | 赤外線撮像装置 | |
| JPH05153504A (ja) | 固体撮像装置 | |
| JPS5917586B2 (ja) | 赤外線撮像装置 | |
| JPH0856311A (ja) | 固体撮像装置の駆動方法 | |
| JPH11122545A (ja) | 動き検出用固体撮像装置 |