JPH0514078A - Voltage controlled amplifier - Google Patents
Voltage controlled amplifierInfo
- Publication number
- JPH0514078A JPH0514078A JP3181579A JP18157991A JPH0514078A JP H0514078 A JPH0514078 A JP H0514078A JP 3181579 A JP3181579 A JP 3181579A JP 18157991 A JP18157991 A JP 18157991A JP H0514078 A JPH0514078 A JP H0514078A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- current
- transistor
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、音声信号等の信号のゲ
インを制御電圧により変化させる電圧制御増幅器に係る
ものであって、特にリニアリティの向上した電圧制御増
幅器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage control amplifier for changing the gain of a signal such as an audio signal by a control voltage, and more particularly to a voltage control amplifier having improved linearity.
【０００２】[0002]
【従来の技術】従来の電圧制御増幅器として、図２に示
す回路がある。この回路は、差動接続したトランジスタ
Ｑ１、Ｑ２、そのトランジスタＱ１、Ｑ２の動作電流を
決める定電流源回路として働くカレントミラー回路を構
成するトランジスタＱ３〜Ｑ５、トランジスタＱ１の能
動負荷としてのカレントミラー回路を構成するトランジ
スタＱ６〜Ｑ８、トランジスタＱ２の能動負荷としての
カレントミラー回路及び出力吐出回路を構成するトラン
ジスタＱ９〜Ｑ１１、トランジスタＱ８のコレクタ出力
を受けて出力吸込回路を構成するカレントミラー接続の
トランジスタＱ１２〜Ｑ１４を具備する。１、２は入力
端子、３は出力端子、４は制御端子であり、この制御端
子４には制御電流源５が接続される。６は負荷である。2. Description of the Related Art As a conventional voltage controlled amplifier, there is a circuit shown in FIG. This circuit comprises transistors Q1 and Q2 which are differentially connected, transistors Q3 to Q5 which form a current mirror circuit which functions as a constant current source circuit which determines the operating currents of the transistors Q1 and Q2, and a current mirror circuit which is an active load of the transistor Q1. Transistors Q6 to Q8, a current mirror circuit as an active load of the transistor Q2 and transistors Q9 to Q11 that form an output discharge circuit, and a current mirror connected transistor Q12 that receives the collector output of the transistor Q8 and forms an output suction circuit. To Q14. Reference numerals 1 and 2 are input terminals, 3 is an output terminal, 4 is a control terminal, and a control current source 5 is connected to the control terminal 4. 6 is a load.
【０００３】[0003]
【発明が解決しようとする課題】この回路では、入力端
子１、２間に印加した入力電圧ＶｉとトランジスタＱ
１、Ｑ２のコレクタ電流ＩC1、ＩC2との関係は、 ＩC1／ＩC2＝ｅｘｐ（Ｖｉ／ＶT ） （１） である。ＶT はサーマル電圧である。また、トランジス
タＱ３を流れるエミッタ電流Ｉｅは、トランジスタＱ
１、Ｑ２の電流増幅率をαとすると、 Ｉｅ＝（ＩC1＋ＩC2）／α （２） 式（２）から、 ＩC2＝αＩｅ−ＩC1 （３） この式（３）を式（１）に代入すると、 ＩC1／（αＩｅ−ＩC1）＝ｅｘｐ（Ｖｉ／ＶT ） （４） よって、 ＩC1＝αＩｅ／［１＋ｅｘｐ（−Ｖｉ／ＶT ）］ （５） また、同様に（２）から、 ＩC1＝αＩｅ−ＩC2 （６） この式（６）に式（１）を代入すると、 （αＩｅ−ＩC2）／ＩC2＝ｅｘｐ（Ｖｉ／ＶT ） （７） よって、 ＩC2＝αＩｅ／［１＋ｅｘｐ（Ｖｉ／ＶT ）］ （８）In this circuit, the input voltage Vi applied between the input terminals 1 and 2 and the transistor Q are applied.
The relationship between the collector currents I C1 and I C2 of 1 and Q2 is I C1 / I C2 = exp (Vi / V T ) (1). V T is the thermal voltage. Further, the emitter current Ie flowing through the transistor Q3 is
1 and Q2 where α is the current amplification factor, Ie = (I C1 + I C2 ) / α (2) From formula (2), I C2 = αIe−I C1 (3) This formula (3) is converted into formula (1) ), I C1 / (αIe−I C1 ) = exp (Vi / V T ) (4) Therefore, I C1 = αIe / [1 + exp (−Vi / V T )] (5) Similarly, From 2), I C1 = αIe−I C2 (6) When the formula (1) is substituted into this formula (6), (αIe−I C2 ) / I C2 = exp (Vi / V T ) (7) I C2 = αIe / [1 + exp (Vi / V T )] (8)
【０００４】以上から得られた電流ＩC1はカレントミラ
ー回路によりトランジスタＱ１２のコレクタ電流ＩC1 2
となり、また電流ＩC2は同様にトランジスタＱ１１のコ
レクタ電流ＩC1 1 となる。よって、出力電流Ｉｏは、 Ｉｏ＝ＩC1 1 −ＩC1 2 ＝ＩC2−ＩC1 ＝αＩｅ｛１／［１＋ｅｘｐ（Ｖｉ／ＶT ）］ −１／［１＋ｅｘｐ（−Ｖｉ／ＶT ）］｝ ＝−αＩｅ tanｈ（Ｖｉ／２ＶT ） （９） となる。得られる出力電圧Ｖｏは負荷６の抵抗値をＲL
とすると、 Ｖｏ＝Ｉｏ・ＲL （１０） となり、図３に示すような入出力関係になって、入力電
圧Ｖｉのレベルが大きいほどリニアリティが悪くなり、
歪率が悪化するという問題がある。特に、この入力電圧
Ｖｉが数ｍＶを越える時点から、この傾向は大きくな
る。The current I C1 obtained from the above is the collector current I C1 2 of the transistor Q12 by the current mirror circuit.
And the current I C2 becomes the collector current I C1 1 of the transistor Q11 as well. Therefore, the output current Io is: Io = I C1 1 -I C1 2 = I C2 -I C1 = αIe {1 / [1 + exp (Vi / V T )]-1 / [1 + exp (-Vi / V T )]} = -ΑIe tanh (Vi / 2V T ) (9). The output voltage Vo obtained is the resistance value of the load 6 R L
When, Vo = Io · R L ( 10) , and the turned input-output relationship such as shown in FIG. 3, the linearity is degraded greater the level of the input voltage Vi,
There is a problem that the distortion rate deteriorates. In particular, this tendency becomes large from the time when the input voltage Vi exceeds several mV.
【０００５】本発明の目的は、入力電圧が大きくなって
もリニアリティが悪化することを防止した電圧制御増幅
器を提供することである。An object of the present invention is to provide a voltage controlled amplifier which prevents linearity from deteriorating even when the input voltage increases.
【０００６】[0006]
【課題を解決するための手段】このため本発明は、コレ
クタに入力電流が入力する入力側トランジスタ及びコレ
クタから出力電流が取り出される出力側トランジスタを
有する第１の差動増幅器と、該第１の差動増幅器の両ト
ランジスタに個別的にコレクタ電流を供給する第２の差
動増幅器と、上記入力電流の極性及びレベルに応じて上
記第１の差動増幅器と上記第２の差動増幅器の動作電流
を差動的に変化させる第３の差動増幅器とを具備させ、
上記第１の差動増幅器の入力側トランジスタと該入力側
トランジスタにコレクタ電流を供給する上記第２の差動
増幅器の一方のトランジスタのベースとに固定の同一電
圧を印加し、上記第１の差動増幅器の出力側トランジス
タと該出力側トランジスタにコレクタ電流を供給する上
記第２の差動増幅回路の他方のトランジスタのベースと
に共通の制御電圧を印加するように構成した。Therefore, according to the present invention, there is provided a first differential amplifier having an input-side transistor whose input current is input to a collector and an output-side transistor whose output current is taken out from the collector, and the first differential amplifier. A second differential amplifier that individually supplies collector currents to both transistors of the differential amplifier, and operations of the first differential amplifier and the second differential amplifier according to the polarity and level of the input current. A third differential amplifier that differentially changes the current,
A fixed same voltage is applied to the input side transistor of the first differential amplifier and the base of one of the transistors of the second differential amplifier which supplies a collector current to the input side transistor, and the first difference is applied. A common control voltage is applied to the output side transistor of the dynamic amplifier and the base of the other transistor of the second differential amplifier circuit which supplies the collector current to the output side transistor.
【０００７】[0007]
【実施例】以下、本発明について説明する。図１はその
一実施例の電圧制御増幅器の回路図である。１１は入力
端子、１２は出力端子、１３は制御端子である。The present invention will be described below. FIG. 1 is a circuit diagram of a voltage controlled amplifier of the embodiment. Reference numeral 11 is an input terminal, 12 is an output terminal, and 13 is a control terminal.
【０００８】１４は第１の差動増幅器であって、コレク
タに電圧／電流変換部としての抵抗Ｒ１を介して入力端
子１１が接続されるトランジスタＱ２１、コレクタに演
算増幅器１５と抵抗Ｒ２からなる電流／電圧変換部を介
して出力端子１２が接続されるトランジスタＱ２２、動
作電流を決めるトランジスタＱ２３を有する。Reference numeral 14 denotes a first differential amplifier, which is a transistor Q21 whose collector is connected to the input terminal 11 through a resistor R1 as a voltage / current converter, and whose collector is a current consisting of an operational amplifier 15 and a resistor R2. / A transistor Q22 connected to the output terminal 12 via a voltage converter, and a transistor Q23 for determining an operating current.
【０００９】１６は第２の差動増幅器であって、ベース
がトランジスタＱ２１と共通に接地に接続されるトラン
ジスタＱ２４、ベースがトランジスタＱ２２と共通に制
御端子１３に接続されるトランジスタＱ２５、動作電流
を決めるトランジスタＱ２６を有する。Reference numeral 16 is a second differential amplifier, which has a transistor Q24 whose base is connected to the ground in common with the transistor Q21, a transistor Q25 whose base is connected to the control terminal 13 in common with the transistor Q22, and an operating current. It has a deciding transistor Q26.
【００１０】１７はトランジスタＱ２７〜Ｑ２９からな
るカレントミラー回路であって、トランジスタＱ２４の
コレクタ電流に対応した電流をトランジスタＱ２１に転
移する。また１８はトランジスタＱ３０〜Ｑ３２からな
るカレントミラー回路であって、トランジスタＱ２５の
コレクタ電流に対応した電流をトランジスタＱ２２に転
移する。Reference numeral 17 denotes a current mirror circuit composed of transistors Q27 to Q29, which transfers a current corresponding to the collector current of the transistor Q24 to the transistor Q21. Reference numeral 18 is a current mirror circuit composed of transistors Q30 to Q32, which transfers a current corresponding to the collector current of the transistor Q25 to the transistor Q22.
【００１１】１９は第３の差動増幅器であって、ベース
接地のトランジスタＱ３３、ベースがトランジスタＱ２
１のコレクタに接続されるトランジスタＱ３４、動作電
流を決める定電流源２０を有する。Reference numeral 19 denotes a third differential amplifier, which has a base-grounded transistor Q33 and a base having a transistor Q2.
It has a transistor Q34 connected to the collector of 1 and a constant current source 20 for determining the operating current.
【００１２】トランジスタＱ３５、Ｑ３６は前記したト
ランジスタＱ２３と共にカレントミラー回路２１を構成
し、トランジスタＱ３３のコレクタ電流に対応した電流
をトランジスタＱ２３に転移する。The transistors Q35 and Q36 form the current mirror circuit 21 together with the transistor Q23 described above, and transfer the current corresponding to the collector current of the transistor Q33 to the transistor Q23.
【００１３】また、トランジスタＱ３７、Ｑ３８はトラ
ンジスタＱ２６と共にカレントミラー回路２２を構成
し、トランジスタＱ３４のコレクタ電流に対応した電流
をトランジスタＱ２６に転移する。Ｒ３〜Ｒ１２は抵抗
である。The transistors Q37 and Q38 form a current mirror circuit 22 together with the transistor Q26, and transfer a current corresponding to the collector current of the transistor Q34 to the transistor Q26. R3 to R12 are resistors.
【００１４】この回路では、入力端子１１に入力電圧Ｖ
ｉが印加すると、抵抗Ｒ１によって電流信号Ｉｉに変換
されて、トランジスタＱ２１のコレクタ及びトランジス
タＱ３４のベースに流れる。In this circuit, the input voltage V is applied to the input terminal 11.
When i is applied, it is converted into a current signal Ii by the resistor R1 and flows into the collector of the transistor Q21 and the base of the transistor Q34.
【００１５】この電流Ｉｉは変化する交流電流であっ
て、正のとき（図１の矢印方向にＩｉが流れるとき）
は、そのレベルに応じてトランジスタＱ３４側のコレク
タ電流が減少してトランジスタＱ３３側のそれが増大
し、差動増幅器１６の動作電流が減少し、差動増幅器１
４の動作電流が増大する。よって、図１の矢印方向に流
れるＩｏが増大する。This current Ii is a changing alternating current and is positive (when Ii flows in the direction of the arrow in FIG. 1).
In accordance with the level, the collector current on the side of the transistor Q34 decreases and that on the side of the transistor Q33 increases, and the operating current of the differential amplifier 16 decreases.
4 operating current increases. Therefore, Io flowing in the direction of the arrow in FIG. 1 increases.
【００１６】逆に、入力電流Ｉｉが負のときは上記と逆
の方向に電流Ｉｉが流れて、そのレベルに応じてトラン
ジスタＱ３４のコレクタ電流が増大してトランジスタＱ
３３のそれが減少し、差動増幅器１４の動作電流が減少
し、差動増幅器１６の動作電流が増大して、出力電流Ｉ
ｏは図１の矢印と反対方向に入力電流Ｉｉのレベルに応
じたレベルで流れる。On the contrary, when the input current Ii is negative, the current Ii flows in the opposite direction to the above, and the collector current of the transistor Q34 increases in accordance with the level of the current Ii to increase the transistor Q34.
33, the operating current of the differential amplifier 14 decreases, the operating current of the differential amplifier 16 increases, and the output current I
o flows at a level corresponding to the level of the input current Ii in the direction opposite to the arrow in FIG.
【００１７】このように、差動増幅器１９、１６、カレ
ントミラー回路１７、１８、２１、２２は入力電流Ｉｏ
の極性に応じて出力電流Ｉｏの極性を反転させる。この
ときの出力電流Ｉｏのレベルは次に説明するように、制
御端子１３に印加している制御電圧Ｖｃで制御される。As described above, the differential amplifiers 19 and 16 and the current mirror circuits 17, 18, 21 and 22 receive the input current Io.
The polarity of the output current Io is inverted according to the polarity of the. The level of the output current Io at this time is controlled by the control voltage Vc applied to the control terminal 13, as described below.
【００１８】まず、ＶBEQ2 1 をトランジスタＱ２１のベ
ース・エミッタ間電圧、ＶBEQ2 2 をトランジスタＱ２２
のベース・エミッタ間電圧、ＩａをトランジスタＱ２８
のコレクタ電流、ＩｂをトランジスタＱ３０のコレクタ
電圧、ＶBEQ2 4 をトランジスタＱ２４のベース・エミッ
タ間電圧、ＶBEQ2 5 をトランジスタＱ２５のベース・エ
ミッタ間電圧、ＩｃをトランジスタＱ２１のコレクタ電
流、ＩｄをトランジスタＱ２２のコレクタ電流、Ｉｆを
トランジスタＱ２４のコレクタ電流、Ｉｇをトランジス
タＱ２５のコレクタ電流とすると、差動増幅器１４の側
では、 Ｖｃ＝ＶBEQ2 2 −ＶBEQ2 1 ＝ＶT ・ｌｎ（Ｉｄ／Ｉｃ） ∴Ｉｄ＝Ｉｃ・ exp（Ｖｃ／ＶT ） （１１） また、差動増幅器１６の側では、 Ｖｃ＝ＶBEQ2 5 −ＶBEQ2 4 ＝ＶT ・ｌｎ（Ｉｇ／Ｉｆ） ∴Ｉｇ＝Ｉｆ・ exp（Ｖｃ／ＶT ） （１２） ここで、入力電流Ｉｉが入力すると、 Ｉｃ＝Ｉｉ＋Ｉａ ＝Ｉｉ＋Ｉｆ （１３） Ｉｄ＝Ｉｏ＋Ｉｂ ＝Ｉｏ＋Ｉｇ （１４） よって、式（１１）、（１３）から、 Ｉｄ＝（Ｉｉ＋Ｉｆ） exp（Ｖｃ／ＶT ） （１５） また、式（１２）、（１４）から、 Ｉｄ＝Ｉｏ＋Ｉｆ・ exp（Ｖｃ／ＶT ） （１６） よって、式（１５）、（１６）から、 Ｉｏ＝Ｉｉ・ exp（Ｖｃ／ＶT ） となる。つまり、本実施例では、制御電圧Ｖｃのエクス
ポネンシャルに比例してゲインが変化し、入力電流Ｉｉ
のレベルによって歪率が影響受けることはない。制御電
圧Ｖｃ＝０のときは、Ｉｏ＝Ｉｉとなる。First, V BEQ2 1 is the base-emitter voltage of the transistor Q21, and V BEQ2 2 is the transistor Q22.
The base-emitter voltage of the
, Ib is the collector voltage of the transistor Q30, V BEQ2 4 is the base-emitter voltage of the transistor Q24, V BEQ2 5 is the base-emitter voltage of the transistor Q25, Ic is the collector current of the transistor Q21, and Id is the transistor Q22. , If is the collector current of the transistor Q24 and Ig is the collector current of the transistor Q25, then on the differential amplifier 14 side, Vc = V BEQ2 2 −V BEQ2 1 = V T · ln (Id / Ic) ∴ Id = Ic · exp (Vc / V T ) (11) On the differential amplifier 16 side, Vc = V BEQ2 5 −V BEQ2 4 = V T · ln (Ig / If) ∴Ig = If · exp ( vc / V T) (12) here, when the input current Ii is input, Ic = Ii + Ia = Ii + If (13) Id = Io + Ib = Io + Ig ( 4) Therefore, from equation (11), (13), Id = (Ii + If) exp (Vc / V T) (15) Further, the equation (12), from (14), Id = Io + If · exp (Vc / V T ) (16) Therefore, from Equations (15) and (16), Io = Ii · exp (Vc / V T ). That is, in this embodiment, the gain changes in proportion to the exponential of the control voltage Vc, and the input current Ii
The distortion rate is not affected by the level of. When the control voltage Vc = 0, Io = Ii.
【００１９】[0019]
【発明の効果】以上説明したように本発明によれば、入
力信号と出力信号とのリニアリティを保持した状態でそ
のゲインを変化させることができるという利点がある。As described above, according to the present invention, there is an advantage that the gain can be changed while maintaining the linearity of the input signal and the output signal.
【図１】 本発明の一実施例の電圧制御増幅器の回路図
である。FIG. 1 is a circuit diagram of a voltage controlled amplifier according to an embodiment of the present invention.
【図２】 従来の電圧制御増幅器の回路図である。FIG. 2 is a circuit diagram of a conventional voltage controlled amplifier.
【図３】 図２の回路の入出力特性図である。FIG. 3 is an input / output characteristic diagram of the circuit of FIG.
１１：入力端子、１２：出力端子、１３：制御端子、１
４：第１の差動増幅器、１５：演算増幅器、１６：第２
の差動増幅器、１７、１８：カレントミラー回路、１
９：第３の差動増幅器、２０：定電流源、２１、２２：
カレントミラー回路。11: input terminal, 12: output terminal, 13: control terminal, 1
4: first differential amplifier, 15: operational amplifier, 16: second
Differential amplifier, 17, 18: current mirror circuit, 1
9: third differential amplifier, 20: constant current source, 21, 22:
Current mirror circuit.
Claims (1)
ランジスタ及びコレクタから出力電流が取り出される出
力側トランジスタを有する第１の差動増幅器と、該第１
の差動増幅器の両トランジスタに個別的にコレクタ電流
を供給する第２の差動増幅器と、上記入力電流の極性及
びレベルに応じて上記第１の差動増幅器と上記第２の差
動増幅器の動作電流を差動的に変化させる第３の差動増
幅器とを具備し、 上記第１の差動増幅器の入力側トランジスタと該入力側
トランジスタにコレクタ電流を供給する上記第２の差動
増幅器の一方のトランジスタのベースとに固定の同一電
圧を印加し、上記第１の差動増幅器の出力側トランジス
タと該出力側トランジスタにコレクタ電流を供給する上
記第２の差動増幅回路の他方のトランジスタのベースと
に共通の制御電圧を印加するようにしたことを特徴とす
る電圧制御増幅器。Claim: What is claimed is: 1. A first differential amplifier having an input-side transistor for inputting an input current to a collector and an output-side transistor for outputting an output current from the collector, and the first differential amplifier.
Of the first differential amplifier and the second differential amplifier according to the polarity and level of the input current. A third differential amplifier that differentially changes the operating current, wherein an input side transistor of the first differential amplifier and a collector current of the second differential amplifier that supplies a collector current to the input side transistor A fixed same voltage is applied to the base of one of the transistors, and the output side transistor of the first differential amplifier and the other transistor of the second differential amplifier circuit that supplies collector current to the output side transistor A voltage-controlled amplifier characterized in that a common control voltage is applied to the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181579A JPH0514078A (en) | 1991-06-27 | 1991-06-27 | Voltage controlled amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181579A JPH0514078A (en) | 1991-06-27 | 1991-06-27 | Voltage controlled amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514078A true JPH0514078A (en) | 1993-01-22 |
Family
ID=16103277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181579A Pending JPH0514078A (en) | 1991-06-27 | 1991-06-27 | Voltage controlled amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514078A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026665A (en) * | 2000-07-07 | 2002-01-25 | Sony Corp | Distortion compensation device and distortion compensation method |
| EP2719723A1 (en) | 2012-10-10 | 2014-04-16 | Sumitomo Rubber Industries, Ltd. | Rubber composition for tread, and pneumatic tire |
-
1991
- 1991-06-27 JP JP3181579A patent/JPH0514078A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026665A (en) * | 2000-07-07 | 2002-01-25 | Sony Corp | Distortion compensation device and distortion compensation method |
| EP2719723A1 (en) | 2012-10-10 | 2014-04-16 | Sumitomo Rubber Industries, Ltd. | Rubber composition for tread, and pneumatic tire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256980A (en) | Electronic switchover circuit | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| JPH0865134A (en) | Buffer circuit | |
| EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US4418321A (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| JP2003023331A (en) | Variable gain amplifier | |
| JPH0514078A (en) | Voltage controlled amplifier | |
| US5047729A (en) | Transconductance amplifier | |
| EP0419366A2 (en) | Receiver circuit having first and second amplifiers | |
| JPS60254905A (en) | Bipolar amplifier circuit | |
| US4859962A (en) | Videoamplifier | |
| JP3114927B2 (en) | Current supply circuit and filter circuit using the same | |
| JP3441356B2 (en) | Amplifier circuit | |
| JP3352104B2 (en) | Current mirror circuit | |
| USRE32479E (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| JPH07321570A (en) | Operational amplifier | |
| JP3000737B2 (en) | Output buffer circuit | |
| JPH1155054A (en) | Gain variable amplifier circuit | |
| JPS63171006A (en) | Gain control circuit | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JPH0451787B2 (en) | ||
| JP2716560B2 (en) | Semiconductor integrated circuit | |
| JP2001308662A (en) | Variable gain amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001121 |