JPH05136328A - Electrostatic protective circuit for semiconductor device - Google Patents

Electrostatic protective circuit for semiconductor device

Info

Publication number
JPH05136328A
JPH05136328A JP29416291A JP29416291A JPH05136328A JP H05136328 A JPH05136328 A JP H05136328A JP 29416291 A JP29416291 A JP 29416291A JP 29416291 A JP29416291 A JP 29416291A JP H05136328 A JPH05136328 A JP H05136328A
Authority
JP
Japan
Prior art keywords
input
surge voltage
positive
output terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29416291A
Other languages
Japanese (ja)
Inventor
Kiyouichi Nagatakiya
恭一 長瀧谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP29416291A priority Critical patent/JPH05136328A/en
Publication of JPH05136328A publication Critical patent/JPH05136328A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To display an intrinsic function for protecting an internal circuit for a semiconductor device from an electrostatic breakdown and to enhance the surge breakdown strength of a electrostatic protective device itself. CONSTITUTION:At the inside of a semiconductor device 10, a common route X at the outside, a first branch route A, a second branch route B and a common route Y at the inside are formed individually in such a way that one route form an input/output terminal 7 to an input/output circuit 6 is once branched to two routes and that the routes are joined to one. A diode 2 on the VSS side and a P-ch off-transistor 3 on the VDD side as protective elements on the positive side which are used to relax a stress caused by a positive-polarity surge voltage are arranged on the first branch route A; a diode 1 on the VDD side and an N-ch off-transistor 4 on the VSS side as protective elements on the negative side which are used to relax a stress caused by a negative-polarity surge voltage are arranged on the second branch route B. In addition, a protective resistance 5 used to relax a stress caused by a surge voltage of both positive and negative polarities is arranged in series on the common route Y at the inside.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に内蔵され
る静電保護回路のサージ耐圧の改善に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of surge withstand voltage of an electrostatic protection circuit incorporated in a semiconductor device.

【0002】[0002]

【従来の技術】従来の半導体装置用の静電保護回路につ
いて、レイアウト構成を説明する。
2. Description of the Related Art The layout configuration of a conventional electrostatic protection circuit for a semiconductor device will be described.

【0003】図2は、従来の静電保護回路のレイアウト
を模式的に示した回路図である。同図に示すように、入
出力回路6を内部に備えた半導体装置10は、外部接続
のための入出力端子7を有する。この入出力端子7を通
して侵入するサージ電圧に起因したストレスを緩和する
ことにより入出力回路6を静電破壊から保護することを
目的として、入出力端子7から入出力回路6に至る1本
の経路X上にはVDD側ダイオード1、VSS側ダイオード
2、VDD側Pch(Pチャンネル)オフトランジスタ
3、VSS側Nch(Nチャンネル)オフトランジスタ
4、及び、保護抵抗5が各々設けられている。このうち
ダイオード1,2及びトランジスタ3,4は該経路Xと
電源及びアースとの間に配され、保護抵抗5は該経路X
上に直列に配されている。
FIG. 2 is a circuit diagram schematically showing the layout of a conventional electrostatic protection circuit. As shown in the figure, a semiconductor device 10 having an input / output circuit 6 inside has an input / output terminal 7 for external connection. One path from the input / output terminal 7 to the input / output circuit 6 for the purpose of protecting the input / output circuit 6 from electrostatic breakdown by alleviating the stress caused by the surge voltage entering through the input / output terminal 7. A diode 1 on the VDD side, a diode 2 on the VSS side, a Pch (P channel) off transistor 3 on the VDD side, an Nch (N channel) off transistor 4 on the VSS side, and a protection resistor 5 are provided on X. Of these, the diodes 1 and 2 and the transistors 3 and 4 are arranged between the path X and the power source and the ground, and the protective resistor 5 is connected to the path X.
They are arranged in series above.

【0004】さて、入出力端子7に加わるサージ電圧が
正極性である場合は、該サージ電圧が電源電圧VDDより
Pchオフトランジスタ3のしきい値電圧以上に高くな
ったときに該VDD側Pchオフトランジスタ3がオン
し、このVDD側Pchオフトランジスタ3とVSS側ダイ
オード2とを通して電流が流れる。つまり、VSS側ダイ
オード2とVDD側Pchオフトランジスタ3とは、正極
性のサージ電圧に起因したストレスを緩和するためのプ
ラス側保護素子としてはたらき、外部からのプラスの電
荷を逃がすのである。
When the surge voltage applied to the input / output terminal 7 has a positive polarity, when the surge voltage becomes higher than the power source voltage VDD by the threshold voltage of the Pch-off transistor 3 or more, the VDD side Pch-off is performed. The transistor 3 turns on, and a current flows through the VDD side Pch off transistor 3 and the VSS side diode 2. In other words, the VSS side diode 2 and the VDD side Pch off transistor 3 act as a positive side protection element for alleviating the stress caused by the positive surge voltage, and release positive charges from the outside.

【0005】逆に入出力端子7に加わるサージ電圧が負
極性である場合は、該サージ電圧が接地電圧VSSよりN
chオフトランジスタ4のしきい値電圧以上に低くなっ
たときに該VSS側Nchオフトランジスタ4がオンし、
VDD側ダイオード1とオンに転じたVSS側Nchオフト
ランジスタ4とを通して電流が流れる。つまり、VDD側
ダイオード1とVSS側Nchオフトランジスタ4とは、
負極性のサージ電圧に起因したストレスを緩和するため
のマイナス側保護素子としてはたらき、外部からのマイ
ナスの電荷を逃がすのである。
On the contrary, when the surge voltage applied to the input / output terminal 7 has a negative polarity, the surge voltage is higher than the ground voltage VSS by N.
When the voltage becomes lower than the threshold voltage of the ch-off transistor 4, the VSS side Nch-off transistor 4 turns on,
A current flows through the diode 1 on the VDD side and the Nch off transistor 4 on the VSS side which is turned on. In other words, the VDD side diode 1 and the VSS side Nch off transistor 4 are
It acts as a negative-side protection element for relieving the stress caused by the negative surge voltage and releases negative charges from the outside.

【0006】また、保護抵抗5は、正負いずれの極性の
サージ電圧に対しても該サージ電圧に起因したストレス
を更に緩和するはたらきをもつ。
Further, the protection resistor 5 has a function of further reducing the stress caused by the surge voltage with respect to the surge voltage of either positive or negative polarity.

【0007】以上のプラス側保護素子2,3、マイナス
側保護素子1,4、及び、保護抵抗5の各々のはたらき
により、入出力端子7を通して半導体装置10に正負い
ずれの極性のサージ電圧が侵入してきても入出力回路6
は静電破壊をまぬがれる。
Due to the respective functions of the positive side protection elements 2 and 3, the negative side protection elements 1 and 4, and the protection resistor 5, surge voltage of either positive or negative polarity enters the semiconductor device 10 through the input / output terminal 7. I / O circuit 6
Resists electrostatic damage.

【0008】[0008]

【発明が解決しようとする課題】上記従来の半導体装置
用静電保護回路は、入出力回路6を保護するためのプラ
ス側保護素子2,3とマイナス側保護素子1,4とが同
一の経路X上に配されていたため、入出力端子7に加わ
るサージ電圧が正極性である場合はマイナス側保護素子
としてのVDD側ダイオード1あるいはVSS側Nchオフ
トランジスタ4が破壊されることがあり、入出力端子7
に加わるサージ電圧が負極性である場合はプラス側保護
素子としてのVSS側ダイオード2あるいはVDD側Pch
オフトランジスタ3が破壊されることがあった。つま
り、静電保護回路自体のサージ耐圧が低い問題があった
のである。
In the conventional electrostatic protection circuit for a semiconductor device, the plus side protection elements 2 and 3 and the minus side protection elements 1 and 4 for protecting the input / output circuit 6 have the same path. Since it is arranged on X, when the surge voltage applied to the input / output terminal 7 has a positive polarity, the VDD side diode 1 or the VSS side Nch off transistor 4 as a negative side protection element may be destroyed. Terminal 7
If the surge voltage applied to the negative polarity is negative, VSS side diode 2 or VDD side Pch as a positive side protection element
The off transistor 3 was sometimes destroyed. That is, there is a problem that the surge withstand voltage of the electrostatic protection circuit itself is low.

【0009】本発明の目的は、静電保護回路自体のサー
ジ耐圧を向上させることにある。
An object of the present invention is to improve the surge withstand voltage of the electrostatic protection circuit itself.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、入出力端子を通して侵入するサージ電圧
に起因したストレスを緩和することにより半導体装置の
内部回路を静電破壊から保護するための半導体装置用の
静電保護回路において、入出力端子から内部回路に至る
経路を2つに分岐させ、これらの分岐経路の各々にプラ
ス側保護素子とマイナス側保護素子とをそれぞれ配する
とともに、共通経路上に保護抵抗を直列に配した構成を
採用したものである。
In order to achieve the above object, the present invention is intended to protect the internal circuit of a semiconductor device from electrostatic breakdown by alleviating the stress caused by a surge voltage that intrudes through an input / output terminal. In the electrostatic protection circuit for semiconductor device, the path from the input / output terminal to the internal circuit is branched into two, and a positive side protection element and a negative side protection element are arranged in each of these branched paths, This is a configuration in which protective resistors are arranged in series on a common path.

【0011】具体的には、本発明は、図1に示すよう
に、入出力端子7から内部回路6に至る1本の経路が一
旦2本に分岐したうえで合流する形をとるように共通経
路X,Yと第1及び第2の分岐経路A,Bとを有するこ
ととする。そして、第1の分岐経路A上には入出力端子
7を通して侵入する正極性のサージ電圧に起因したスト
レスを緩和するためのプラス側保護素子2,3を配し、
第2の分岐経路B上には入出力端子7を通して侵入する
負極性のサージ電圧に起因したストレスを緩和するため
のマイナス側保護素子1,4を配し、共通経路X,Y上
には入出力端子7を通して侵入する正負いずれの極性の
サージ電圧に対しても該サージ電圧に起因したストレス
を緩和するための保護抵抗5を直列に配したものであ
る。
More specifically, as shown in FIG. 1, the present invention is so common that one path from the input / output terminal 7 to the internal circuit 6 is once branched into two and then joined. It is assumed to have the routes X and Y and the first and second branch routes A and B. Then, on the first branch path A, positive side protection elements 2 and 3 for easing the stress caused by the positive surge voltage penetrating through the input / output terminal 7 are arranged,
Negative-side protection elements 1 and 4 are provided on the second branch path B to relieve the stress caused by the negative surge voltage that enters through the input / output terminal 7, and the common path X and Y are connected. A protective resistor 5 for alleviating the stress caused by the surge voltage with respect to the surge voltage of either positive or negative polarity that enters through the output terminal 7 is arranged in series.

【0012】[0012]

【作用】本発明によれば、入出力端子7に加わるサージ
電圧が正極性である場合は、プラス側保護素子2,3
は、該正極性のサージ電圧に起因したストレスを第1の
分岐経路A上で緩和するように電荷の集中をやわらげ
る。また、共通経路X,Y上の保護抵抗5は、該正極性
のサージ電圧に起因したストレスを更に緩和するはたら
きをもつ。これにより、内部回路6は静電破壊をまぬが
れる。しかも、第2の分岐経路Bは上記第1の分岐経路
Aとは別経路であるため、該第2の分岐経路B上のマイ
ナス側保護素子1,4は、加えられるストレスが少なく
なって破壊をまぬがれる。
According to the present invention, when the surge voltage applied to the input / output terminal 7 has a positive polarity, the plus side protection elements 2 and 3 are provided.
Reduces the concentration of charges so as to relieve the stress caused by the positive surge voltage on the first branch path A. Further, the protective resistance 5 on the common paths X and Y serves to further alleviate the stress caused by the positive surge voltage. As a result, the internal circuit 6 is protected from electrostatic breakdown. Moreover, since the second branch path B is a path different from the first branch path A, the stress applied to the negative side protection elements 1 and 4 on the second branch path B is reduced and the elements are destroyed. Get rid of.

【0013】逆に入出力端子7に加わるサージ電圧が負
極性である場合は、マイナス側保護素子1,4は、該負
極性のサージ電圧に起因したストレスを第2の分岐経路
B上で緩和するように電荷の集中をやわらげる。また、
共通経路X,Y上の保護抵抗5は、該負極性のサージ電
圧に起因したストレスを更に緩和するはたらきをもつ。
これにより、内部回路6は静電破壊をまぬがれる。しか
も、第1の分岐経路Aは上記第2の分岐経路Bとは別経
路であるため、該第1の分岐経路A上のプラス側保護素
子2,3は、加えられるストレスが少なくなって破壊を
まぬがれる。
On the contrary, when the surge voltage applied to the input / output terminal 7 has a negative polarity, the negative side protection elements 1 and 4 relieve the stress caused by the negative surge voltage on the second branch path B. Relieve the concentration of electric charges as you do. Also,
The protective resistor 5 on the common paths X and Y has a function of further relieving the stress caused by the negative surge voltage.
As a result, the internal circuit 6 is protected from electrostatic breakdown. Moreover, since the first branch path A is a path different from the second branch path B, the stress applied to the positive side protection elements 2 and 3 on the first branch path A is reduced and the positive side protection elements 2 and 3 are destroyed. Get rid of.

【0014】以上のとおり、入出力端子7を通して半導
体装置に正負いずれの極性のサージ電圧が侵入してきて
も、入出力回路6が静電破壊をまぬがれるだけでなく、
プラス側保護素子2,3及びマイナス側保護素子1,4
が破壊されることもない。
As described above, when a positive or negative polarity surge voltage enters the semiconductor device through the input / output terminal 7, not only the input / output circuit 6 is protected from electrostatic breakdown,
Positive side protective elements 2, 3 and negative side protective elements 1, 4
Will not be destroyed.

【0015】[0015]

【実施例】以下、本発明の一実施例について、図面を参
照しながら詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0016】図1は、本発明の実施例に係る半導体装置
用の静電保護回路のレイアウトを模式的に示した回路図
である。同図に示すように、入出力回路6を内部に備え
た半導体装置10は、前記図2の場合と同様に外部接続
のための入出力端子7を有する。ただし、入出力端子7
から入出力回路6に至る1本の経路が一旦2本に分岐し
たうえで合流する形をとるように、入出力端子7の側か
ら順に、外側の共通経路X、第1及び第2の分岐経路
A,B、並びに、内側の共通経路Yが各々形成されてい
る点が図2の場合とは異なる。そして、第1の分岐経路
A上には、入出力端子7を通して侵入する正極性のサー
ジ電圧に起因したストレスを緩和するためのプラス側保
護素子として、VSS側ダイオード2とVDD側Pchオフ
トランジスタ3とが配されている。また、第2の分岐経
路B上には、入出力端子7を通して侵入する負極性のサ
ージ電圧に起因したストレスを緩和するためのマイナス
側保護素子として、VDD側ダイオード1とVSS側Nch
オフトランジスタ4とが配されている。更に、内側の共
通経路Y上には、入出力端子7を通して侵入する正負い
ずれの極性のサージ電圧に対しても該サージ電圧に起因
したストレスを緩和するための保護抵抗5が直列に配さ
れている。
FIG. 1 is a circuit diagram schematically showing a layout of an electrostatic protection circuit for a semiconductor device according to an embodiment of the present invention. As shown in the figure, a semiconductor device 10 having an input / output circuit 6 inside has an input / output terminal 7 for external connection as in the case of FIG. However, input / output terminal 7
From the input / output terminal 7 side, the outer common path X, the first and second branches are arranged in order from the input / output terminal 7 side so that one path from the input / output circuit 6 to the input / output circuit 6 is once branched into two. This is different from the case of FIG. 2 in that the routes A and B and the inner common route Y are respectively formed. Then, on the first branch path A, a VSS side diode 2 and a VDD side Pch off transistor 3 are provided as a positive side protection element for relieving the stress caused by the positive surge voltage that enters through the input / output terminal 7. And are arranged. Further, on the second branch path B, a VDD side diode 1 and a VSS side Nch are provided as negative side protection elements for relieving stress caused by a negative surge voltage entering through the input / output terminal 7.
The off-transistor 4 is arranged. Further, on the inner common path Y, a protection resistor 5 for relieving the stress caused by the surge voltage with respect to the surge voltage of either positive or negative polarity entering through the input / output terminal 7 is arranged in series. There is.

【0017】以上のようにレイアウト構成された本実施
例の静電保護回路について、以下その動作を説明する。
The operation of the electrostatic protection circuit of the present embodiment having the above layout will be described below.

【0018】まず、入出力端子7から外側の共通経路X
を通して半導体装置10の内部に侵入してきたサージ電
圧が正極性である場合は、プラス側保護素子としてのV
SS側ダイオード2及びVDD側Pchオフトランジスタ3
は、該正極性のサージ電圧に起因したストレスを第1の
分岐経路A上で緩和するように、図2の場合と同様に電
荷の集中をやわらげる。また、内側の共通経路Y上の保
護抵抗5は、該正極性のサージ電圧に起因したストレス
を更に緩和するはたらきをもつ。これにより、入出力回
路6は静電破壊をまぬがれる。しかも、第2の分岐経路
Bは上記第1の分岐経路Aとは別経路であるため、該第
2の分岐経路B上のマイナス側保護素子としてのVDD側
ダイオード1及びVSS側Nchオフトランジスタ4は、
加えられるストレスが少なくなっていずれも破壊をまぬ
がれる。
First, the common path X from the input / output terminal 7 to the outside.
When the surge voltage that has entered the inside of the semiconductor device 10 through the positive electrode has a positive polarity, V as the positive side protection element is used.
SS side diode 2 and VDD side Pch off transistor 3
Reduces the concentration of electric charges in the same manner as in the case of FIG. 2 so as to relieve the stress caused by the positive surge voltage on the first branch path A. Further, the protection resistor 5 on the inner common path Y has a function of further relaxing the stress caused by the positive surge voltage. As a result, the input / output circuit 6 is protected from electrostatic breakdown. Moreover, since the second branch path B is a path different from the first branch path A, the VDD side diode 1 and the VSS side Nch off transistor 4 as the negative side protection element on the second branch path B are provided. Is
The stress applied to them is reduced, and both are protected from destruction.

【0019】逆に入出力端子7から外側の共通経路Xを
通して半導体装置10の内部に侵入してきたサージ電圧
が負極性である場合は、マイナス側保護素子としてのV
DD側ダイオード1及びVSS側Nchオフトランジスタ4
は、該負極性のサージ電圧に起因したストレスを第2の
分岐経路B上で緩和するように、図2の場合と同様に電
荷の集中をやわらげる。また、内側の共通経路Y上の保
護抵抗5は、該負極性のサージ電圧に起因したストレス
を更に緩和するはたらきをもつ。これにより、入出力回
路6は静電破壊をまぬがれる。しかも、第1の分岐経路
Aは上記第2の分岐経路Bとは別経路であるため、該第
1の分岐経路A上のプラス側保護素子としてのVSS側ダ
イオード2及びVDD側Pchオフトランジスタ3は、加
えられるストレスが少なくなっていずれも破壊をまぬが
れる。
On the contrary, when the surge voltage that has entered the inside of the semiconductor device 10 from the input / output terminal 7 through the outer common path X has a negative polarity, V as a minus side protection element is provided.
DD side diode 1 and VSS side Nch off transistor 4
In the same manner as in the case of FIG. 2, the electric charge concentration is softened so that the stress caused by the negative surge voltage is relieved on the second branch path B. Further, the protective resistance 5 on the inner common path Y has a function of further relieving the stress caused by the negative surge voltage. As a result, the input / output circuit 6 is protected from electrostatic breakdown. Moreover, since the first branch path A is a path different from the second branch path B, the VSS side diode 2 and the VDD side Pch off transistor 3 as the positive side protection element on the first branch path A are provided. Will be less stressed and will not be destroyed.

【0020】以上のとおり、本実施例によれば、入出力
端子7を通して半導体装置10に正負いずれの極性のサ
ージ電圧が侵入してきても入出力回路6が静電破壊をま
ぬがれるだけでなく、プラス側保護素子2,3及びマイ
ナス側保護素子1,4が破壊されることもない。しか
も、入出力端子7から入出力回路6に至る経路が分岐す
るようにレイアウトを変更するだけで、保護素子数を変
更せずに従来に比べて静電保護回路自体のサージ耐圧を
向上させることができる。
As described above, according to this embodiment, even if the surge voltage of either positive or negative polarity enters the semiconductor device 10 through the input / output terminal 7, not only the input / output circuit 6 is protected from electrostatic breakdown, but also the positive voltage is applied. The side protection elements 2 and 3 and the minus side protection elements 1 and 4 are not destroyed. Moreover, it is possible to improve the surge withstand voltage of the electrostatic protection circuit itself as compared with the conventional case without changing the number of protection elements only by changing the layout so that the path from the input / output terminal 7 to the input / output circuit 6 is branched. You can

【0021】[0021]

【発明の効果】以上説明してきたとおり、本発明によれ
ば、半導体装置の入出力端子から内部回路に至る経路を
2つに分岐させ、これらの分岐経路の各々にプラス側保
護素子とマイナス側保護素子とをそれぞれ配するととも
に、共通経路上に保護抵抗を直列に配した構成を採用し
たので、内部回路を静電破壊から保護するという本来の
機能を発揮できるだけでなく、プラス側保護素子及びマ
イナス側保護素子の破壊をも防止できる。つまり、本発
明によれば、静電保護回路自体のサージ耐圧を向上させ
ることができるのである。
As described above, according to the present invention, the route from the input / output terminal of the semiconductor device to the internal circuit is branched into two, and the positive side protection element and the negative side are provided in each of these branched routes. Since the protection element and the protection element are respectively arranged and the protection resistor is arranged in series on the common path, not only can the original function of protecting the internal circuit from electrostatic damage be exerted, but also the positive side protection element and It is also possible to prevent the negative side protective element from being destroyed. That is, according to the present invention, the surge withstand voltage of the electrostatic protection circuit itself can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置用の静電保護
回路を模式的に示す回路図である。
FIG. 1 is a circuit diagram schematically showing an electrostatic protection circuit for a semiconductor device according to an exemplary embodiment of the present invention.

【図2】半導体装置用静電保護回路の従来例を模式的に
示す回路図である。
FIG. 2 is a circuit diagram schematically showing a conventional example of an electrostatic protection circuit for a semiconductor device.

【符号の説明】[Explanation of symbols]

1 VDD側ダイオード(マイナス側保護素子) 2 VSS側ダイオード(プラス側保護素子) 3 VDD側Pchオフトランジスタ(プラス側保護素
子) 4 VSS側Nchオフトランジスタ(マイナス側保護
素子) 5 保護抵抗 6 入出力回路(内部回路) 7 入出力端子 10 半導体装置 A 第1の分岐経路 B 第2の分岐経路 X 外側の共通経路 Y 内側の共通経路
1 VDD side diode (minus side protection element) 2 VSS side diode (plus side protection element) 3 VDD side Pch off transistor (plus side protection element) 4 VSS side Nch off transistor (minus side protection element) 5 Protection resistor 6 Input / output Circuit (internal circuit) 7 Input / output terminal 10 Semiconductor device A First branch path B Second branch path X Outer common path Y Inner common path

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入出力端子を通して侵入するサージ電圧
に起因したストレスを緩和することにより半導体装置の
内部回路を静電破壊から保護するための半導体装置用の
静電保護回路であって、 前記入出力端子から前記内部回路に至る1本の経路が一
旦2本に分岐したうえで合流する形をとるように共通経
路と第1及び第2の分岐経路とを有し、 前記第1の分岐経路上には前記入出力端子を通して侵入
する正極性のサージ電圧に起因したストレスを緩和する
ためのプラス側保護素子が配され、 前記第2の分岐経路上には前記入出力端子を通して侵入
する負極性のサージ電圧に起因したストレスを緩和する
ためのマイナス側保護素子が配され、 前記共通経路上には前記入出力端子を通して侵入する正
負いずれの極性のサージ電圧に対しても該サージ電圧に
起因したストレスを緩和するための保護抵抗が直列に配
されたことを特徴とする半導体装置用の静電保護回路。
1. An electrostatic protection circuit for a semiconductor device for protecting an internal circuit of the semiconductor device from electrostatic breakdown by relieving stress caused by a surge voltage entering through an input / output terminal. The first branch path has a common path and first and second branch paths so that one path from the output terminal to the internal circuit once branches into two and then joins. A positive side protection element for relieving stress caused by a positive surge voltage penetrating through the input / output terminal is arranged above, and a negative polarity protection element penetrating through the input / output terminal is provided on the second branch path. A negative side protection element for alleviating the stress caused by the surge voltage is disposed on the common path for positive or negative surge voltage entering through the input / output terminals. Electrostatic discharge protection circuit for a semiconductor device in which the protection resistor for mitigating stress caused by the surge voltage is equal to or arranged in series.
JP29416291A 1991-11-11 1991-11-11 Electrostatic protective circuit for semiconductor device Withdrawn JPH05136328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29416291A JPH05136328A (en) 1991-11-11 1991-11-11 Electrostatic protective circuit for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29416291A JPH05136328A (en) 1991-11-11 1991-11-11 Electrostatic protective circuit for semiconductor device

Publications (1)

Publication Number Publication Date
JPH05136328A true JPH05136328A (en) 1993-06-01

Family

ID=17804120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29416291A Withdrawn JPH05136328A (en) 1991-11-11 1991-11-11 Electrostatic protective circuit for semiconductor device

Country Status (1)

Country Link
JP (1) JPH05136328A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359313B1 (en) * 1998-05-18 2002-03-19 Samsung Electronics Co., Ltd. Electrostatic discharge protection transistor for a semiconductor chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359313B1 (en) * 1998-05-18 2002-03-19 Samsung Electronics Co., Ltd. Electrostatic discharge protection transistor for a semiconductor chip

Similar Documents

Publication Publication Date Title
EP1356524B1 (en) Esd protection devices
JP3566512B2 (en) Static electricity protection circuit
JPH0888323A (en) Semiconductor integrated circuit device
JP2549741B2 (en) Electrostatic discharge protection circuit for CMOS integrated circuits
US6104588A (en) Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits
US6801417B2 (en) Semiconductor integrated circuit device
JP2003273227A (en) Semiconductor integrated circuit device
JPH05136328A (en) Electrostatic protective circuit for semiconductor device
US6101077A (en) Electrostatic protection circuit of a semiconductor device
US4864454A (en) Means for reducing damage to JFETs from electrostatic discharge events
JP3997857B2 (en) Semiconductor integrated circuit device
JPH0548021A (en) Semiconductor protective circuit
JPH0590520A (en) Semiconductor protective device
JPS61263255A (en) Surge protecting circuit of semiconductor device
JPH10214905A (en) Signal input circuit
JPH05315552A (en) Semiconductor protective device
JP2752680B2 (en) Overvoltage absorption circuit of semiconductor integrated circuit device
US5574609A (en) Fail-safe MOS shutdown circuitry
JP3355651B2 (en) Electrostatic protection circuit and semiconductor device
JPH10303314A (en) Semiconductor integrated circuit
JPS6112692Y2 (en)
JPS63301558A (en) Semiconductor integrated circuit device
JPS60115253A (en) Semiconductor integrated circuit device
JPH03102912A (en) Static electricity protecting circuit
JPH04213869A (en) Circuit device for terminal protection use at integrated circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204