JPH05136203A - Film carrier for tab - Google Patents
Film carrier for tabInfo
- Publication number
- JPH05136203A JPH05136203A JP3299351A JP29935191A JPH05136203A JP H05136203 A JPH05136203 A JP H05136203A JP 3299351 A JP3299351 A JP 3299351A JP 29935191 A JP29935191 A JP 29935191A JP H05136203 A JPH05136203 A JP H05136203A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- inner lead
- film carrier
- lead portion
- wiring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣチップや受動部品
などを実装してモジュール化したＴＡＢ用フィルムキャ
リアに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TAB film carrier in which an IC chip, a passive component and the like are mounted to form a module.
【０００２】[0002]
【従来の技術】薄型化・多ピン化実装の方式として、フ
ィルムキャリアを用いたＴＡＢ（Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄ Ｂｏｎｄｉｎｇ）実装技術が採用されてい
る。このＴＡＢにおいてはバンプを介してＩＣチップと
フィルムキャリアに設けた回路のインナーリード部とを
直接接続することがで、ワイヤボンディングのようなワ
イヤが不要になるものである。図５にフィルムキャリア
形成の工程及びＩＣチップへのバンプ形成の工程、さら
にフィルムキャリアへのＩＣチップの実装の工程の一般
的な例を示す。2. Description of the Related Art A TAB (Tape Autom) using a film carrier is used as a thinning and multi-pin mounting method.
Aged Bonding) mounting technology is adopted. In this TAB, the IC chip and the inner lead portion of the circuit provided on the film carrier can be directly connected via the bump, so that a wire such as wire bonding becomes unnecessary. FIG. 5 shows a general example of the process of forming a film carrier, the process of forming bumps on an IC chip, and the process of mounting an IC chip on a film carrier.
【０００３】図６は従来から使用されているフィルムキ
ャリア３を示すものであり、図５に示すような工程で絶
縁フィルム１の表面に銅箔等の金属箔で作成される配線
回路２を放射状に設けることによってフィルムキャリア
３を形成することができる。絶縁フィルム１にはデバイ
スホール１５やアウターリード孔１６が図７のように形
成してあり、図８に示すように配線回路２の一端のイン
ナーリード部４をデバイスホール１５内に突出させると
共に配線回路２のアウターリード部７をアウターリード
孔１６の上に懸け渡すようにしてある。アウターリード
部７はテストパッド２１に接続してある。FIG. 6 shows a conventionally used film carrier 3, in which a wiring circuit 2 made of a metal foil such as a copper foil is radially formed on the surface of the insulating film 1 in the process as shown in FIG. The film carrier 3 can be formed by providing the film carrier 3. Device holes 15 and outer lead holes 16 are formed in the insulating film 1 as shown in FIG. 7. As shown in FIG. 8, the inner lead portion 4 at one end of the wiring circuit 2 is projected into the device hole 15 and wiring is performed. The outer lead portion 7 of the circuit 2 is hung over the outer lead hole 16. The outer lead portion 7 is connected to the test pad 21.
【０００４】図９（ａ）はＩＣチップ６の電極部にバン
プ５を形成するようにした例を示すものであり、このバ
ンプ５に配線回路２のインナーリード部４を接合するこ
とによってフィルムキャリア３にＩＣチップ６を実装す
るようにしてある。ＩＣチップ６の端子へのバンプ５の
形成は、図５に示した工程を経ておこなうことができ
る。また図９（ｂ）の例では、フィルムキャリア３の配
線回路２のインナーリード部４の先端部に金などを盛り
上げてバンプ５を設けるようにしてあり、このバンプ５
にＩＣチップ６の電極部を接合することによってフィル
ムキャリア３にＩＣチップ６を実装するようにしてあ
る。このように配線回路２のインナーリード部４にバン
プ５を形成するにあたっては、金バンプを上記と同様の
工程でガラス基板の上に設け、これをインナーリード部
４の表面に転写することによっておこなうことができ
る。さらに図９（ｃ）の例では、フィルムキャリア３の
インナーリード部４の先端部にハーフエッチング加工を
施すことによって一般にメサバンプ方式と呼ばれる方法
でバンプ５を形成し、このバンプ５にＩＣチップ６の電
極部を接合することによってフィルムキャリア３にＩＣ
チップ６を実装するようにしてある。FIG. 9A shows an example in which the bump 5 is formed on the electrode portion of the IC chip 6, and the inner lead portion 4 of the wiring circuit 2 is joined to the bump 5 to form the film carrier. The IC chip 6 is mounted on the device 3. The bumps 5 can be formed on the terminals of the IC chip 6 through the steps shown in FIG. Further, in the example shown in FIG. 9B, bumps 5 are provided by raising gold or the like at the tip of the inner lead portion 4 of the wiring circuit 2 of the film carrier 3.
The IC chip 6 is mounted on the film carrier 3 by bonding the electrode portion of the IC chip 6 to the. In this way, the bumps 5 are formed on the inner lead portions 4 of the wiring circuit 2 by providing gold bumps on the glass substrate in the same process as above and transferring the gold bumps to the surface of the inner lead portions 4. be able to. Further, in the example of FIG. 9C, the tip of the inner lead portion 4 of the film carrier 3 is subjected to half etching to form a bump 5 by a method generally called a mesa bump method, and the IC chip 6 is formed on the bump 5. By joining the electrode parts, the IC is attached to the film carrier 3.
The chip 6 is mounted.
【０００５】上記のように配線回路２のインナーリード
部４にＩＣチップ６を接続してフィルムキャリア３に実
装した後に、デバイスホール１５の部分で封止剤をポッ
ティングしてインナーリード部４とＩＣチップ６の電極
部との間の接続部を封止し、さらにアウターリード孔１
６の箇所で配線回路２のアウターリード部７を切断して
このアウターリード部７を絶縁フィルム１の端縁から四
周に突出させ、受動部品を実装したプリント配線板の回
路にアウターリード部７を接合するようにしてある。After the IC chip 6 is connected to the inner lead portion 4 of the wiring circuit 2 and mounted on the film carrier 3 as described above, a sealing agent is potted at the device hole 15 to connect the inner lead portion 4 and the IC. The connection part between the chip 6 and the electrode part is sealed, and the outer lead hole 1
The outer lead portion 7 of the wiring circuit 2 is cut at the position of 6 and the outer lead portion 7 is protruded from the edge of the insulating film 1 to four rounds, and the outer lead portion 7 is attached to the circuit of the printed wiring board on which the passive components are mounted. It is designed to be joined.
【０００６】[0006]
【発明が解決しようとする課題】上記のものでは、フィ
ルムキャリア３にＩＣチップ６を実装した後に、所定の
機能を得るために、受動部品を実装したプリント配線板
にフィルムキャリア３のアウターリード部７を接合する
必要があり、プリント配線板の回路へのリードの位置合
わせなどをおこなうにあたっての技術面や設備面、コス
ト面で問題を有するものであった。また、上記のもので
は絶縁フィルム１の表面に設けた配線回路２のインナー
リード部４はデバイスホール１５内に突出するように形
成されているために、リード寸法精度の確保が困難にな
ると共にリード変形が発生し易く、インナーリード部４
とＩＣチップ６との接続信頼性に問題が生じるものであ
った。さらに、図９（ａ）（ｂ）（ｃ）のようにバンプ
形成をおこなう場合、図９（ａ）（ｂ）のものでは多大
の工程と時間を要し、また図９（ｃ）のものではエッチ
ング条件や寸法精度の安定性などに課題があり、いずれ
も生産性が悪くてコストアップになると共に、接合信頼
性にも問題があった。SUMMARY OF THE INVENTION In the above, after mounting the IC chip 6 on the film carrier 3, the outer lead portion of the film carrier 3 is mounted on a printed wiring board on which passive components are mounted in order to obtain a predetermined function. 7 had to be joined, and there were problems in terms of technology, equipment, and cost when aligning the leads with the circuit of the printed wiring board. Further, in the above-mentioned one, since the inner lead portion 4 of the wiring circuit 2 provided on the surface of the insulating film 1 is formed so as to project into the device hole 15, it becomes difficult to secure the lead dimensional accuracy and the lead The inner lead portion 4 easily deforms.
There was a problem in connection reliability between the IC chip 6 and the IC chip 6. Furthermore, when bumps are formed as shown in FIGS. 9A, 9B, and 9C, the steps shown in FIGS. 9A and 9B require a large number of steps and time, and those shown in FIGS. However, there are problems in the etching conditions and the stability of dimensional accuracy, and in both cases, the productivity is poor and the cost is increased, and the bonding reliability is also problematic.
【０００７】本発明は上記の点に鑑みてなされたもので
あり、プリント配線板にアウターリード部を接合する必
要をなくすと共にインナーリード部とＩＣチップとの接
続信頼性を高めることを第一の目的とし、またバンプ形
成を簡単にできるようにすることを第二の目的とし、加
えてインナーリード部とＩＣチップの端子との間の接合
部の封止を容易におこなえるようにすることを第三の目
的とするものである。The present invention has been made in view of the above points, and it is a first object of the present invention to eliminate the need for joining the outer lead portion to the printed wiring board and to improve the connection reliability between the inner lead portion and the IC chip. The second purpose is to facilitate the bump formation, and the second purpose is to facilitate the sealing of the joint between the inner lead portion and the terminal of the IC chip. It has three purposes.
【０００８】[0008]
【課題を解決するための手段】本発明に係るＴＢＡ用フ
ィルムキャリアは、絶縁フィルム１の表面に導体で配線
回路２を設けてフィルムキャリア３を形成し、配線回路
２の一方の端部を絶縁フィルム１の表面に接着されたイ
ンナーリード部４として形成すると共にこのインナーリ
ード部４の表面にバンプ５を設け、インナーリード部４
のバンプ５にＩＣチップ６の電極部を接合してフィルム
キャリア３にＩＣチップ６を実装し、配線回路２に形成
したアウターリード部７に受動部品８を接続して受動部
品８をフィルムキャリア３に実装して成ることを特徴と
するものである。In the film carrier for TBA according to the present invention, a wiring circuit 2 is provided on the surface of an insulating film 1 with a conductor to form a film carrier 3, and one end of the wiring circuit 2 is insulated. The inner lead portion 4 is formed on the surface of the film 1 and the bumps 5 are provided on the surface of the inner lead portion 4.
The bump 5 is bonded to the electrode portion of the IC chip 6 to mount the IC chip 6 on the film carrier 3, and the passive component 8 is connected to the outer lead portion 7 formed in the wiring circuit 2 to connect the passive component 8 to the film carrier 3 It is characterized by being implemented in.
【０００９】また本発明にあっては、半田等の低融点金
属を配線回路２のインナーリード部４の表面に盛り上げ
て設けることによってバンプ５を形成するようにしたこ
とを特徴とするものである。さらに本発明にあっては、
ＩＣチップ６の実装位置において絶縁フィルム１に開孔
部９を設け、配線回路２のインナーリード部４とＩＣチ
ップ６との接合部を封止剤１０で封止するようにしたこ
とを特徴とするものである。Further, the present invention is characterized in that the bumps 5 are formed by raising a low melting point metal such as solder on the surface of the inner lead portion 4 of the wiring circuit 2. .. Furthermore, in the present invention,
An opening 9 is provided in the insulating film 1 at the mounting position of the IC chip 6, and the joint between the inner lead portion 4 of the wiring circuit 2 and the IC chip 6 is sealed with a sealant 10. To do.
【００１０】[0010]
【作用】インナーリード部４のバンプ５にＩＣチップ６
の電極部を接合してフィルムキャリア３にＩＣチップ６
を実装すると共に、配線回路２に形成したアウターリー
ド部７に受動部品８を接続して受動部品８をフィルムキ
ャリア３に実装しているために、フィルムキャリア３に
ＩＣチップ６と受動部品８とを実装してフィルムキャリ
ア３を特定の機能を有するようにモジュール化すること
ができ、アウターリード部７を受動部品を実装したプリ
ント配線板に接合するような必要がなくなる。また配線
回路２の一方の端部を絶縁フィルム１の表面に接着され
たインナーリード部４として形成しているために、イン
ナーリード部４は絶縁フィルム１上に保持されて変形し
たりするようなおそれがなくなる。[Function] The IC chip 6 is formed on the bump 5 of the inner lead portion 4.
The electrode parts of the IC chip 6 are bonded to the film carrier 3
In addition to mounting the IC chip 6 and the passive component 8 on the film carrier 3, the passive component 8 is mounted on the film carrier 3 by connecting the passive component 8 to the outer lead portion 7 formed on the wiring circuit 2. Can be mounted to modularize the film carrier 3 to have a specific function, and it is not necessary to join the outer lead portion 7 to a printed wiring board on which passive components are mounted. Further, since one end of the wiring circuit 2 is formed as the inner lead portion 4 adhered to the surface of the insulating film 1, the inner lead portion 4 may be held on the insulating film 1 and deformed. There is no fear.
【００１１】また、半田等の低融点金属を配線回路２の
インナーリード部４の表面に盛り上げて設けることによ
ってバンプ５を形成するようにしているために、低融点
金属によって多くの工程やエッチングなどの工程を必要
とすることなくバンプ５を形成することができる。さら
に、ＩＣチップ６の実装位置において絶縁フィルム１に
開孔部９を設けているために、配線回路２のインナーリ
ード部４とＩＣチップ６との接合部を封止剤１０で封止
するようにあたって、開孔部９から封止剤１０を注入す
ることによって封止を容易におこなうことができる。Further, since the bumps 5 are formed by forming a low melting point metal such as solder on the surface of the inner lead portion 4 of the wiring circuit 2, many steps and etching are performed by the low melting point metal. The bump 5 can be formed without requiring the step of. Further, since the opening portion 9 is provided in the insulating film 1 at the mounting position of the IC chip 6, the joint portion between the inner lead portion 4 of the wiring circuit 2 and the IC chip 6 is sealed with the sealant 10. At this time, it is possible to easily perform the sealing by injecting the sealing agent 10 from the opening 9.
【００１２】[0012]
【実施例】以下本発明を実施例によって詳述する。絶縁
フィルム１としては主としてポリイミドフィルムが使用
されるが、その他ポリエステルやガラスエポキシ樹脂を
材料として用いたものを使用することもできる。そして
図５に示した工程に準じてフィルムキャリア３を作成す
る。すなわち先ず絶縁フィルム１の表面に接着剤を塗布
して銅箔等の金属箔を接着すると共にパンチングやプレ
ス打抜き加工等をおこなって図４のように絶縁フィルム
１に開孔部９やスプロケット孔１７を設ける。開孔部９
は図６等に示す前記デバイスホール１５と同様な機能を
有するものではあるが、前記デバイスホール１５よりも
小さな矩形状の孔として形成されるものである。また絶
縁フィルム１が自己融着性を有するものであれば金属箔
の接着にあたって接着剤の塗布は不要である。次に、金
属箔にフォトレジストコーティング、露光、現像、エッ
チング、レジスト剥離等の処理をおこなうことによっ
て、絶縁フィルム１の表面に金属箔で配線回路２を設
け、フィルムキャリア３を形成する。配線回路２は図３
に示すように開孔部９を中心として放射状に複数本設け
られるものであり、開孔部９が前記デバイスホール１５
より小さく形成されているために、配線回路２の一方の
端部に形成されるインナーリード部４は開孔部９内に突
出するようなことがなく、インナーリード部４は絶縁フ
ィルム１の表面に接着されるようにしてある。EXAMPLES The present invention will be described in detail below with reference to examples. A polyimide film is mainly used as the insulating film 1, but it is also possible to use a film using polyester or glass epoxy resin as a material. Then, the film carrier 3 is prepared according to the steps shown in FIG. That is, first, an adhesive is applied to the surface of the insulating film 1 to bond a metal foil such as a copper foil, and punching or press punching is performed to form an opening 9 or a sprocket hole 17 in the insulating film 1 as shown in FIG. To provide. Hole 9
Has the same function as the device hole 15 shown in FIG. 6 and the like, but is formed as a rectangular hole smaller than the device hole 15. If the insulating film 1 has a self-fusing property, it is not necessary to apply an adhesive when bonding the metal foil. Next, the metal foil is subjected to treatments such as photoresist coating, exposure, development, etching, and resist stripping to provide the wiring circuit 2 with the metal foil on the surface of the insulating film 1 to form the film carrier 3. The wiring circuit 2 is shown in FIG.
As shown in FIG. 3, a plurality of holes are provided radially around the opening 9, and the openings 9 are formed in the device hole 15
Since it is formed smaller, the inner lead portion 4 formed at one end of the wiring circuit 2 does not project into the opening portion 9, and the inner lead portion 4 is formed on the surface of the insulating film 1. It is glued to.
【００１３】このように配線回路２を設けた後に配線回
路２の表面に半田めっき１９等を施す。この半田めっき
１９は配線回路２の保護や配線回路２と後述の受動部品
８との半田接合性向上などの目的のために施されるもの
である。そして配線回路２のインナーリード部４の表面
にバンプ５を設けるにあたっては、半田（Ｓｎ−Ｐｂ
材）などの低融点金属をめっきして盛り上げることによ
って図３のように形成することができる。低融点金属と
してはこのＳｎ−Ｐｂ材の他に、Ｓｎ−Ａｇ合金材、Ｐ
ｂ−Ｉｎ合金材、Ｓｎ−Ｐｂ−Ａｇ合金材などを半田の
一種として使用することもできる。半田等のめっきでバ
ンプ５を形成する場合には、上記の配線回路２の表面に
施す半田めっき１９と同じ工程でおこなうことができ、
バンプ５形成のための特別な工程が不要になるものであ
る。また場合によっては、配線回路２の表面に金などを
厚付けして部分めっきすることによってバンプ５形成す
ることも可能である。バンプ５はＩＣチップ６の電極部
に一致する配置で各配線回路２のインナーリード部４に
設けられるものであり、バンプ５の大きさは３０〜２０
０μｍ程度の円形や角形に形成するのがよく、盛り上が
り高さは１０〜１００μｍ程度に設定するのがよい。絶
縁フィルム１の表面にはさらに、インナーリード部４や
アウターリード部７などの部分を除いて配線回路２の上
からレジストコート１８を塗布して、配線回路２を保護
すると共に絶縁を保つようにしてある。After the wiring circuit 2 is thus provided, the surface of the wiring circuit 2 is plated with solder 19 or the like. The solder plating 19 is provided for the purpose of protecting the wiring circuit 2 and improving the solder joint property between the wiring circuit 2 and a passive component 8 described later. When the bumps 5 are provided on the surface of the inner lead portion 4 of the wiring circuit 2, solder (Sn-Pb) is used.
It can be formed as shown in FIG. 3 by plating a low melting point metal such as a material) and raising it. As the low melting point metal, in addition to the Sn-Pb material, Sn-Ag alloy material, P
A b-In alloy material, a Sn-Pb-Ag alloy material, or the like can also be used as a kind of solder. When the bumps 5 are formed by plating with solder or the like, it can be performed in the same process as the solder plating 19 performed on the surface of the wiring circuit 2 described above.
This eliminates the need for a special process for forming the bump 5. In some cases, the bumps 5 can be formed by thickly plating the surface of the wiring circuit 2 with gold or the like and performing partial plating. The bumps 5 are provided on the inner lead portion 4 of each wiring circuit 2 in an arrangement that matches the electrode portion of the IC chip 6, and the size of the bumps 5 is 30 to 20.
It is preferable to form it in a circular shape or a rectangular shape of about 0 μm, and it is preferable to set the rising height to about 10 to 100 μm. A resist coat 18 is applied on the surface of the insulating film 1 from above the wiring circuit 2 except for the inner lead portion 4 and the outer lead portion 7 so as to protect the wiring circuit 2 and maintain insulation. There is.
【００１４】上記のようにして作成されるフィルムキャ
リア３にあって、ＩＣチップ６をフィルム３に実装する
にあたっては、図２（ａ）に示すように配線回路２のイ
ンナーリード部４のバンプ５にＩＣチップ６の電極部を
接合させることによっておこなうことができる。この際
の接合の方法としては、ＩＣチップ６の外径寸法に相当
する大きさの加熱ツールで加圧して各バンプ５と電極部
とを一括接合するギャングボンディング方式が有効であ
る。半田めっき以外には、クリーム半田を使用し、加熱
してバンプ形成や配線回路２等の保護・接合用半田層形
成をおこなうこともできる。このようにＩＣチップ６を
インナーリード部４に接合するにあたって、インナーリ
ード部４は開孔部９内に突出していず絶縁フィルム１に
接着された状態にあるため、インナーリード部４は絶縁
フィルム１上に保持されて変形したりするようなおそれ
はないものである。そしてＩＣチップ６の電極部とイン
ナーリード部４との接合部やＩＣチップ６のＩＣ回路形
成表面層部を保護するために、図２（ｂ）に示すように
この部分をエポキシ樹脂等の封止剤１０で封止する。こ
のとき、ＩＣチップ６を実装した箇所には絶縁フィルム
１に開孔部９が設けてあるために、この開孔部９から封
止剤ポッティング用ノズルを差し込んで、ＩＣチップ６
の裏側に封止剤１０が十分に回り込むようにして信頼性
高く封止をおこなうことができるものである。In mounting the IC chip 6 on the film 3 in the film carrier 3 produced as described above, the bumps 5 of the inner lead portion 4 of the wiring circuit 2 are mounted as shown in FIG. This can be done by joining the electrode portion of the IC chip 6 to the. As a bonding method at this time, a gang bonding method in which the bumps 5 and the electrode portions are collectively bonded by applying pressure with a heating tool having a size corresponding to the outer diameter of the IC chip 6 is effective. In addition to solder plating, cream solder may be used and heated to perform bump formation and formation of a solder layer for protection / joining of the wiring circuit 2 and the like. When the IC chip 6 is bonded to the inner lead portion 4 as described above, the inner lead portion 4 does not project into the opening 9 and is bonded to the insulating film 1. There is no risk of it being held up and deformed. Then, in order to protect the joint between the electrode portion of the IC chip 6 and the inner lead portion 4 and the IC circuit forming surface layer portion of the IC chip 6, as shown in FIG. 2B, this portion is sealed with epoxy resin or the like. Seal with the stopper 10. At this time, since the opening 9 is provided in the insulating film 1 at the place where the IC chip 6 is mounted, the sealant potting nozzle is inserted from this opening 9 to insert the IC chip 6 into the IC chip 6.
The sealing agent 10 can be sufficiently wrapped around the back side of the above to achieve reliable sealing.
【００１５】また配線回路２のアウターリード部７に、
図１のように、チップコンデンサ８ａや、チップ抵抗８
ｂや、チップセラミック発振子８ｃなど、受動部品８を
構成する各種の電子部品を半田付けして接合することに
よって、フィルムキャリア３に受動部品８を実装するよ
うにしてある。このように、フィルムキャリア３にＩＣ
チップ６とＩＣチップ６に従って動作する受動部品８を
実装することによって、フィルムキャリア３をモジュー
ル化したものとして形成することができ、受動部品を実
装したプリント配線板にフィルムキャリア３のアウター
リード部７を接合するような必要がなくなり、プリント
配線板へのアウターリード部７の接合のためのリード形
成やリード位置合わせ等の設備が不要になり、コスト面
等の問題がなくなるものである。Further, in the outer lead portion 7 of the wiring circuit 2,
As shown in FIG. 1, the chip capacitor 8a and the chip resistor 8
The passive component 8 is mounted on the film carrier 3 by soldering and joining various electronic components that form the passive component 8, such as b and the chip ceramic oscillator 8c. In this way, the IC is attached to the film carrier 3.
By mounting the chip 6 and the passive component 8 that operates according to the IC chip 6, the film carrier 3 can be formed as a module, and the outer lead portion 7 of the film carrier 3 can be formed on the printed wiring board on which the passive component is mounted. It is not necessary to join the lead wires to each other, and there is no need for equipment such as lead formation and lead alignment for joining the outer lead portions 7 to the printed wiring board, and there is no problem in terms of cost.
【００１６】[0016]
【発明の効果】上記のように本発明は、絶縁フィルムの
表面に導体で配線回路を設けてフィルムキャリアを形成
し、配線回路の一方の端部を絶縁フィルムの表面に接着
されたインナーリード部として形成すると共にこのイン
ナーリード部の表面にバンプを設け、インナーリード部
のバンプにＩＣチップの電極部を接合してフィルムキャ
リアにＩＣチップを実装し、配線回路に形成したアウタ
ーリード部に受動部品を接続して受動部品をフィルムキ
ャリアに実装するようにしたので、フィルムキャリアに
ＩＣチップと受動部品とを実装してフィルムキャリアを
特定の機能を有するようにモジュール化することがで
き、アウターリード部を受動部品を実装したプリント配
線板に接合するような必要がなくなるものであり、また
配線回路のインナーリード部は絶縁フィルム上に接着さ
れて保持されており、インナーリード部が変形したりす
るようなおそれがなくインナーリード部とＩＣチップと
の接続信頼性を高めることができるものである。As described above, according to the present invention, an inner lead portion in which a wiring circuit is provided on the surface of an insulating film with a conductor to form a film carrier, and one end of the wiring circuit is adhered to the surface of the insulating film. And a bump is provided on the surface of the inner lead portion, the electrode portion of the IC chip is bonded to the bump of the inner lead portion, the IC chip is mounted on the film carrier, and the passive component is formed on the outer lead portion formed in the wiring circuit. Since the passive component is mounted on the film carrier by connecting the IC chip and the passive component on the film carrier, the film carrier can be modularized so as to have a specific function. This eliminates the need to bond the circuit board to a printed wiring board on which passive components are mounted. Over de section are those capable of enhancing the reliability of connection between bonded are held, there is no fear inner lead portions, such as the inner lead portion is deformed or the IC chip on the dielectric film.
【００１７】また、半田等の低融点金属を配線回路のイ
ンナーリード部の表面に盛り上げて設けることによって
バンプを形成するようにしているので、低融点金属によ
って多くの工程やエッチングなどの工程を必要とするこ
となくバンプを簡単に形成することができるものであ
る。さらに、ＩＣチップの実装位置において絶縁フィル
ムに開孔部を設けるようにしたので、配線回路のインナ
ーリード部とＩＣチップとの接合部を封止剤で封止する
にあたって、開孔部から封止剤を注入することによって
封止を容易におこなうことができるものである。Further, since the bumps are formed by raising the low melting point metal such as solder on the surface of the inner lead portion of the wiring circuit, many steps and etching steps are required depending on the low melting point metal. The bumps can be easily formed without using the above. Further, since the opening portion is formed in the insulating film at the mounting position of the IC chip, when the joint portion between the inner lead portion of the wiring circuit and the IC chip is sealed with the sealant, the opening portion is sealed. By injecting the agent, the sealing can be easily performed.
【図１】本発明の一実施例の一部破断した斜視図であ
る。FIG. 1 is a partially cutaway perspective view of an embodiment of the present invention.
【図２】同上の一部を示すものであり、（ａ），（ｂ）
はそれぞれ拡大断面図である。FIG. 2 shows a part of the above, (a), (b)
Are enlarged sectional views, respectively.
【図３】同上のフィルムキャリアの一部破断した斜視図
である。FIG. 3 is a partially cutaway perspective view of the above film carrier.
【図４】同上の絶縁フィルムの平面図である。FIG. 4 is a plan view of the above insulating film.
【図５】フィルムキャリア形成やＩＣチップのバンプ形
成等の工程を示すフローチャートである。FIG. 5 is a flowchart showing steps such as film carrier formation and IC chip bump formation.
【図６】従来例のフィルムキャリアの平面図である。FIG. 6 is a plan view of a conventional film carrier.
【図７】従来例の絶縁フィルムの平面図である。FIG. 7 is a plan view of an insulating film of a conventional example.
【図８】従来例のフィルムキャリアの一部の斜視図であ
る。FIG. 8 is a perspective view of a part of a conventional film carrier.
【図９】従来例におけるフィルムキャリアとＩＣチップ
とのバンプ接合を示すものであり、（ａ），（ｂ），
（ｃ）はそれぞれ分解断面図である。FIG. 9 is a diagram showing bump bonding between a film carrier and an IC chip in a conventional example, including (a), (b),
(C) is an exploded sectional view, respectively.
１ 絶縁フィルム ２ 配線回路 ３ フィルムキャリア ４ インナーリード部 ５ バンプ ６ ＩＣチップ ７ アウターリード部 ８ 受動部品 ９ 開孔部 １０ 封止剤 1 Insulating Film 2 Wiring Circuit 3 Film Carrier 4 Inner Lead 5 Bump 6 IC Chip 7 Outer Lead 8 Passive Component 9 Opening 10 Sealant
Claims (3)
設けてフィルムキャリアを形成し、配線回路の一方の端
部を絶縁フィルムの表面に接着されたインナーリード部
として形成すると共にこのインナーリード部の表面にバ
ンプを設け、インナーリード部のバンプにＩＣチップの
電極部を接合してフィルムキャリアにＩＣチップを実装
し、配線回路に形成したアウターリード部に受動部品を
接続して受動部品をフィルムキャリアに実装して成るこ
とを特徴とするＴＡＢ用フィルムキャリア。1. A wiring carrier is provided on the surface of an insulating film by a conductor to form a film carrier, and one end of the wiring circuit is formed as an inner lead portion adhered to the surface of the insulating film, and the inner lead portion is formed. A bump is provided on the surface of the IC chip, the electrode part of the IC chip is bonded to the bump of the inner lead part, the IC chip is mounted on the film carrier, and the passive part is connected to the outer lead part formed in the wiring circuit to form the passive part film A film carrier for TAB, which is mounted on a carrier.
ーリード部の表面に盛り上げて設けることによってバン
プを形成するようにしたことを特徴とする請求項１に記
載のＴＡＢ用フィルムキャリア。2. The film carrier for TAB according to claim 1, wherein the bump is formed by raising a low melting point metal such as solder on the surface of the inner lead portion of the wiring circuit.
ルムに開孔部を設け、配線回路のインナーリード部とＩ
Ｃチップとの接合部を封止剤で封止するようにしたこと
を特徴とする請求項１又は２に記載のＴＡＢ用フィルム
キャリア。3. An opening is provided in an insulating film at a mounting position of an IC chip, and an inner lead portion of a wiring circuit and an I
The TAB film carrier according to claim 1 or 2, wherein a joint portion with the C chip is sealed with a sealant.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3299351A JPH05136203A (en) | 1991-11-15 | 1991-11-15 | Film carrier for tab |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3299351A JPH05136203A (en) | 1991-11-15 | 1991-11-15 | Film carrier for tab |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136203A true JPH05136203A (en) | 1993-06-01 |
Family
ID=17871434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3299351A Withdrawn JPH05136203A (en) | 1991-11-15 | 1991-11-15 | Film carrier for tab |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136203A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013135014A (en) * | 2011-12-26 | 2013-07-08 | Fujitsu Ltd | Electronic component and electronic apparatus |
-
1991
- 1991-11-15 JP JP3299351A patent/JPH05136203A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013135014A (en) * | 2011-12-26 | 2013-07-08 | Fujitsu Ltd | Electronic component and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5407864A (en) | Process for mounting a semiconductor chip and depositing contacts into through holes of a circuit board and of an insulating interposer and onto the chip | |
| JP2962586B2 (en) | Semiconductor device, method of manufacturing the same, and joined body used therefor | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2001177045A (en) | Semiconductor device and method for manufacturing the same | |
| US6319749B1 (en) | Lead frame, semiconductor package having the same and method for manufacturing the same | |
| JPH08321671A (en) | Bump electrode structure and manufacture thereof | |
| JPH08306723A (en) | Electronic circuit board and its preparation | |
| JP3998878B2 (en) | Semiconductor device, semiconductor device manufacturing method, and package manufacturing method | |
| JP2781019B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11176885A (en) | Semiconductor device and manufacture thereof, film carrier tape, circuit board and the electronic device | |
| JPS59222947A (en) | Semiconductor device and manufacture thereof | |
| US5054680A (en) | Bonding electrical conductors | |
| JPH05136203A (en) | Film carrier for tab | |
| JPH11191574A (en) | Semiconductor device | |
| JPH05327152A (en) | Wiring substrate and manufacutring method thereof | |
| JP3080106B2 (en) | IC module connection method | |
| JPS63244631A (en) | Manufacture of hybrid integrated circuit device | |
| JP2784248B2 (en) | Method for manufacturing semiconductor device | |
| KR100473414B1 (en) | Smt mounted tab package structure | |
| JPS6242549A (en) | Package for electronic part and manufacture thereof | |
| JP2003243438A (en) | Wiring substrate, manufacturing method thereof, and electronic apparatus equipped therewith | |
| JP2777114B2 (en) | Tape carrier | |
| JP2882378B2 (en) | Semiconductor package and lead frame | |
| JP2000091378A (en) | Semiconductor device, manufacture thereof and film carrier | |
| JPH09139561A (en) | Carrier film for semiconductor chip mounting uee or mounting structure of chip type electronic component to flexible substrate and mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |