JPH05136137A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05136137A
JPH05136137A JP29312991A JP29312991A JPH05136137A JP H05136137 A JPH05136137 A JP H05136137A JP 29312991 A JP29312991 A JP 29312991A JP 29312991 A JP29312991 A JP 29312991A JP H05136137 A JPH05136137 A JP H05136137A
Authority
JP
Japan
Prior art keywords
wiring
film
metal
diffusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29312991A
Other languages
Japanese (ja)
Inventor
Masaki Hotta
正樹 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29312991A priority Critical patent/JPH05136137A/en
Publication of JPH05136137A publication Critical patent/JPH05136137A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To obtain a manufacturing method for a semiconductor device wherein the diffusion amount of dissimilar metal into metal wiring is made constant in dependent of wiring width, make concentration optimum, and improve the reliability of the metal wiring. CONSTITUTION:On a silicon substrate in which elements are formed, a silicon oxide film 2 is formed, on which an Al wiring 3 is patterned and formed. In the state that a TiN film 4 turning to a diffusion barrier is selectively formed on the side wall of the Al wiring 3, a Cu film 5 is formed, and Cu is diffused from only the upper surface of the Al wiring 3, thereby forming an Al wiring 7 which contains Cu.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、とくに金属配線層の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a metal wiring layer.

【0002】[0002]

【従来の技術】従来より半導体装置の配線材料にAl ま
たはAl 合金が広く用いられている。これは、Al 膜や
Al 合金膜が成膜加工性、低抵抗性,基板半導体との低
抵抗コンタクト性、絶縁膜との密着性等の点で優れてい
るためである。
2. Description of the Related Art Al or Al alloy has been widely used as a wiring material for semiconductor devices. This is because the Al film and the Al alloy film are excellent in terms of film forming workability, low resistance, low resistance contact with the substrate semiconductor, and adhesion with the insulating film.

【0003】しかしながら、集積回路の高集積化に伴
い、Al 配線幅が小さくなり電流密度が増大するに従っ
て、エレクトロマイグレーションやストレスマイグレー
ション等、Al 配線の信頼性が大きな問題になってきて
いる。
However, with the high integration of integrated circuits, as the Al wiring width becomes smaller and the current density increases, the reliability of the Al wiring such as electromigration and stress migration becomes a big problem.

【0004】この問題に対して、Al 配線にAl 拡散の
バリアとなるCuを含有させることが有効であることは
既に知られている。Al 配線にCuを含有させる最も単
純な方法は、Cuを含有させたAl ターゲットを用意し
て、スパッタ法で成膜してパターニングすることであ
る。ところがこの方法では、純粋なAl 膜の場合に比べ
て加工性が悪くなる、という問題がある。
It has been already known that it is effective to contain Cu which is a barrier of Al diffusion in the Al wiring against this problem. The simplest method of containing Cu in the Al wiring is to prepare an Al target containing Cu, form a film by a sputtering method, and perform patterning. However, this method has a problem that the workability is worse than that of a pure Al film.

【0005】そこで、Al 配線をパターン形成した後
に、これにCuを含有させる方法が考えられている。図
7はその方法を示している。素子形成されたシリコン基
板61上にシリコン酸化膜62を形成し、必要なコンタ
クト孔(図示せず)を形成した後、この上に通常の工程
でCuを含まないAl 配線63を形成する(図7(a)
)。次いでAl 配線63上に重ねてCu膜64を形成
する(図7(b) )。そして熱処理を行って、CuをAl
配線63に拡散させて、配線層表面部にCu拡散層(反
応層)を形成する。(図7(b) )。その後未反応のCu
膜を除去したのち、フォーミングガス中で熱処理して、
Al 配線中にCuを均一に拡散させたCu含有Al 配線
66を得る(図7(c) )。
Therefore, a method has been considered in which after forming an Al wiring pattern, Cu is added to this. FIG. 7 shows the method. After a silicon oxide film 62 is formed on a silicon substrate 61 on which elements have been formed and necessary contact holes (not shown) are formed, an Al wiring 63 containing no Cu is formed thereon by a normal process (see FIG. 7 (a)
). Then, a Cu film 64 is formed on the Al wiring 63 (FIG. 7 (b)). Then, heat treatment is performed to remove Cu from Al.
A Cu diffusion layer (reaction layer) is formed on the surface of the wiring layer by diffusing it into the wiring 63. (Fig. 7 (b)). Then unreacted Cu
After removing the film, heat treatment in forming gas,
A Cu-containing Al wiring 66 in which Cu is uniformly diffused in the Al wiring is obtained (FIG. 7 (c)).

【0006】この方法によれば、Al 配線の良好な加工
性は保たれるが、新たな問題が生じる。Al 配線中のC
u濃度が配線幅に依存して変化するという現象である。
例えば図8は、400nmの厚さのAl 配線に0.5nmの
Cu膜を被着して熱処理したときのAl 配線中のCu濃
度の配線幅依存性を示している。図示のように配線幅が
減少するに従って配線中のCu濃度が増大している。こ
の現象は、Al 配線上面からのCu拡散量は配線幅に依
存して変化するのに対して、側面からのCu拡散量が配
線幅に依存せず、膜厚が一定である限り一定であるため
に生じる。つまり、配線幅が狭くなるにつれて、Al 配
線中のCu総量に対して占める側面からの拡散分の割合
が増えるためである。
According to this method, the good workability of the Al wiring is maintained, but a new problem arises. C in Al wiring
This is a phenomenon in which the u concentration changes depending on the wiring width.
For example, FIG. 8 shows the wiring width dependence of the Cu concentration in the Al wiring when a 0.5 nm Cu film is deposited on a 400 nm thick Al wiring and heat-treated. As shown in the figure, the Cu concentration in the wiring increases as the wiring width decreases. This phenomenon is such that the Cu diffusion amount from the Al wiring upper surface changes depending on the wiring width, whereas the Cu diffusion amount from the side surface does not depend on the wiring width and is constant as long as the film thickness is constant. Because of. That is, as the wiring width becomes narrower, the ratio of the diffusion amount from the side surface to the total amount of Cu in the Al wiring increases.

【0007】この現象は、集積回路中の多数のAl 配線
の幅が異なるものについて同時にCu濃度の最適化がで
きないことを意味する。より具体的に言えば、ある配線
幅についてCu濃度を最適化した時に、これより配線幅
の小さいものではCu濃度が高くなりすぎる。Cu濃度
が高くなりすぎると、Al 配線中の特に結晶粒界に、A
l 2 Cu層(θ層)が析出する。このAl 2 Cu析出層
はAl の原子流に対する大きな拡散障壁として働き、原
子流の下流ではボイドが形成されて断線の原因となる。
また粒界に析出したθ層はその後のAl の粒成長を抑制
する。このためAl の結晶粒径は、大きいものが望まれ
るにも拘らず、たかだか2〜3μm 程度にしか大きくな
らない。結晶粒径には同一の膜中でもばらつきがあるの
で、粒径1μm 以下の結晶粒も多数存在し、したがって
大きな結晶粒がつながった状態のバンブー構造の実現を
妨げる。
This phenomenon means that the Cu concentration cannot be optimized at the same time for many Al wirings having different widths in the integrated circuit. More specifically, when the Cu concentration is optimized for a certain wiring width, if the wiring width is smaller than this, the Cu concentration becomes too high. If the Cu concentration becomes too high, the A
The l 2 Cu layer (θ layer) is deposited. This Al 2 Cu precipitate layer acts as a large diffusion barrier against the atomic flow of Al, and voids are formed downstream of the atomic flow, causing disconnection.
Further, the θ layer deposited on the grain boundary suppresses the subsequent grain growth of Al. Therefore, although the crystal grain size of Al is desired to be large, the crystal grain size of Al becomes large at most about 2 to 3 μm. Since the crystal grain size varies even within the same film, there are many crystal grains with a grain size of 1 μm or less, which hinders the realization of a bamboo structure in which large crystal grains are connected.

【0008】[0008]

【発明が解決しようとする課題】以上のようにマイグレ
ーション耐性の高い配線の形成法である、Al 配線パタ
ーニング後にこれにCuを拡散させる従来の方法では、
Cu濃度が配線幅に依存し、これが配線の信頼性を低下
させるという問題があった。
As described above, in the conventional method of forming Cu having high migration resistance and diffusing Cu in the wiring after Al wiring patterning,
There is a problem that the Cu concentration depends on the wiring width, which lowers the reliability of the wiring.

【0009】本発明はこの様な事情を考慮してなされた
もので、金属配線への異種金属の拡散量を配線幅によら
ず一定としてその濃度の最適化して金属配線の信頼性向
上を図った半導体装置の製造方法を提供することを目的
とする。
The present invention has been made in consideration of such circumstances, and the diffusion amount of the dissimilar metal into the metal wiring is made constant regardless of the wiring width, and the concentration thereof is optimized to improve the reliability of the metal wiring. Another object of the present invention is to provide a method for manufacturing a semiconductor device.

【0010】[0010]

【課題を解決するための手段】本発明は、素子形成され
た半導体基板上に、側壁に選択的に拡散障壁膜が形成さ
れた状態で第1の金属膜による配線パターンを形成し、
その後第1の金属膜とは異種の第2の金属膜を形成し、
熱処理を行って第1の金属膜の上面でのみ第2の金属膜
と反応させるようにしたことを特徴とする。第1の金属
膜による配線パターンの形成工程とその側壁の拡散障壁
層の形成工程とは、いずれが先であっても良い。
According to the present invention, a wiring pattern made of a first metal film is formed on a semiconductor substrate on which an element is formed, with a diffusion barrier film selectively formed on a side wall,
After that, a second metal film different from the first metal film is formed,
It is characterized in that heat treatment is performed so that only the upper surface of the first metal film reacts with the second metal film. Either the step of forming the wiring pattern using the first metal film or the step of forming the diffusion barrier layer on the side wall thereof may be performed first.

【0011】[0011]

【作用】本発明によると、第1の金属膜配線に対してそ
の上面からのみ第2の金属を拡散させるから、配線中の
第2の金属の拡散濃度は配線幅によらず一定になる。従
って素子チップ上の全ての配線について第2の金属の濃
度を最適化することができ、信頼性の高い金属配線を得
ることができる。
According to the present invention, the second metal is diffused from the upper surface of the first metal film wiring only, so that the diffusion concentration of the second metal in the wiring is constant regardless of the wiring width. Therefore, the concentration of the second metal can be optimized for all the wirings on the element chip, and a highly reliable metal wiring can be obtained.

【0012】[0012]

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は、本発明の第1の実施例に係る半導
体装置の金属配線形成工程である。シリコン基板1には
所望の素子が形成され、その表面はシリコン酸化膜2で
覆われている。シリコン酸化膜2には必要なコンタクト
孔(図示せず)が形成された後、Al 配線3が形成され
る(図1(a) )。Al 配線3の形成工程は、周知の方
法、例えばスパッタによる膜形成と、フォトリソグラフ
ィよるパターニングによる。Al 配線3の膜厚は例えば
400nmとする。こうしてAl 配線3が形成された後、
拡散炉を用いてフォーミングガス中で450℃,15分
の熱処理が行われる。これにより、Al の粒径が成長す
る。
FIG. 1 shows a metal wiring forming process of a semiconductor device according to a first embodiment of the present invention. A desired element is formed on the silicon substrate 1, and the surface thereof is covered with the silicon oxide film 2. After a necessary contact hole (not shown) is formed in the silicon oxide film 2, an Al wiring 3 is formed (FIG. 1 (a)). The Al wiring 3 is formed by a known method such as film formation by sputtering and patterning by photolithography. The film thickness of the Al wiring 3 is, eg, 400 nm. After the Al wiring 3 is formed in this way,
Heat treatment is performed in a forming gas at 450 ° C. for 15 minutes using a diffusion furnace. As a result, the grain size of Al grows.

【0014】その後、TiN膜4が例えば50nm程度形
成される(図1(b) )。このTiN膜4はその後反応性
イオンエッチング(RIE)によりエッチングされ、A
l 配線3の側壁のみに残される(図1(c) )。このTi
N膜4は、次のAl 配線にCuを拡散する工程で拡散障
壁層として用いられるものである。
Thereafter, a TiN film 4 is formed with a thickness of, for example, about 50 nm (FIG. 1 (b)). The TiN film 4 is then etched by reactive ion etching (RIE),
l It is left only on the side wall of the wiring 3 (Fig. 1 (c)). This Ti
The N film 4 is used as a diffusion barrier layer in the subsequent step of diffusing Cu into the Al wiring.

【0015】そしてAl 配線3の表面に形成されている
自然酸化膜が逆スパッタ法により除去され、その後例え
ば0.5nmのCu膜5がスパッタ法で形成される(図1
(d))。Cu膜5が形成された状態で拡散炉によりAr
ガス中で250℃で15分の熱処理が行われ、これによ
りAl 配線3の表面部にAl とCuの反応層(Cu拡散
層)6が形成される(図1(e) )。Al 配線3の側面は
TiN膜4により保護されて、Cuとの反応は生じな
い。
Then, the natural oxide film formed on the surface of the Al wiring 3 is removed by the reverse sputtering method, and then the Cu film 5 of 0.5 nm, for example, is formed by the sputtering method (FIG. 1).
(d)). Ar in a diffusion furnace with the Cu film 5 formed
A heat treatment is carried out in gas at 250 ° C. for 15 minutes, whereby a reaction layer (Cu diffusion layer) 6 of Al and Cu is formed on the surface of the Al wiring 3 (FIG. 1 (e)). The side surface of the Al wiring 3 is protected by the TiN film 4 so that it does not react with Cu.

【0016】その後基板を硝酸に浸漬することにより、
未反応のCu膜が除去される。最後に拡散炉でフォーミ
ングガス中で400℃,15分の熱処理が行われ、Cu
が全体に拡散されたAl 配線7が得られる(図1(f)
)。
After that, the substrate is dipped in nitric acid,
The unreacted Cu film is removed. Finally, heat treatment at 400 ° C. for 15 minutes is performed in a forming gas in a diffusion furnace to remove Cu.
Al wiring 7 is obtained in which all are diffused (Fig. 1 (f)
).

【0017】以上のようにしてこの実施例では、パター
ニングされたAl 配線に対してその上面からのみCu拡
散が行われる。したがって配線幅によらずAl 配線中の
Cu濃度は一定となるから、信頼性の高いCu含有Al
配線が得られる。
As described above, in this embodiment, Cu diffusion is performed only on the upper surface of the patterned Al wiring. Therefore, the Cu concentration in the Al wiring is constant regardless of the wiring width.
Wiring is obtained.

【0018】図2は、本発明の第2の実施例に係る半導
体装置の金属配線形成工程である。第1の実施例と対応
する部分には第1の実施例と同一符号を付してある。シ
リコン基板1には所望の素子が形成され、その表面はシ
リコン酸化膜2で覆われている。シリコン酸化膜2には
必要なコンタクト孔が形成された後、Ti/TiN積層
膜8がスパッタ法で形成される。この積層膜8は例え
ば、Ti膜30nmとTiN膜80nmの積層構造とする。
この積層膜8は、この上にCu膜が形成された時にその
後の熱工程でCuが酸化膜2を通して基板1に拡散され
るのを防止する働きをする。このTi/TiN積層膜8
上にAl 配線3が形成される(図2(a) )。Al 配線3
の膜厚は例えば400nmとする。
FIG. 2 shows a metal wiring forming process for a semiconductor device according to the second embodiment of the present invention. The parts corresponding to those in the first embodiment are designated by the same reference numerals as those in the first embodiment. A desired element is formed on the silicon substrate 1, and the surface thereof is covered with the silicon oxide film 2. After the necessary contact holes are formed in the silicon oxide film 2, the Ti / TiN laminated film 8 is formed by the sputtering method. The laminated film 8 has, for example, a laminated structure of a Ti film 30 nm and a TiN film 80 nm.
The laminated film 8 has a function of preventing Cu from diffusing into the substrate 1 through the oxide film 2 in the subsequent thermal process when the Cu film is formed on the laminated film 8. This Ti / TiN laminated film 8
An Al wiring 3 is formed on the Al wiring 3 (FIG. 2 (a)). Al wiring 3
The film thickness is 400 nm, for example.

【0019】その後、Al 配線3への拡散障壁層として
用いられるTiN膜4が例えば50nm程度形成される
(図2(b) )。このTiN膜4は反応性イオンエッチン
グ(RIE)によりエッチングされ、Al 配線3の側壁
のみに残される(図2(c) )。
Thereafter, a TiN film 4 used as a diffusion barrier layer for the Al wiring 3 is formed with a thickness of, for example, about 50 nm (FIG. 2 (b)). The TiN film 4 is etched by reactive ion etching (RIE) and left only on the side wall of the Al wiring 3 (FIG. 2 (c)).

【0020】そしてAl 配線3の表面に形成されている
自然酸化膜が逆スパッタ法により除去され、その後例え
ば0.5nmのCu膜5がスパッタ法で形成される(図2
(d))。Cu膜5が形成された状態でArガス中で20
0℃で3分の熱処理が行われ、これによりAl 配線3の
表面部にAlとCuの反応層6が形成される(図2(e)
)。Al 配線3の側面はTiN膜4により保護され
て、Cuとの反応は生じない。
Then, the natural oxide film formed on the surface of the Al wiring 3 is removed by the reverse sputtering method, and then the Cu film 5 of, for example, 0.5 nm is formed by the sputtering method (FIG. 2).
(d)). 20 in Ar gas with Cu film 5 formed
A heat treatment is performed for 3 minutes at 0 ° C., whereby a reaction layer 6 of Al and Cu is formed on the surface of the Al wiring 3 (FIG. 2 (e)).
). The side surface of the Al wiring 3 is protected by the TiN film 4 so that it does not react with Cu.

【0021】その後基板を硝酸に浸漬することにより、
未反応のCu膜が除去される。さらにRIEにより、配
線部以外の領域にあるTi/TiN積層膜8が除去され
る。最後にフォーミングガス中で400℃,15分の熱
処理が行われ、Cuが全体に拡散されたAl 配線7が得
られる(図2(f) )。この実施例によっても先の実施例
と同様の効果が得られる。
Then, the substrate is dipped in nitric acid,
The unreacted Cu film is removed. Further, the Ti / TiN laminated film 8 in the area other than the wiring portion is removed by RIE. Finally, heat treatment is performed at 400 ° C. for 15 minutes in the forming gas to obtain an Al wiring 7 in which Cu is diffused throughout (FIG. 2 (f)). Also in this embodiment, the same effect as the previous embodiment can be obtained.

【0022】図3は、本発明の第3の実施例に係る半導
体装置の金属配線形成工程である。この実施例は第2の
実施例を僅かに変形した実施例である。シリコン基板1
には所望の素子が形成され、その表面はシリコン酸化膜
2で覆われている。シリコン酸化膜2には必要なコンタ
クト孔が形成された後、第2の実施例と同様にTi/T
iN積層膜8がスパッタ法で形成される。このTi/T
iN積層膜8上にAl配線3が形成される(図3(a)
)。Al 配線3の膜厚は例えば400nmとする。
FIG. 3 shows a metal wiring forming process for a semiconductor device according to a third embodiment of the present invention. This embodiment is a slightly modified embodiment of the second embodiment. Silicon substrate 1
A desired element is formed on the substrate, and the surface thereof is covered with the silicon oxide film 2. After the necessary contact holes are formed in the silicon oxide film 2, Ti / T is formed as in the second embodiment.
The iN laminated film 8 is formed by the sputtering method. This Ti / T
The Al wiring 3 is formed on the iN laminated film 8 (FIG. 3A).
). The film thickness of the Al wiring 3 is, eg, 400 nm.

【0023】その後、拡散障壁層として用いられるTi
N膜4が例えば50nm程度形成される(図3(b) )。こ
のTiN膜4は反応性イオンエッチング(RIE)によ
りエッチングされ、Al 配線3の側壁のみに残される
(図3(c) )。
After that, Ti used as a diffusion barrier layer
The N film 4 is formed with a thickness of, for example, about 50 nm (FIG. 3 (b)). This TiN film 4 is etched by reactive ion etching (RIE) and left only on the side wall of the Al wiring 3 (FIG. 3 (c)).

【0024】そしてAl 配線3の表面に形成されている
自然酸化膜が逆スパッタ法により除去され、その後例え
ば1nmのCu膜5がスパッタ法で形成される(図3(d)
)。Cu膜5が形成された状態でArガス中で100
℃で10分の熱処理が行われ、これによりAl 配線3の
表面部にAlとCuの反応層6が形成される(図3
(e))。Al 配線3の側面はTiN膜4により保護され
て、Cuとの反応は生じない。
Then, the natural oxide film formed on the surface of the Al wiring 3 is removed by the reverse sputtering method, and then the Cu film 5 of 1 nm, for example, is formed by the sputtering method (FIG. 3 (d)).
). 100 in Ar gas with Cu film 5 formed
A heat treatment is performed at 10 ° C. for 10 minutes, whereby a reaction layer 6 of Al and Cu is formed on the surface of the Al wiring 3 (FIG. 3).
(e)). The side surface of the Al wiring 3 is protected by the TiN film 4 so that it does not react with Cu.

【0025】その後基板を硝酸に浸漬することにより、
未反応のCu膜が除去される。さらにケミカルドライエ
ッチング(CDE)により、配線部以外の領域にあるT
i/TiN積層膜8および配線側壁部のTiN膜4が除
去される。最後にフォーミングガス中で400℃,15
分の熱処理が行われ、Cuが全体に拡散されたAl 配線
7が得られる(図2(f) )。この実施例によっても先の
実施例と同様の効果が得られる。
Then, the substrate is dipped in nitric acid,
The unreacted Cu film is removed. Furthermore, by chemical dry etching (CDE), the T
The i / TiN laminated film 8 and the TiN film 4 on the side wall of the wiring are removed. Finally, in forming gas, 400 ℃, 15
The heat treatment is performed for a minute to obtain an Al wiring 7 in which Cu is diffused throughout (FIG. 2 (f)). Also in this embodiment, the same effect as the previous embodiment can be obtained.

【0026】図4は、本発明の第4の実施例に係る半導
体装置の金属配線形成工程である。シリコン基板1には
所望の素子が形成され、その表面はシリコン酸化膜2で
覆われている。シリコン酸化膜2には必要なコンタクト
孔が形成された後、Al 配線3が形成される(図4(a)
)。Al 配線3の膜厚は例えば400nmとする。こう
してAl 配線3が形成された後、フォーミングガス中で
450℃,15分の熱処理が行われる。これにより、A
l の粒径が成長する。
FIG. 4 shows a metal wiring forming process for a semiconductor device according to a fourth embodiment of the present invention. A desired element is formed on the silicon substrate 1, and the surface thereof is covered with the silicon oxide film 2. After the necessary contact holes are formed in the silicon oxide film 2, Al wiring 3 is formed (FIG. 4 (a)).
). The film thickness of the Al wiring 3 is, eg, 400 nm. After the Al wiring 3 is formed in this manner, heat treatment is performed in forming gas at 450 ° C. for 15 minutes. This gives A
l grain size grows.

【0027】その後陽極酸化法によって、Al 配線3の
表面に厚さ10nm程度のAl 2 3膜10が形成される
(図4(b) )。Al 2 3 膜10は通常のRIEにより
異方性エッチングされ、Al 配線3の側壁のみに残され
る(図4(c) )。
Thereafter, an Al 2 O 3 film 10 having a thickness of about 10 nm is formed on the surface of the Al wiring 3 by the anodic oxidation method (FIG. 4 (b)). The Al 2 O 3 film 10 is anisotropically etched by ordinary RIE and left only on the side wall of the Al wiring 3 (FIG. 4 (c)).

【0028】そしてAl 配線3の表面に形成されている
自然酸化膜が逆スパッタ法により除去され、その後例え
ば0.5nmのCu膜5がスパッタ法で形成される(図4
(d))。Cu膜5が形成された状態でArガス中で25
0℃で10分の熱処理が行われ、これにより、Al 配線
3の表面部にAl とCuの反応層6が形成される(図4
(e) )。
Then, the natural oxide film formed on the surface of the Al wiring 3 is removed by the reverse sputtering method, and then the Cu film 5 of, for example, 0.5 nm is formed by the sputtering method (FIG. 4).
(d)). 25 in Ar gas with Cu film 5 formed
A heat treatment is performed at 0 ° C. for 10 minutes, whereby a reaction layer 6 of Al and Cu is formed on the surface of the Al wiring 3 (FIG. 4).
(e)).

【0029】その後基板を硝酸に浸漬することにより、
未反応のCu膜が除去される。最後にフォーミングガス
中で400℃,15分の熱処理が行われ、Cuが全体に
拡散されたAl 配線7が得られる(図4(f) )。この実
施例によっても先の実施例と同様の効果が得られる。
After that, by immersing the substrate in nitric acid,
The unreacted Cu film is removed. Finally, heat treatment is performed at 400 ° C. for 15 minutes in the forming gas to obtain an Al wiring 7 in which Cu is diffused throughout (FIG. 4 (f)). Also in this embodiment, the same effect as the previous embodiment can be obtained.

【0030】図5は、本発明の第5の実施例の金属配線
形成工程である。ここまでの実施例では、Al 配線の形
成後にその側壁に拡散障壁層が形成されたのに対して、
この実施例では拡散障壁層がAl 配線層形成の前に形成
される。
FIG. 5 shows a metal wiring forming process according to the fifth embodiment of the present invention. In the examples so far, the diffusion barrier layer was formed on the side wall of the Al wiring after the Al wiring was formed.
In this embodiment, the diffusion barrier layer is formed before forming the Al wiring layer.

【0031】シリコン基板1には所望の素子が形成さ
れ、その表面はシリコン酸化膜2で覆われている。シリ
コン酸化膜2には必要なコンタクト孔が形成され、これ
とは別に配線領域に沿ってシリコン酸化膜2には配線幅
より僅かに幅が広い溝11が形成される(図5(a) )。
溝11の深さは例えば40nmとする。その後、Ti/T
iN積層膜12がスパッタ法により形成され、さらにA
l 膜30 がスパッタ法により形成される(図5(b) )。
Ti/TiN積層膜12は例えば、Ti膜20nmとTi
N膜60nmの積層構造とし、Al 膜30 は例えば400
nmとする。
A desired element is formed on the silicon substrate 1, and the surface thereof is covered with the silicon oxide film 2. Necessary contact holes are formed in the silicon oxide film 2, and apart from this, a trench 11 slightly wider than the wiring width is formed in the silicon oxide film 2 along the wiring region (FIG. 5 (a)). ..
The depth of the groove 11 is 40 nm, for example. Then Ti / T
The iN laminated film 12 is formed by the sputtering method.
The l film 30 is formed by the sputtering method (FIG. 5 (b)).
The Ti / TiN laminated film 12 is formed of, for example, a Ti film of 20 nm and Ti.
The N film has a laminated structure of 60 nm, and the Al film 30 is, for example, 400
nm.

【0032】その後、600℃,30分の熱処理によっ
てAl 膜3が流動化され、平坦化される。そしてエッチ
バックによって溝外部にあるAl 膜30 が除去され、こ
れによりAl 配線3が溝11にのみ埋め込まれた状態で
パターン形成される。(図5(c) )。
Thereafter, the Al film 3 is fluidized and flattened by heat treatment at 600 ° C. for 30 minutes. Then, the Al film 30 outside the groove is removed by etching back, whereby the Al wiring 3 is patterned only in the groove 11. (Fig. 5 (c)).

【0033】そしてAl 配線3の表面に形成されている
自然酸化膜が逆スパッタ法により除去され、その後例え
ば1nmのCu膜5がスパッタ法で形成される(図5(d)
)。Cu膜5が形成された状態でArガス中で200
℃で3分の熱処理が行われ、これによりAl 配線3の表
面部にAl とCuの反応層6が形成される(図5(e)
)。
Then, the natural oxide film formed on the surface of the Al wiring 3 is removed by the reverse sputtering method, and then the Cu film 5 of 1 nm, for example, is formed by the sputtering method (FIG. 5 (d)).
). 200 in Ar gas with Cu film 5 formed
A heat treatment is carried out at 3 ° C. for 3 minutes to form a reaction layer 6 of Al and Cu on the surface of the Al wiring 3 (FIG. 5 (e)).
).

【0034】その後基板を硝酸に浸漬することにより、
未反応のCu膜が除去される。さらにケミカルドライエ
ッチング(CDE)により、配線部以外の領域にあるT
i/TiN積層膜8が除去される。最後にフォーミング
ガス中で400℃,15分の熱処理が行われ、Cuが全
体に拡散されたAl 配線7が得られる(図5(f) )。こ
の実施例では、Al 配線3の形成前に形成されるTi /
Ti N積層膜12が、Al 配線3の側壁からのCu拡散
に対して障壁層として働く。
Then, the substrate is dipped in nitric acid,
The unreacted Cu film is removed. Furthermore, by chemical dry etching (CDE), the T
The i / TiN laminated film 8 is removed. Finally, heat treatment is performed at 400 ° C. for 15 minutes in the forming gas to obtain an Al wiring 7 in which Cu is diffused throughout (FIG. 5 (f)). In this embodiment, Ti / formed before the Al wiring 3 is formed
The TiN laminated film 12 acts as a barrier layer against Cu diffusion from the side wall of the Al wiring 3.

【0035】図6は、本発明の第6の実施例の金属配線
形成工程である。この実施例は、図5の実施例における
Ti /Ti N積層膜12を省略したもので、それ以外は
図5の実施例と変わらない。すなわちこの実施例では、
シリコン酸化膜2のみがAl配線3に対する拡散障壁層
としても用いられている。Cuのシリコン酸化膜2を通
しての基板1への拡散が素子特性に影響する程に大きく
なければ、この実施例でも先の実施例と同様の効果が得
られる。
FIG. 6 shows a metal wiring forming process according to the sixth embodiment of the present invention. This embodiment is the same as the embodiment of FIG. 5 except that the Ti / Ti N laminated film 12 in the embodiment of FIG. 5 is omitted. That is, in this embodiment,
Only the silicon oxide film 2 is also used as a diffusion barrier layer for the Al wiring 3. If the diffusion of Cu into the substrate 1 through the silicon oxide film 2 is not so large as to affect the device characteristics, this embodiment can also obtain the same effect as the previous embodiment.

【0036】本発明は上記実施例に限られるものではな
い。例えば実施例では、配線材料である第1の金属膜材
料としてAl 、これに拡散させる第2の金属膜材料とし
てCuを用いたが、第1の金属膜材料として、Al の他
にAl 合金,Cu,β−Ti,Au,Ag等が用いら
れ、第2の金属膜材料としてCuの他にCr,Ti,Z
r等が用いられ、これらを適宜組み合わせることができ
る。障壁拡散層としても、実施例で説明したTiN,A
l 2 3 ,SiO2 の他、SiN等を用いることができ
る。膜形成法としては、スパッタ法,CVD法の他に、
クラスターイオンビーム法,MBE法等が用いられる。
熱処理法は、拡散炉による加熱の他、ランプ加熱,レー
ザアニール,電子ビームアニール等が使用可能である。
その他本発明はその趣旨を逸脱しない範囲で種々変形し
て実施することができる。
The present invention is not limited to the above embodiment. For example, in the embodiment, Al is used as the first metal film material which is the wiring material and Cu is used as the second metal film material to be diffused therein. However, Al is used as the first metal film material in addition to Al alloy, Cu, β-Ti, Au, Ag, etc. are used, and as the second metal film material, in addition to Cu, Cr, Ti, Z
r and the like are used, and these can be appropriately combined. Also as the barrier diffusion layer, TiN, A described in the embodiment is used.
In addition to l 2 O 3 and SiO 2 , SiN or the like can be used. As the film forming method, in addition to the sputtering method and the CVD method,
The cluster ion beam method, MBE method or the like is used.
As the heat treatment method, besides heating by a diffusion furnace, lamp heating, laser annealing, electron beam annealing and the like can be used.
Others The present invention can be variously modified and implemented without departing from the spirit thereof.

【0037】[0037]

【発明の効果】以上述べたように本発明によれば、金属
配線への異種金属の拡散量を配線幅によらず一定として
その濃度を最適化して、金属配線の信頼性向上を図った
半導体装置を得ることができる。
As described above, according to the present invention, the diffusion amount of a dissimilar metal into a metal wiring is made constant regardless of the wiring width and the concentration is optimized to improve the reliability of the metal wiring. The device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係る半導体装置の配線
形成工程を示す図。
FIG. 1 is a diagram showing a wiring forming process of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施例に係る半導体装置の配線
形成工程を示す図。
FIG. 2 is a diagram showing a wiring forming process of a semiconductor device according to a second embodiment of the present invention.

【図3】本発明の第3の実施例に係る半導体装置の配線
形成工程を示す図。
FIG. 3 is a diagram showing a wiring forming process of a semiconductor device according to a third embodiment of the present invention.

【図4】本発明の第4の実施例に係る半導体装置の配線
形成工程を示す図。
FIG. 4 is a diagram showing a wiring forming process of a semiconductor device according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施例に係る半導体装置の配線
形成工程を示す図。
FIG. 5 is a diagram showing a wiring forming process of a semiconductor device according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施例に係る半導体装置の配線
形成工程を示す図。
FIG. 6 is a diagram showing a wiring forming process of a semiconductor device according to a sixth embodiment of the present invention.

【図7】従来法による配線形成工程を示す図。FIG. 7 is a diagram showing a wiring forming process by a conventional method.

【図8】従来法によるCu含有Al 配線のCu濃度の配
線幅依存性を示す図。
FIG. 8 is a diagram showing the wiring width dependency of the Cu concentration of the Cu-containing Al wiring by the conventional method.

【符号の説明】 1…シリコン基板、 2…シリコン酸化膜、 3…Al 配線、 4…TiN膜(拡散障壁層)、 5…Cu膜、 6…反応層、 7…Cu含有Al 配線、 8…Ti/TiN積層膜、 10…Al 2 3 膜(拡散障壁層)、 11…溝、 12…Ti/TiN膜(拡散障壁層)。[Description of Reference Signs] 1 ... Silicon substrate, 2 ... Silicon oxide film, 3 ... Al wiring, 4 ... TiN film (diffusion barrier layer), 5 ... Cu film, 6 ... Reaction layer, 7 ... Cu-containing Al wiring, 8 ... Ti / TiN laminated film, 10 ... Al 2 O 3 film (diffusion barrier layer), 11 ... Groove, 12 ... Ti / TiN film (diffusion barrier layer).

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】素子形成された半導体基板上に第1の金属
膜により配線をパターン形成する工程と、 前記配線の側壁に選択的に拡散障壁膜を形成する工程
と、 前記拡散障壁層が形成された配線の表面に第1の金属膜
とは異種の第2の金属膜を形成し、熱処理を行って第1
の金属膜と第2の金属膜を反応させる工程とを有するこ
とを特徴とする半導体装置の製造方法。
1. A step of patterning a wiring by a first metal film on a semiconductor substrate on which an element is formed, a step of selectively forming a diffusion barrier film on a sidewall of the wiring, and a step of forming the diffusion barrier layer. A second metal film different from the first metal film is formed on the surface of the formed wiring, and heat treatment is performed to form a first metal film.
And a step of reacting the second metal film with the second metal film.
JP29312991A 1991-11-08 1991-11-08 Manufacture of semiconductor device Pending JPH05136137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29312991A JPH05136137A (en) 1991-11-08 1991-11-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29312991A JPH05136137A (en) 1991-11-08 1991-11-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05136137A true JPH05136137A (en) 1993-06-01

Family

ID=17790797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29312991A Pending JPH05136137A (en) 1991-11-08 1991-11-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05136137A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208000B1 (en) 1998-05-08 2001-03-27 Kabushiki Kaisha Toshiba Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon
US6403462B1 (en) 1998-05-29 2002-06-11 Kabushiki Kaisha Toshiba Method for manufacturing high reliability interconnection having diffusion barrier layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208000B1 (en) 1998-05-08 2001-03-27 Kabushiki Kaisha Toshiba Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon
US6403462B1 (en) 1998-05-29 2002-06-11 Kabushiki Kaisha Toshiba Method for manufacturing high reliability interconnection having diffusion barrier layer
US6552434B2 (en) 1998-05-29 2003-04-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2915828B2 (en) Semiconductor wiring structure and method of manufacturing the same
JPS616822A (en) Method and structure for inhibiting external diffusion of dopant
US5464500A (en) Method for taper etching metal
JPS61142739A (en) Manufacture of semiconductor device
JPH0547760A (en) Semiconductor integrated circuit device and its manufacture and sputtering target for the manufacture
JPH05102155A (en) Copper wiring structure and its manufacture
US5953628A (en) Method for forming wiring for a semiconductor device
US4745089A (en) Self-aligned barrier metal and oxidation mask method
JPH0658946B2 (en) Method of manufacturing thin film resistor
JPS62113421A (en) Manufacture of semiconductor device
JPH05136137A (en) Manufacture of semiconductor device
JPS59175726A (en) Manufacture of semiconductor device
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JP3283965B2 (en) Semiconductor device and manufacturing method thereof
JP2598780B2 (en) Semiconductor device and manufacturing method thereof
JPS633436A (en) Manufacture of semiconductor device
JP3407500B2 (en) Method for manufacturing semiconductor device
JPS59210653A (en) Manufacture of semiconductor device
JPH1084084A (en) Semiconductor device and method of manufacturing semiconductor device
JPH02271631A (en) Manufacture of semiconductor device
JPH05326518A (en) Semiconductor device, peripheral wiring and their manufacture
JPH06310510A (en) Semiconductor device and its manufacturing method
JPS59189657A (en) Manufacture of semiconductor device
JPS62291146A (en) Manufacture of semiconductor device
JP2764933B2 (en) Semiconductor device and manufacturing method thereof