JPH05134946A - Automatic check system - Google Patents

Automatic check system

Info

Publication number
JPH05134946A
JPH05134946A JP3296118A JP29611891A JPH05134946A JP H05134946 A JPH05134946 A JP H05134946A JP 3296118 A JP3296118 A JP 3296118A JP 29611891 A JP29611891 A JP 29611891A JP H05134946 A JPH05134946 A JP H05134946A
Authority
JP
Japan
Prior art keywords
automatic inspection
computer
data
devices
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3296118A
Other languages
Japanese (ja)
Other versions
JP3357952B2 (en
Inventor
Shinji Sato
慎二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP29611891A priority Critical patent/JP3357952B2/en
Publication of JPH05134946A publication Critical patent/JPH05134946A/en
Application granted granted Critical
Publication of JP3357952B2 publication Critical patent/JP3357952B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE:To provide an automatic check system of a large scale even with such a computer like 8 personal computer that has e comparatively small memory capacity. CONSTITUTION:The automatic check devices 121-12N are connected to a computer 11 for execution of the automatic check of data. In this case, the memory areas of the computer 11 are not assigned to the devices 121-12N respectively but a common memory area is assigned to these devices. In this respect, each of devices 121-12N has its own exclusive ID. Then only the automatic check device 12 that has an ID coincident with the data received from the computer 11 can perform the transfer of data with the computer 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はパーソナルコンピュータ
等のコンピュータを使用した自動検査システムに係わ
り、特にコンピュータのメモリ領域の使用に工夫を行っ
た自動検査システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic inspection system using a computer such as a personal computer, and more particularly to an automatic inspection system devised to use a memory area of the computer.

【0002】[0002]

【従来の技術】自動検査装置をパーソナルコンピュータ
等のコンピュータと連結した自動検査システムが各種の
自動検査のために使用されている。このような自動検査
システムでは、複数の自動検査装置をコンピュータに接
続する場合、コンピュータのメモリ領域上のアドレスお
よびデータを各自動検査装置の入出力ポートにそれぞれ
割り当てて検査を実行するようになっていた。
2. Description of the Related Art An automatic inspection system in which an automatic inspection device is connected to a computer such as a personal computer is used for various automatic inspections. In such an automatic inspection system, when a plurality of automatic inspection devices are connected to a computer, the addresses and data in the memory area of the computer are assigned to the input / output ports of each automatic inspection device to execute the inspection. It was

【0003】[0003]

【発明が解決しようとする課題】このように従来では、
コンピュータのメモリ領域上のアドレスおよびデータを
各自動検査装置の入出力ポートに単純に割り当てていた
ため、コンピュータからの制御バスに複数の自動検査装
置を接続した場合、あるいは厖大な入出力制御ポートを
持った自動検査システムを構築しようとする場合には、
コンピュータに大容量のメモリが要求されることになっ
た。このため、パーソナルコンピュータのように比較的
メモリ容量の少ないコンピュータでは、大規模な自動検
査システムを構築するのが不可能であった。
As described above, in the prior art,
Since the addresses and data in the memory area of the computer were simply assigned to the input / output ports of each automatic inspection device, when multiple automatic inspection devices were connected to the control bus from the computer, or with a huge input / output control port. If you are going to build an automated inspection system,
Computers are now required to have a large amount of memory. Therefore, it has been impossible to construct a large-scale automatic inspection system using a computer having a relatively small memory capacity such as a personal computer.

【0004】そこで本発明の目的は、パーソナルコンピ
ュータようにメモリ容量が比較的小量のコンピュータで
あっても、大規模なシステムを構築することができるよ
うにした自動検査システムを提供することにある。
Therefore, an object of the present invention is to provide an automatic inspection system capable of constructing a large-scale system even with a computer having a relatively small memory capacity such as a personal computer. ..

【0005】[0005]

【課題を解決するための手段】請求項1記載の発明で
は、(イ)データ処理のための所定のメモリ領域を備え
たパーソナルコンピュータ等のコンピュータと、(ロ)
このコンピュータと接続され、このコンピュータから所
定のアドレス情報が送られてきたときに送られてきたデ
ータと自己の装置に予め設定しておいた固有のデータと
の比較を行う比較手段と、この比較手段によってデータ
が一致した場合には次にこの比較手段が不一致を検出す
るまでの間、このコンピュータの前記メモリ領域を専有
して自動検査を行うようにした複数の自動検査装置とを
自動検査システムに具備させる。
According to a first aspect of the present invention, (a) a computer such as a personal computer having a predetermined memory area for data processing, and (b)
This comparison means, which is connected to this computer and compares the data sent when the predetermined address information is sent from this computer with the unique data preset in its own device, When the data are matched by the means, a plurality of automatic inspection devices are arranged so as to perform the automatic inspection by occupying the memory area of the computer until the comparison means detects the mismatch. Prepare for.

【0006】すなわち請求項1記載の発明では、コンピ
ュータの所定のメモリ領域を複数の自動検査装置が時分
割で使用するようにし、どの自動検査装置がこれを使用
するかをアドレス情報とデータの双方を組み合わせるこ
とで実現している。
That is, according to the first aspect of the present invention, a predetermined memory area of the computer is used by a plurality of automatic inspection devices in a time-division manner, and which automatic inspection device uses the address information and data. It is realized by combining.

【0007】請求項2記載の発明では、コンピュータの
バスに複数の自動検査装置が共通して接続されるように
し、接続の便宜を図っている。
According to the second aspect of the invention, a plurality of automatic inspection devices are commonly connected to the bus of the computer for the convenience of connection.

【0008】[0008]

【実施例】以下実施例につき本発明を詳細に説明する。EXAMPLES The present invention will be described in detail below with reference to examples.

【0009】図2は、本発明の一実施例における自動検
査システムの構成の概要を表わしたものである。このシ
ステムの制御を行うためのパーソナルコンピュータ11
には、これと自動検査装置12を接続する際のインタフ
ェースをとるためのインタフェースパネル13が組み込
まれるようになっている。インタフェースパネル13
は、アドレス、データおよびリード・ライト信号等の各
種信号のバッファ機能を有する。このインタフェースパ
ネル13は、バスケーブル14を介して自動検査装置1
2のそれぞれのコネクタと接続されている。自動検査装
置12には測定用プローブ15が付属しており、その端
部が自動検査のターゲットとなる被検査物16に接続さ
れている。
FIG. 2 shows the outline of the configuration of the automatic inspection system in one embodiment of the present invention. Personal computer 11 for controlling this system
An interface panel 13 for incorporating an interface when the automatic inspection device 12 and the automatic inspection device 12 are connected to each other is incorporated in the device. Interface panel 13
Has a buffer function for various signals such as address, data and read / write signals. The interface panel 13 is connected to the automatic inspection device 1 via the bus cable 14.
It is connected to each of the two connectors. A measurement probe 15 is attached to the automatic inspection device 12, and an end portion of the measurement probe 15 is connected to an inspection object 16 which is a target of the automatic inspection.

【0010】なお、この図ではパーソナルコンピュータ
11に自動検査装置12が1台接続された場合を示して
いるが、実際のシステムではバスケーブル14を介して
複数の自動検査装置16を接続することが可能である。
Although this figure shows the case where one automatic inspection device 12 is connected to the personal computer 11, a plurality of automatic inspection devices 16 can be connected via the bus cable 14 in an actual system. It is possible.

【0011】図1は、自動検査装置を複数接続した自動
検査システムの回路構成の概要を表わしたものである。
パーソナルコンピュータ11内のCPU(中央処理装
置)21はデータバス等のCPUバス22を介して各種
の回路装置と接続されている。このうちRAM23は各
種データを一時的に格納するための作業用メモリとして
のランダム・アクセス・メモリである。ROM24は固
定的なデータや所定のプログラムを格納したリード・オ
ンリ・メモリである。テキストおよびグラフィックI/
O25は、図示しないコネクタを介して図示しないCR
Tを接続するための入出力ポートである。CRTは検査
の進行や結果を表示するために使用される。ハードディ
スクおよびフロッピィディスク用コントローラ26は、
図示しないコネクタを介して同じく図示しないハードデ
ィスクやフロッピィディスクを接続するためのコントロ
ーラである。ハードディスクまたはフロッピィディスク
には、この自動検査システムを制御するためのプログラ
ムその他のデータが格納されている。通信用I/Oに
は、図示しないコネクタを介して同じく図示しないプリ
ンタが接続され、検査結果の印字が行われるようになっ
ている。
FIG. 1 shows a schematic circuit configuration of an automatic inspection system in which a plurality of automatic inspection devices are connected.
A CPU (central processing unit) 21 in the personal computer 11 is connected to various circuit devices via a CPU bus 22 such as a data bus. Of these, the RAM 23 is a random access memory as a working memory for temporarily storing various data. The ROM 24 is a read only memory that stores fixed data and a predetermined program. Text and Graphic I /
O25 is a CR (not shown) via a connector (not shown)
Input / output port for connecting T. The CRT is used to display the progress and results of the examination. The hard disk and floppy disk controller 26 is
The controller is also used to connect a hard disk or floppy disk (not shown) via a connector (not shown). The hard disk or floppy disk stores programs and other data for controlling the automatic inspection system. A printer (not shown) is also connected to the communication I / O via a connector (not shown), and the inspection result is printed.

【0012】CPUバス22には、図2に示したインタ
フェースパネル13からなるバッファ回路28も接続さ
れている。バッファ回路28はCPUバス22の延長の
ための回路であり、ここには図2に示したバスケーブル
14からなる延長バス29が接続されている。延長バス
29には、N台(Nは正の整数)の自動検査装置12 1
〜12N が接続されている。
The CPU bus 22 has an interface shown in FIG.
The buffer circuit 28 consisting of the face panel 13 is also connected.
Has been. The buffer circuit 28 is an extension of the CPU bus 22.
This is a circuit for the bus cable shown in Fig. 2.
An extension bus 29 consisting of 14 is connected. Extension bus
29, N automatic inspection devices 12 (N is a positive integer) 1
~ 12NAre connected.

【0013】図3は、自動検査装置内の回路の要部を表
わしたものである。この回路部分は、従来の自動検査装
置には無かった部分であり、本実施例の自動検査システ
ムの特徴となる部分である。この回路部分は、図1に示
した延長バス29からアドレス情報29Aを入力するア
ドレスデコード部31と、同じく延長バス29からデー
タ29Bを入力するデータデコード部32と、データデ
コード部32と共に延長バス29からメモリライト信号
29Cを入力する比較部33と、この比較部33にメモ
リ切換データ34を入力するためのメモリ切換データ設
定部35から構成されている。
FIG. 3 shows a main part of a circuit in the automatic inspection device. This circuit portion is a portion which is not provided in the conventional automatic inspection apparatus, and is a characteristic portion of the automatic inspection system of this embodiment. This circuit portion includes an address decoding unit 31 that inputs address information 29A from the extension bus 29 shown in FIG. 1, a data decoding unit 32 that also inputs data 29B from the extension bus 29, and an extension bus 29 together with the data decoding unit 32. And a memory switching data setting unit 35 for inputting the memory switching data 34 to the comparing unit 33.

【0014】メモリ切換データ設定部35は、N台の自
動検査装置121 〜12N それぞれで異なった任意の数
値データを設定しており、これらをメモリ切換データ3
1 〜34N として対応する比較部331 〜33N に供
給するようになっている。これらメモリ切換データ34
1 〜34N は、共通のバスとしての延長バス29をメモ
リ切換指示データが転送されるとき、これが自動検査装
置121 〜12N のどれに対応するものであるかを選択
させるためのID番号として用いられるものである。た
だし、以下の説明ではそれぞれの自動検査装置121
12N を特に区別せずに、これらの添字(“1”〜
“N”)を適宜省略することにする。
The memory switching data setting unit 35 sets arbitrary numerical data which is different for each of the N automatic inspection devices 12 1 to 12 N.
4 1 to 34 N are supplied to the corresponding comparison units 33 1 to 33 N. These memory switching data 34
1 to 34 N are ID numbers for selecting which one of the automatic inspection devices 12 1 to 12 N corresponds when the memory switching instruction data is transferred through the extension bus 29 as a common bus. Is used as. However, in the following description, each automatic inspection device 12 1-
12 N without particularly distinguishing these subscripts ("1" ~
"N") will be omitted as appropriate.

【0015】アドレスデコード部31は、図1に示した
パーソナルコンピュータ11から自動検査装置12切換
用の特定のアドレス(以下アドレスA0 という。)を表
わしたアドレス情報29Aが送られてきたら、これを解
読して自装置内のデータデコード部32に対してイネー
ブル信号41を出力する。これは、全部の自動検査装置
121 〜12N で共通した動作である。
When the personal computer 11 shown in FIG. 1 sends address information 29A representing a specific address (hereinafter referred to as address A 0 ) for switching the automatic inspection device 12, the address decoding unit 31 sends it. It decodes and outputs the enable signal 41 to the data decoding unit 32 in the own device. This is an operation common to all the automatic inspection devices 12 1 to 12 N.

【0016】データデコード部32は、このイネーブル
信号41を入力するとデータ29Bをメモリライト信号
29Cによってラッチし、解読結果を比較部33に出力
する。比較部33はこの解読結果を自装置のメモリ切換
データ34と比較する。この比較結果は、メモリライト
信号29Cでラッチされる。このラッチされた比較一致
または比較不一致を示すACT信号42はこの自動検査
装置12の検査動作を制御する図示しない後段の回路に
対して出力される。すなわち、ACT信号42が比較一
致を示すアクティブ状態となっているときには、その自
動検査装置12は検査状態になり、検査が実行される。
ACT信号42が比較不一致を示した場合にはその自動
検査装置12は検査を待機する状態に保持される。
When the data decoding unit 32 receives the enable signal 41, the data decoding unit 32 latches the data 29B by the memory write signal 29C and outputs the decoding result to the comparison unit 33. The comparison unit 33 compares the decoding result with the memory switching data 34 of its own device. The comparison result is latched by the memory write signal 29C. The ACT signal 42 indicating the latched comparison match or comparison mismatch is output to a circuit (not shown) in the subsequent stage which controls the inspection operation of the automatic inspection device 12. That is, when the ACT signal 42 is in the active state indicating comparison match, the automatic inspection device 12 is in the inspection state and the inspection is executed.
When the ACT signal 42 indicates comparison disagreement, the automatic inspection apparatus 12 is held in a state of waiting for inspection.

【0017】このようにACT信号42は自動検査装置
に対してパーソナルコンピュータ11からの制御の許可
を表わすものであり、ACT信号42がアクティブとな
っている唯一の自動検査装置12のみがパーソナルコン
ピュータ11上のメモリ領域を自己の検査のために使用
することができる。すなわち、比較部33の比較結果は
そのまま保持されているので、許可された自動検査装置
12はパーソナルコンピュータ11とデータ29Bを送
受し、検査を実行することができる。
As described above, the ACT signal 42 represents permission of control from the personal computer 11 to the automatic inspection apparatus, and only the automatic inspection apparatus 12 in which the ACT signal 42 is active is the personal computer 11. The upper memory area can be used for self-examination. That is, since the comparison result of the comparison unit 33 is held as it is, the permitted automatic inspection device 12 can send and receive the data 29B to and from the personal computer 11 to execute the inspection.

【0018】現在検査を実行している自動検査装置12
のACT信号42がアクティブからノンアクティブに遷
移する条件は、次にアドレスA0 を表わしたアドレス情
報29Aがアドレスデコード部31に送られてきて、こ
のとき送られてきたデータ29Bがメモリ切換データ3
4と一致しなかったときである。これにより、比較部3
3からノンアクティブに変更されたACT信号42が出
力されることになり、その自動検査装置12はパーソナ
ルコンピュータ11とのデータの送受信ができなくな
る。このときのデータ29Bが他の自動検査装置12の
メモリ切換データ34と一致したならば、その自動検査
装置12のACT信号42がアクティブとなり、その装
置による検査が開始されることになる。また、そのとき
のデータ29Bがいずれの自動検査装置121 〜12N
のメモリ切換データ34とも一致しなかった場合には、
全体の検査が中止または終了することになる。
The automatic inspection device 12 currently executing the inspection
The condition for the active signal ACT signal 42 to transition from active to non-active is that the address information 29A representing the address A 0 is sent to the address decoding unit 31 and the data 29B sent at this time is the memory switching data 3
It was when they did not match 4. As a result, the comparison unit 3
3 outputs the non-actively changed ACT signal 42, and the automatic inspection apparatus 12 cannot transmit / receive data to / from the personal computer 11. If the data 29B at this time matches the memory switching data 34 of the other automatic inspection device 12, the ACT signal 42 of the automatic inspection device 12 becomes active and the inspection by that device is started. Further, the data 29B at that time indicates which automatic inspection device 12 1 to 12 N
If it does not match the memory switching data 34 of
The entire inspection will be stopped or terminated.

【0019】[0019]

【発明の効果】以上説明したように本発明によれば、コ
ンピュータのメモリ容量に制限されずに自動検査装置の
数が増加させることができ、例えばパーソナルコンピュ
ータを使用して大規模な自動検査システムを構築するこ
とができるという効果がある。
As described above, according to the present invention, the number of automatic inspection devices can be increased without being limited by the memory capacity of a computer. For example, a large-scale automatic inspection system using a personal computer can be used. There is an effect that can be built.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例の自動検査システムにおけるパーソナ
ルコンピュータ側の回路構成を具体的に表わしたブロッ
ク図である。
FIG. 1 is a block diagram specifically showing a circuit configuration on a personal computer side in an automatic inspection system of this embodiment.

【図2】本実施例の自動検査システムの構成の概要を表
わしたシステム構成図である。
FIG. 2 is a system configuration diagram showing an outline of a configuration of an automatic inspection system of the present embodiment.

【図3】本実施例の自動検査システムにおける自動検査
装置内の回路の要部を表わしたブロック図である。
FIG. 3 is a block diagram showing a main part of a circuit in an automatic inspection device in the automatic inspection system of the present embodiment.

【符号の説明】[Explanation of symbols]

11 パーソナルコンピュータ 121 〜12N 自動検査装置 21 CPU 22 CPUバス 23 RAM 26 ハードディスクおよびフロッピィディスク用コン
トローラ 28 バッファ回路 29 (CPUバスの)延長バス 29A アドレス情報 29B データ 29C メモリライト信号 31 アドレスデコード部 32 データデコード部 33 比較部 34 メモリ切換データ 35 メモリ切換データ設定部 42 ACT信号
11 Personal Computer 12 1 to 12 N Automatic Inspection Device 21 CPU 22 CPU Bus 23 RAM 26 Hard Disk and Floppy Disk Controller 28 Buffer Circuit 29 (CPU Bus) Extension Bus 29A Address Information 29B Data 29C Memory Write Signal 31 Address Decoding Unit 32 Data decoding unit 33 Comparison unit 34 Memory switching data 35 Memory switching data setting unit 42 ACT signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 データ処理のための所定のメモリ領域を
備えたコンピュータと、 このコンピュータと接続され、このコンピュータから所
定のアドレス情報が送られてきたときに送られてきたデ
ータと自己の装置に予め設定しておいた固有のデータと
の比較を行う比較手段と、この比較手段によってデータ
が一致した場合には次にこの比較手段が不一致を検出す
るまでの間、このコンピュータの前記メモリ領域を専有
して自動検査を行うようにした複数の自動検査装置とを
具備することを特徴とする自動検査システム。
1. A computer provided with a predetermined memory area for data processing, and a computer connected to this computer, when the predetermined address information is sent from the computer, to the data sent and its own device. When the comparison means compares the preset unique data with the comparison means, and when the comparison means matches the data, the memory area of the computer is kept until the comparison means detects the mismatch. An automatic inspection system, comprising: a plurality of automatic inspection devices that exclusively perform automatic inspection.
【請求項2】 前記コンピュータのバスに前記複数の自
動検査装置が共通して接続されたことを特徴とする請求
項1記載の自動検査システム。
2. The automatic inspection system according to claim 1, wherein the plurality of automatic inspection devices are commonly connected to a bus of the computer.
JP29611891A 1991-11-13 1991-11-13 Automatic inspection system Expired - Fee Related JP3357952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29611891A JP3357952B2 (en) 1991-11-13 1991-11-13 Automatic inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29611891A JP3357952B2 (en) 1991-11-13 1991-11-13 Automatic inspection system

Publications (2)

Publication Number Publication Date
JPH05134946A true JPH05134946A (en) 1993-06-01
JP3357952B2 JP3357952B2 (en) 2002-12-16

Family

ID=17829371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29611891A Expired - Fee Related JP3357952B2 (en) 1991-11-13 1991-11-13 Automatic inspection system

Country Status (1)

Country Link
JP (1) JP3357952B2 (en)

Also Published As

Publication number Publication date
JP3357952B2 (en) 2002-12-16

Similar Documents

Publication Publication Date Title
US3573855A (en) Computer memory protection
US4941086A (en) Program controlled bus arbitration for a distributed array processing system
KR920010975B1 (en) Input and output control system and its method
US5862407A (en) System for performing DMA byte swapping within each data element in accordance to swapping indication bits within a DMA command
JPH05134946A (en) Automatic check system
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
US5274766A (en) Universal keyboard and keyboard/spatial input device controller
JPS60207918A (en) Programmable controller
JPH0374425B2 (en)
US6016517A (en) Data processing system and method for optimizing connector usage
JPH035604B2 (en)
JPS583246B2 (en) data processing system
EP0316251A2 (en) Direct control facility for multiprocessor network
KR950012358B1 (en) Apparatus for the control of couplel another computer
JPS58203546A (en) Input device of japanese data
JPH0512387A (en) Image processor
JPS5870338A (en) Input and output controlling system for duplex computer system
JPH02245978A (en) Picture processor
JPH04111149A (en) Circuit system for dma device
JPH0468459A (en) Digital signal processor
JPS6223894B2 (en)
JPH01152561A (en) Shared memory control system
JPS6224352A (en) Slave type microcomputer
JPS63156263A (en) Maintenance system for adapter
JPH046482A (en) Semiconductor device

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees