JPH05131679A - 光プリンタヘツド - Google Patents
光プリンタヘツドInfo
- Publication number
- JPH05131679A JPH05131679A JP29872991A JP29872991A JPH05131679A JP H05131679 A JPH05131679 A JP H05131679A JP 29872991 A JP29872991 A JP 29872991A JP 29872991 A JP29872991 A JP 29872991A JP H05131679 A JPH05131679 A JP H05131679A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- circuit
- element array
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 発光強度の均一で高出力の光プリンタヘッド
【構成】 所定間隔（Ｐ）をおいて一次元的に配列され
た複数の発光部からなる第１および第２の発光素子アレ
イを互いに平行に化合物半導体基板上に配置した発光素
子アレイチップと、各発光素子アレイの各々の発光部に
接続された第１および第２の駆動回路と、各々の駆動回
路に接続された第１および第２のラッチ回路と、第１の
ラッチ回路に接続されたデコーダ回路とを有する光プリ
ンタヘッドおいて、第１のラッチ回路の出力部を第２の
ラッチ回路の対応する入力部に接続した光プリンタヘッ
ド。
た複数の発光部からなる第１および第２の発光素子アレ
イを互いに平行に化合物半導体基板上に配置した発光素
子アレイチップと、各発光素子アレイの各々の発光部に
接続された第１および第２の駆動回路と、各々の駆動回
路に接続された第１および第２のラッチ回路と、第１の
ラッチ回路に接続されたデコーダ回路とを有する光プリ
ンタヘッドおいて、第１のラッチ回路の出力部を第２の
ラッチ回路の対応する入力部に接続した光プリンタヘッ
ド。
Description
【０００１】
【産業上の利用分野】本発明は 電子写真方式のプリン
タの書き込み光源として用いられる、固体発光素子アレ
イで構成された光プリンタヘッドに関するものである。
タの書き込み光源として用いられる、固体発光素子アレ
イで構成された光プリンタヘッドに関するものである。
【０００２】
【従来の技術】近年、ノンインパクトプリンタが開発さ
れその書き込み部として、IIIーＶ族化合物半導体を用い
た固体発光素子および固体発光素子アレイの開発が進
み、普及し始めている。以下図面を参照しながら、上記
した従来の光プリンタヘッドの一例について説明する。
れその書き込み部として、IIIーＶ族化合物半導体を用い
た固体発光素子および固体発光素子アレイの開発が進
み、普及し始めている。以下図面を参照しながら、上記
した従来の光プリンタヘッドの一例について説明する。
【０００３】図５は従来の光プリンタヘッドの回路構成
図を示す。図５において、５１は発光部、５２は発光素
子アレイで化合物半導体基板上に形成されている。５８
はドライバＩＣで、この半導体基板上に集積回路技術に
より、駆動回路５３、ラッチ回路５４、デコーダ回路５
５が、形成されている。また、５６はデータ入力端子
で、５７はラッチ信号入力端子である。
図を示す。図５において、５１は発光部、５２は発光素
子アレイで化合物半導体基板上に形成されている。５８
はドライバＩＣで、この半導体基板上に集積回路技術に
より、駆動回路５３、ラッチ回路５４、デコーダ回路５
５が、形成されている。また、５６はデータ入力端子
で、５７はラッチ信号入力端子である。
【０００４】以上のように構成された光プリンタヘッド
について、以下その動作について説明する。従来の光プ
リンタヘッドは、ｐ−ｎ接合で形成された発光部５１を
化合物半導体上に、所定間隔（Ｐ）をおいて一次元的に
配置した発光素子アレイ５２と、発光部の点灯／消灯の
タイミングあるいは、電流量を制御するドライバＩＣ５
８からなっている。さらにこのドライバＩＣ５８は、駆
動回路５３とラッチ回路５４とデコーダ回路５５から構
成されている。点灯／消灯のデータはデコーダ回路にデ
ータ入力端子５６から入力されると例えばシリアル・パ
ラレル変換され、各々の発光部５１に対応するラッチ回
路５４の入力部に点灯／消灯信号を伝達する。ラッチ回
路５４では、ラッチ信号入力端子５７から入力されパル
スタイミングで規定される発光部の点灯期間中、点灯／
消灯信号を保持し、出力を駆動回路５３に伝達する。駆
動回路５３では、伝達された点灯／消灯信号に従って一
定の点灯期間発光部５１に電流を供給する。
について、以下その動作について説明する。従来の光プ
リンタヘッドは、ｐ−ｎ接合で形成された発光部５１を
化合物半導体上に、所定間隔（Ｐ）をおいて一次元的に
配置した発光素子アレイ５２と、発光部の点灯／消灯の
タイミングあるいは、電流量を制御するドライバＩＣ５
８からなっている。さらにこのドライバＩＣ５８は、駆
動回路５３とラッチ回路５４とデコーダ回路５５から構
成されている。点灯／消灯のデータはデコーダ回路にデ
ータ入力端子５６から入力されると例えばシリアル・パ
ラレル変換され、各々の発光部５１に対応するラッチ回
路５４の入力部に点灯／消灯信号を伝達する。ラッチ回
路５４では、ラッチ信号入力端子５７から入力されパル
スタイミングで規定される発光部の点灯期間中、点灯／
消灯信号を保持し、出力を駆動回路５３に伝達する。駆
動回路５３では、伝達された点灯／消灯信号に従って一
定の点灯期間発光部５１に電流を供給する。
【０００５】図６に従来の光プリンタヘッドの実装図を
図７に光プリンタヘッドを用いた電子写真方式の光プリ
ンタの構成図を示す。図６、図７において、６１は表面
に回路導体層を設けた基板である。この上に、所定ピッ
チで発光部５１を有する、発光素子アレイ５２を金属ペ
ーストにより、一直線上に配列して実装し、ドライバＩ
Ｃ５８も所定の位置に金属ペーストで実装する。そして
細線６２により、ワイヤボンドで電気的に接続される。
その後、封止ガラス６３で封止して、光プリンタヘッド
が構成される。
図７に光プリンタヘッドを用いた電子写真方式の光プリ
ンタの構成図を示す。図６、図７において、６１は表面
に回路導体層を設けた基板である。この上に、所定ピッ
チで発光部５１を有する、発光素子アレイ５２を金属ペ
ーストにより、一直線上に配列して実装し、ドライバＩ
Ｃ５８も所定の位置に金属ペーストで実装する。そして
細線６２により、ワイヤボンドで電気的に接続される。
その後、封止ガラス６３で封止して、光プリンタヘッド
が構成される。
【０００６】この光プリンタヘッドは、電子写真式方式
の光プリンタのエンジン部に用いられ図７の様な構成と
なる。光プリンタヘッドの発光部５１から輻射された光
は、集束性ロッドレンズアレイ６４により、正立等倍に
結像される。その結像点に、感光材料を表面に形成した
感光体６５を配置し、あらかじめ帯電された感光材料を
発光部から出た光を照射する。感光体中では、照射され
た光の強度に比例してキャリアが生成される。このキャ
リアは感光体中を表面に移動して表面電位を中和する。
感光体は光プリンタヘッドと平行な回転軸を持つドラム
状あるいはベルト状をしている回転体で、回転するに従
って順次その表面に潜像に描き、二次元の画像データが
つくられる。
の光プリンタのエンジン部に用いられ図７の様な構成と
なる。光プリンタヘッドの発光部５１から輻射された光
は、集束性ロッドレンズアレイ６４により、正立等倍に
結像される。その結像点に、感光材料を表面に形成した
感光体６５を配置し、あらかじめ帯電された感光材料を
発光部から出た光を照射する。感光体中では、照射され
た光の強度に比例してキャリアが生成される。このキャ
リアは感光体中を表面に移動して表面電位を中和する。
感光体は光プリンタヘッドと平行な回転軸を持つドラム
状あるいはベルト状をしている回転体で、回転するに従
って順次その表面に潜像に描き、二次元の画像データが
つくられる。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成の光プリンタヘッドの発光部の発光強度は、発
光素子アレイチップを形成している化合物半導体の組成
分布の不均一性あるいは、発光部の電流密度のばらつ
き、さらには配線抵抗のばらつきなどに起因して、発光
強度毎にばらつきを生じる。このばらつき量は出力値の
２０〜３０％に達することもある。
うな構成の光プリンタヘッドの発光部の発光強度は、発
光素子アレイチップを形成している化合物半導体の組成
分布の不均一性あるいは、発光部の電流密度のばらつ
き、さらには配線抵抗のばらつきなどに起因して、発光
強度毎にばらつきを生じる。このばらつき量は出力値の
２０〜３０％に達することもある。
【０００８】このようなばらつきがある光プリンタヘッ
ドを電子写真式プリンタのエンジン部に用いると、感光
材料は光の強度に比例した量の電荷を発生させるため印
字されたプリンタの出力にむらを発生させる。従って光
プリンタヘッドでは、光量むらを抑えるために光量補正
が必要となってくる。
ドを電子写真式プリンタのエンジン部に用いると、感光
材料は光の強度に比例した量の電荷を発生させるため印
字されたプリンタの出力にむらを発生させる。従って光
プリンタヘッドでは、光量むらを抑えるために光量補正
が必要となってくる。
【０００９】光量補正の方法は、記録パルスを調整した
り、点灯回数を調整したりして発光素子の点灯時間を制
御する方法と、電流の大小を制御して一定出力を得る方
法がある。しかしながら、何れも発光強度の強い素子の
出力を弱い素子の出力まで落として補正する方法なの
で、一番出力の低い発光素子で全体の強度が決まる。従
って発光強度に関しては不利であり、十分な露光量得る
ために発光時間を十分に取る必要がある。このため高速
プリンタを実現するには大きな短所となるという問題点
を有していた。
り、点灯回数を調整したりして発光素子の点灯時間を制
御する方法と、電流の大小を制御して一定出力を得る方
法がある。しかしながら、何れも発光強度の強い素子の
出力を弱い素子の出力まで落として補正する方法なの
で、一番出力の低い発光素子で全体の強度が決まる。従
って発光強度に関しては不利であり、十分な露光量得る
ために発光時間を十分に取る必要がある。このため高速
プリンタを実現するには大きな短所となるという問題点
を有していた。
【００１０】本発明は上記問題点に鑑み、発光出力を補
正しても高い発光強度がが得られる光プリンタヘッドを
提供するものである。
正しても高い発光強度がが得られる光プリンタヘッドを
提供するものである。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の光プリンタヘッドは、所定間隔（Ｐ）をお
いて一次元的に配列された複数の発光部からなる第１お
よび第２の発光素子アレイを互いに平行に化合物半導体
基板上に配置した発光素子アレイチップと、各発光素子
アレイの各々の発光部に接続された第１および第２の駆
動回路と、各々の駆動回路に接続された第１および第２
のラッチ回路と、第１のラッチ回路に接続されたデコー
ダ回路と、デコーダ回路中にデータ入力端子とを有する
光プリンタヘッドおいて、第１のラッチ回路のデータを
第２のラッチ回路の入力部に接続された構成を備えたも
のである。
めに本発明の光プリンタヘッドは、所定間隔（Ｐ）をお
いて一次元的に配列された複数の発光部からなる第１お
よび第２の発光素子アレイを互いに平行に化合物半導体
基板上に配置した発光素子アレイチップと、各発光素子
アレイの各々の発光部に接続された第１および第２の駆
動回路と、各々の駆動回路に接続された第１および第２
のラッチ回路と、第１のラッチ回路に接続されたデコー
ダ回路と、デコーダ回路中にデータ入力端子とを有する
光プリンタヘッドおいて、第１のラッチ回路のデータを
第２のラッチ回路の入力部に接続された構成を備えたも
のである。
【００１２】
【作用】本発明は上記した構成によって、点灯／消灯デ
ータや、出力値補正データ等により点灯して、感光体に
露光する時、第１の発光素子アレイと第２の発光素子ア
レイとで、複数回露光でき、その分露光時間が十分に取
れることになる。また、第１の発光素子アレイと第２の
発光素子アレイの補正データを異なる最適値に設定する
ことにより、補正精度を上げた高出力な高速なプリンタ
ヘッドが提供できる。
ータや、出力値補正データ等により点灯して、感光体に
露光する時、第１の発光素子アレイと第２の発光素子ア
レイとで、複数回露光でき、その分露光時間が十分に取
れることになる。また、第１の発光素子アレイと第２の
発光素子アレイの補正データを異なる最適値に設定する
ことにより、補正精度を上げた高出力な高速なプリンタ
ヘッドが提供できる。
【００１３】
【実施例】以下本発明の一実施例の光プリンタヘッドに
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１４】図１は本発明の実施例における光プリンタ
ヘッドの回路構成図を示すものである。図１において、
１０は発光部、１１は第１の発光素子アレイ、１２は第
２の発光素子アレイ、２１は発光素子アレイチップ、１
３は第１の駆動回路、１４は第１のラッチ回路、１５は
第１のデコーダ回路、１６は第２の駆動回路、１７は第
２のラッチ回路である。また１８はデータ入力端子、１
９は第１のラッチ信号入力端子、２０は第２のラッチ信
号入力端子である。
ヘッドの回路構成図を示すものである。図１において、
１０は発光部、１１は第１の発光素子アレイ、１２は第
２の発光素子アレイ、２１は発光素子アレイチップ、１
３は第１の駆動回路、１４は第１のラッチ回路、１５は
第１のデコーダ回路、１６は第２の駆動回路、１７は第
２のラッチ回路である。また１８はデータ入力端子、１
９は第１のラッチ信号入力端子、２０は第２のラッチ信
号入力端子である。
【００１５】以上のように構成された光プリンタヘッド
について、以下、図１および図２を用いてその動作を説
明する。
について、以下、図１および図２を用いてその動作を説
明する。
【００１６】まず図２は第１の実施例の駆動のタイミン
グチャートを示すものである。データ入力端子１８か
ら、発光部１０の点灯／消灯信号が入力されると、デコ
ーダ回路１５にて、例えばシリアル・パラレル変換され
る。デコーダ回路はこの時シフトレジスタなどで構成す
る。そして各発光部に対応する点灯／消灯信号が、第１
のラッチ回路の入力部に伝達される。そして、第１のラ
ッチ信号入力端子より入力された信号で、このデータが
保持され、第１の駆動回路１３の入力部に伝達される。
第１の駆動回路では、ラッチ回路からの点灯／消灯信号
に従って、所定の電流を発光部１０に流す。
グチャートを示すものである。データ入力端子１８か
ら、発光部１０の点灯／消灯信号が入力されると、デコ
ーダ回路１５にて、例えばシリアル・パラレル変換され
る。デコーダ回路はこの時シフトレジスタなどで構成す
る。そして各発光部に対応する点灯／消灯信号が、第１
のラッチ回路の入力部に伝達される。そして、第１のラ
ッチ信号入力端子より入力された信号で、このデータが
保持され、第１の駆動回路１３の入力部に伝達される。
第１の駆動回路では、ラッチ回路からの点灯／消灯信号
に従って、所定の電流を発光部１０に流す。
【００１７】一方、第１のラッチ回路から出力は、各々
対応する第２のラッチ回路の入力部に伝達され、第２の
ラッチ信号入力端子からの信号により、再びラッチをか
けられる。この信号を受けて、第２の駆動回路から、第
２の発光素子アレイ１２に、所定の電流を第２の発光素
子アレイに流し発光させる。
対応する第２のラッチ回路の入力部に伝達され、第２の
ラッチ信号入力端子からの信号により、再びラッチをか
けられる。この信号を受けて、第２の駆動回路から、第
２の発光素子アレイ１２に、所定の電流を第２の発光素
子アレイに流し発光させる。
【００１８】図４は発光素子アレイチップのレイアウト
図である。４１は各発光素子１０に接続された取り出し
電極出ある。第１の発光素子アレイに接続されている取
り出し電極４１は第１の駆動回路に、第２の発光素子ア
レイに接続されている取り出し電極４１は第２の駆動回
路にワイヤボンディングなどによって接続される。今、
簡単な構成例として、第１の発光素子アレイと第２の発
光素子アレイの間隔（Ｌ）をＬ＝Ｐとする。そして、第
１のラッチ信号入力端子の第２のラッチ信号入力端子を
接続し、同一のラッチ信号を入力する。すると、時刻ｔ
１において、第ｎラインのデータが第１のラッチ回路に
ラッチされ、その出力は時刻ｔ２まで保持される。この
出力は第１の駆動回路の他に第２のラッチ回路に接続さ
れていて時刻ｔ２にラッチされる。この出力は第２の駆
動回路接続されて、第２の発光素子アレイを発光させ
る。従って、同じ第ｎラインのデータが、時刻ｔ１から
ｔ２までの間第１の発光素子アレイで発光し、時刻ｔ２
からｔ３まで、第２の発光素子アレイで発光する。第１
の発光素子アレイの第２の発光素子アレイは副走査方向
に、ちょうど発光素子ピッチ（Ｐ）だけずらして作り込
まれているので、感光体上の同じ位置に、同じデータに
ついて、第１の発光素子アレイと第２の発光素子アレイ
との２回書き込みが行われる。
図である。４１は各発光素子１０に接続された取り出し
電極出ある。第１の発光素子アレイに接続されている取
り出し電極４１は第１の駆動回路に、第２の発光素子ア
レイに接続されている取り出し電極４１は第２の駆動回
路にワイヤボンディングなどによって接続される。今、
簡単な構成例として、第１の発光素子アレイと第２の発
光素子アレイの間隔（Ｌ）をＬ＝Ｐとする。そして、第
１のラッチ信号入力端子の第２のラッチ信号入力端子を
接続し、同一のラッチ信号を入力する。すると、時刻ｔ
１において、第ｎラインのデータが第１のラッチ回路に
ラッチされ、その出力は時刻ｔ２まで保持される。この
出力は第１の駆動回路の他に第２のラッチ回路に接続さ
れていて時刻ｔ２にラッチされる。この出力は第２の駆
動回路接続されて、第２の発光素子アレイを発光させ
る。従って、同じ第ｎラインのデータが、時刻ｔ１から
ｔ２までの間第１の発光素子アレイで発光し、時刻ｔ２
からｔ３まで、第２の発光素子アレイで発光する。第１
の発光素子アレイの第２の発光素子アレイは副走査方向
に、ちょうど発光素子ピッチ（Ｐ）だけずらして作り込
まれているので、感光体上の同じ位置に、同じデータに
ついて、第１の発光素子アレイと第２の発光素子アレイ
との２回書き込みが行われる。
【００１９】以上のように本実施例のよれば、所定間隔
（Ｐ）をおいて一次元的に配列された複数の発光部から
なる第１および第２の発光素子アレイを互いに平行に化
合物半導体基板上に配置した発光素子アレイチップと、
各発光素子アレイの各々の発光部に接続された第１およ
び第２の駆動回路と、各々の駆動回路に接続された第１
および第２のラッチ回路と、第１のラッチ回路に接続さ
れたデコーダ回路とを有する光プリンタヘッドおいて、
第１のラッチ回路のデータを第２のラッチ回路の入力部
に接続される様に設けることにより、点灯／消灯データ
や、出力値補正データ等のデータにより、点灯して、感
光体に露光する時、第１の発光素子アレイと第２の発光
素子アレイとで、同一の場所の感光体を複数回露光で
き、その分露光時間が取れ、等価的に発光素子の発光強
度を強めることができる。
（Ｐ）をおいて一次元的に配列された複数の発光部から
なる第１および第２の発光素子アレイを互いに平行に化
合物半導体基板上に配置した発光素子アレイチップと、
各発光素子アレイの各々の発光部に接続された第１およ
び第２の駆動回路と、各々の駆動回路に接続された第１
および第２のラッチ回路と、第１のラッチ回路に接続さ
れたデコーダ回路とを有する光プリンタヘッドおいて、
第１のラッチ回路のデータを第２のラッチ回路の入力部
に接続される様に設けることにより、点灯／消灯データ
や、出力値補正データ等のデータにより、点灯して、感
光体に露光する時、第１の発光素子アレイと第２の発光
素子アレイとで、同一の場所の感光体を複数回露光で
き、その分露光時間が取れ、等価的に発光素子の発光強
度を強めることができる。
【００２０】なお、第１の発光素子アレイと第２の発光
素子アレイとの間隔ＬはＬ＝Ｐ×ｎ（ｎは自然数）と取
ることができる。この時、第２のラッチ回路と第２の駆
動回路の間に（ｎ−１）個のラッチ回路を挿入し、ｎラ
イン分の遅延させてもよい。このような構成にすると、
発光素子アレイ間にパターン的な余裕ができパターン設
計に余裕ができる。また、発熱対策にも有利である。
素子アレイとの間隔ＬはＬ＝Ｐ×ｎ（ｎは自然数）と取
ることができる。この時、第２のラッチ回路と第２の駆
動回路の間に（ｎ−１）個のラッチ回路を挿入し、ｎラ
イン分の遅延させてもよい。このような構成にすると、
発光素子アレイ間にパターン的な余裕ができパターン設
計に余裕ができる。また、発熱対策にも有利である。
【００２１】また、デコーダ回路については、既に様々
なタイプの構成が提案されている。特に高速対応できる
ような構成として、シフトレジスタを複数個に分割し多
入力の並列処理ものや、完全な並列入力でタイミングコ
ントロールにより、ラッチ回路に伝達させるものなどが
ある。しかし、いずれの構成のデコーダ回路にも適用で
きる。
なタイプの構成が提案されている。特に高速対応できる
ような構成として、シフトレジスタを複数個に分割し多
入力の並列処理ものや、完全な並列入力でタイミングコ
ントロールにより、ラッチ回路に伝達させるものなどが
ある。しかし、いずれの構成のデコーダ回路にも適用で
きる。
【００２２】以下本発明の第２の実施例について図面を
参照しながら説明する。図３は本発明の第２の実施例を
示す光プリンタヘッドの回路構成図である。
参照しながら説明する。図３は本発明の第２の実施例を
示す光プリンタヘッドの回路構成図である。
【００２３】同図において、１１、１２は各々第１、第
２の発光素子アレイで、１３、１６は各々第１、第２の
駆動回路で、以上は図１の構成と同様なものである。
２の発光素子アレイで、１３、１６は各々第１、第２の
駆動回路で、以上は図１の構成と同様なものである。
【００２４】図１と異なるのは、第１のラッチ回路２
１、第１のデコーダ回路２２、第２のラッチ回路２３、
第３のラッチ回路２４、第２のデコーダ回路２５、設け
て、第１のデータ入力端子および第２のデータ入力端子
より第１および第２の発光素子アレイに独立のデータを
入力することができる様にしている点である。
１、第１のデコーダ回路２２、第２のラッチ回路２３、
第３のラッチ回路２４、第２のデコーダ回路２５、設け
て、第１のデータ入力端子および第２のデータ入力端子
より第１および第２の発光素子アレイに独立のデータを
入力することができる様にしている点である。
【００２５】以上のように構成された光プリンタヘッド
について、以下その動作を説明する。感光体上の同じ位
置に露光するデータは同時に第１および第２の入力端子
２６、２７から入力される。ただしこれらのデータは、
同一のものである必要はなく、２画素分で１つのデータ
として扱われるデータであればよい。たとえば、出力補
正の上位ビットと下位ビットとか、第１、第２の発光素
子アレイの各々の出力強度補正データとすることができ
る。これらのデータは、第１、第２および第３のラッチ
信号入力端子から入力されるラッチ信号のタイミングで
ラッチされる。このタイミングは第１、第２の発光素子
アレイの間隔（Ｌ）に依存して任意に取ることができる
が、一番簡単な例としてはアレイ間が発光素子ピッチ
（Ｐ）と等しい距離をおいて並んでいるときである。
（Ｌ＝Ｐ）この時、第１〜３の入力端子接続して、同一
のラッチ信号を入力すると、第２のデータ入力端子から
入力された発光データはちょうど１周期遅延されて駆動
回路に伝達され、第２の発光素子アレイを発光させる。
従って、感光体上では同一の位置に第１、第２の発光素
子からの光で二重に潜像が形成される以上のように、所
定間隔（Ｐ）をおいて一次元的に配列された複数の発光
部からなる第１および第２の発光素子アレイを互いに平
行に化合物半導体基板上に配置した発光素子アレイチッ
プと、各発光素子アレイの各々の発光部に接続された第
１および第２の駆動回路と、各々の駆動回路に接続され
た第１のラッチ回路と、各々の第１のラッチ回路に接続
された第３のラッチ回路と、第３のラッチ回路に接続さ
れた第１のデコーダ回路と、第２のラッチ回路に接続さ
れた第２のデコーダ回路と、設けることにより、第１お
よび第２のデコーダ回路の入力端子から独立のデータを
入力でき、高階調で高出力の光プリンタヘッドができ
る。
について、以下その動作を説明する。感光体上の同じ位
置に露光するデータは同時に第１および第２の入力端子
２６、２７から入力される。ただしこれらのデータは、
同一のものである必要はなく、２画素分で１つのデータ
として扱われるデータであればよい。たとえば、出力補
正の上位ビットと下位ビットとか、第１、第２の発光素
子アレイの各々の出力強度補正データとすることができ
る。これらのデータは、第１、第２および第３のラッチ
信号入力端子から入力されるラッチ信号のタイミングで
ラッチされる。このタイミングは第１、第２の発光素子
アレイの間隔（Ｌ）に依存して任意に取ることができる
が、一番簡単な例としてはアレイ間が発光素子ピッチ
（Ｐ）と等しい距離をおいて並んでいるときである。
（Ｌ＝Ｐ）この時、第１〜３の入力端子接続して、同一
のラッチ信号を入力すると、第２のデータ入力端子から
入力された発光データはちょうど１周期遅延されて駆動
回路に伝達され、第２の発光素子アレイを発光させる。
従って、感光体上では同一の位置に第１、第２の発光素
子からの光で二重に潜像が形成される以上のように、所
定間隔（Ｐ）をおいて一次元的に配列された複数の発光
部からなる第１および第２の発光素子アレイを互いに平
行に化合物半導体基板上に配置した発光素子アレイチッ
プと、各発光素子アレイの各々の発光部に接続された第
１および第２の駆動回路と、各々の駆動回路に接続され
た第１のラッチ回路と、各々の第１のラッチ回路に接続
された第３のラッチ回路と、第３のラッチ回路に接続さ
れた第１のデコーダ回路と、第２のラッチ回路に接続さ
れた第２のデコーダ回路と、設けることにより、第１お
よび第２のデコーダ回路の入力端子から独立のデータを
入力でき、高階調で高出力の光プリンタヘッドができ
る。
【００２６】
【発明の効果】以上のように本発明は、所定間隔（Ｐ）
をおいて一次元的に配列された複数の発光部からなる第
１および第２の発光素子アレイを互いに平行に化合物半
導体基板上に配置した発光素子アレイチップと、各発光
素子アレイの各々の発光部に接続された第１および第２
の駆動回路と、各々の駆動回路に接続された第１および
第２のラッチ回路と、第１のラッチ回路に接続されたデ
コーダ回路とを有する光プリンタヘッドおいて、第１の
ラッチ回路のデータを第２のラッチ回路の入力部に接続
して構成することにより、点灯／消灯データや、出力値
補正データ等のデータに従って発光素子が感光体に露光
する時、第１の発光素子アレイと第２の発光素子アレイ
とで、複数回露光でき、その分露光時間が十分に取れる
ことができる。
をおいて一次元的に配列された複数の発光部からなる第
１および第２の発光素子アレイを互いに平行に化合物半
導体基板上に配置した発光素子アレイチップと、各発光
素子アレイの各々の発光部に接続された第１および第２
の駆動回路と、各々の駆動回路に接続された第１および
第２のラッチ回路と、第１のラッチ回路に接続されたデ
コーダ回路とを有する光プリンタヘッドおいて、第１の
ラッチ回路のデータを第２のラッチ回路の入力部に接続
して構成することにより、点灯／消灯データや、出力値
補正データ等のデータに従って発光素子が感光体に露光
する時、第１の発光素子アレイと第２の発光素子アレイ
とで、複数回露光でき、その分露光時間が十分に取れる
ことができる。
【図１】本発明の第１の実施例における光プリンタヘッ
ドの回路構成図である。
ドの回路構成図である。
【図２】同実施例における光プリンタヘッドの駆動タイ
ミングチャート図である。
ミングチャート図である。
【図３】本発明の第２の実施例における光プリンタヘッ
ドの回路構成図である。
ドの回路構成図である。
【図４】本発明の光プリンタヘッドに用いられる発光素
子アレイチップのレイアウト図
子アレイチップのレイアウト図
【図５】従来の光プリンタヘッドの回路構成図である。
【図６】従来の光プリンタヘッドの構成図である。
【図７】従来の光プリンタのエンジン部の構成図であ
る。
る。
１０ 発光部 １１ 第１の発光素子アレイ １２ 第２の発光素子アレイ １３ 第１の駆動回路 １４ 第１のラッチ回路 １５ 第１のデコーダ回路 １６ 第２の駆動回路 １７ 第２のラッチ回路 １８ データ入力端子 １９ 第１のラッチ信号入力端子 ２０ 第２のラッチ信号入力端子
Claims (4)
- 【請求項１】 所定間隔（Ｐ）をおいて一次元的に配列
された複数の発光部からなる第１および第２の発光素子
アレイを互いに平行に化合物半導体基板上に配置した発
光素子アレイチップと、各発光素子アレイの各々の発光
部に接続された第１および第２の駆動回路と、各々の駆
動回路に接続された第１および第２のラッチ回路と、第
１のラッチ回路に接続されたデコーダ回路と、デコーダ
回路中にデータ入力端子を有する光プリンタヘッドおい
て、第１のラッチ回路の出力部を第２のラッチ回路の対
応する入力部に接続された光プリンタヘッド。 - 【請求項２】 所定間隔（Ｐ）をおいて一次元的に配列
された複数の発光部からなる第１および第２の発光素子
アレイを互いに平行に化合物半導体基板上に配置した発
光素子アレイチップと、各発光素子アレイの各々の発光
部に接続された第１および第２の駆動回路と、第１の駆
動回路に接続された第１のラッチ回路と、第２の駆動回
路に接続された第２のラッチ回路と、第２のラッチ回路
に接続された第３のラッチ回路と、第１のラッチ回路に
接続された第１のデコーダ回路と、第３のラッチ回路に
接続された第２のデコーダ回路と、第１のデコーダ回路
中に第１のデータ入力端子と、第２のデコーダ回路中に
第２のデータ入力端子とを有する光プリンタヘッド。 - 【請求項３】 所定間隔（Ｐ）をおいて一次元的に配列
された複数の発光部からなる第１および第２の発光素子
アレイが互いに平行に化合物半導体基板上に配置され、
第１の発光素子アレイと第２の発光素子アレイとの間隔
（Ｌ）が、Ｌ＝Ｐ×ｎ（ｎは自然数）となる発光素子ア
レイチップを用いた請求項１記載の光プリンタヘッド - 【請求項４】 所定間隔（Ｐ）をおいて一次元的に配列
された複数の発光部からなる第１および第２の発光素子
アレイが互いに平行に化合物半導体基板上に配置され、
第１の発光素子アレイと第２の発光素子アレイとの間隔
（Ｌ）が、Ｌ＝Ｐ×ｎ（ｎは自然数）となる発光素子ア
レイチップを用いた請求項２記載の光プリンタヘッド
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29872991A JPH05131679A (ja) | 1991-11-14 | 1991-11-14 | 光プリンタヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29872991A JPH05131679A (ja) | 1991-11-14 | 1991-11-14 | 光プリンタヘツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05131679A true JPH05131679A (ja) | 1993-05-28 |
Family
ID=17863518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29872991A Pending JPH05131679A (ja) | 1991-11-14 | 1991-11-14 | 光プリンタヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05131679A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242416B2 (en) | 2003-12-09 | 2007-07-10 | Seiko Epson Corporation | Optical head |
-
1991
- 1991-11-14 JP JP29872991A patent/JPH05131679A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242416B2 (en) | 2003-12-09 | 2007-07-10 | Seiko Epson Corporation | Optical head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455562A (en) | Control of a light emitting diode array | |
| US8581952B2 (en) | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus | |
| JPH11509790A (ja) | 電子グラフィックプリントまたはコピー装置用光学文字発生器 | |
| JP2816147B2 (ja) | 発光ダイオードアレイ用駆動回路 | |
| JP2001260411A (ja) | 光プリンタヘッドおよびその点灯方法 | |
| US5917535A (en) | Digital LED printer with improved data flow and control | |
| JPH05131679A (ja) | 光プリンタヘツド | |
| JP4048761B2 (ja) | プリントヘッド | |
| US6108018A (en) | Recording chip, recording head, and image recording apparatus | |
| US6624838B2 (en) | Semiconductor-chip control apparatus and control method and image recording apparatus and its control method | |
| US6061078A (en) | Non-impact printer apparatus and method of printing with improved control of emitter pulsewidth modulation duration | |
| US5034757A (en) | LED printing array current control | |
| US5341195A (en) | Electrophotographic printer using electroluminescent imaging head | |
| JP2004106206A (ja) | 画像形成装置 | |
| JPS63254068A (ja) | 光プリンタヘツド | |
| JP4693199B2 (ja) | 記録装置 | |
| JP3251448B2 (ja) | 画像形成装置のｌｅｄ書込み装置 | |
| JP2003182147A (ja) | 発光装置 | |
| JP6300611B2 (ja) | 画像形成装置及び画像形成方法 | |
| EP0630148A1 (en) | Recording module | |
| JPH09311664A (ja) | Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 | |
| JPH10297017A (ja) | 電子写真装置 | |
| JP2774294B2 (ja) | 光プリンタヘッド | |
| JP2001310499A (ja) | Ｌｅｄアレー装置およびこの装置を搭載した画像形成装置 | |
| GB2154776A (en) | Control of a light emitting diode array |