JPH0513110Y2 - - Google Patents
Info
- Publication number
- JPH0513110Y2 JPH0513110Y2 JP1985044605U JP4460585U JPH0513110Y2 JP H0513110 Y2 JPH0513110 Y2 JP H0513110Y2 JP 1985044605 U JP1985044605 U JP 1985044605U JP 4460585 U JP4460585 U JP 4460585U JP H0513110 Y2 JPH0513110 Y2 JP H0513110Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- signal
- transistor
- supplied
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 230000000415 inactivating effect Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 16
- 238000007493 shaping process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、ビデオデイスク等の記録媒体から
再生されたビデオ信号中の時間軸変動分を除去す
るのに適用される時間軸補正装置に関する。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a time axis correction device that is applied to remove time axis fluctuations in a video signal reproduced from a recording medium such as a video disk.
ビデオデイスクからの再生カラービデオ信号を
CCD遅延回路に供給し、再生カラービデオ信号
中の時間軸変動分をCCD遅延回路の遅延時間を
制御することにより除去する構成の時間軸補正装
置の一例を第5図に示す。
Playback color video signals from video discs
FIG. 5 shows an example of a time axis correction device configured to supply the signal to a CCD delay circuit and remove the time axis variation in the reproduced color video signal by controlling the delay time of the CCD delay circuit.
第5図において、51で示す入力端子にビデオ
デイスクから光学的に読み取られ、FM復調され
ることで形成された再生カラービデオ信号が供給
される。この再生カラービデオ信号がCCD遅延
回路52を介されて、出力端子53に時間軸変動
分が除去された安定なカラービデオ信号(第6図
A)が取り出される。CCD遅延回路52には、
VCO54からクロツクパルスが供給される。こ
のVCO54の発振周波数が制御され、CCD遅延
回路52の遅延時間が可変される。 In FIG. 5, a reproduced color video signal, which is optically read from a video disk and formed by FM demodulation, is supplied to an input terminal indicated by 51. This reproduced color video signal is passed through a CCD delay circuit 52, and a stable color video signal (FIG. 6A) from which time axis fluctuations have been removed is taken out at an output terminal 53. The CCD delay circuit 52 includes
Clock pulses are supplied from VCO 54. The oscillation frequency of this VCO 54 is controlled, and the delay time of the CCD delay circuit 52 is varied.
CCD遅延回路52の出力カラービデオ信号が
3.58MHzを中心周波数とするバンドパスフイルタ
61を介して波形整形回路62に供給されると共
に、同期分離回路63に供給される。 The output color video signal of the CCD delay circuit 52 is
The signal is supplied to a waveform shaping circuit 62 via a bandpass filter 61 having a center frequency of 3.58 MHz, and is also supplied to a synchronous separation circuit 63.
バンドパスフイルタ61からは、クロマ信号の
カラーサブキヤリア成分及びバースト信号が出力
される。バースト信号の位相は、NTSC方式で
は、第6図Aに示すように、1水平区間毎に反転
している。波形整形回路62は、バンドパスフイ
ルタ61の出力から、パルス波形であつて、位相
の揃つたパルス(第6図C)を形成するためのも
のてある。 The bandpass filter 61 outputs a color subcarrier component of the chroma signal and a burst signal. In the NTSC system, the phase of the burst signal is inverted every horizontal interval, as shown in FIG. 6A. The waveform shaping circuit 62 is provided to form a pulse waveform having a uniform phase (FIG. 6C) from the output of the bandpass filter 61.
波形整形回路62は、第7図に示すように、リ
ミツタアンプ71,75、スイツチ回路72,7
3、バンドパスフイルタ74により構成されてい
る。バンドパスフイルタ74は、3.58MHzを中心
周波数とするQの高いフイルタ例えばセラミツク
フイルタである。バンドパスフイルタ61からの
出力は、第7図において70で示す端子からリミ
ツタアンプ71に供給される。リミツタアンプ7
1で波形整形がなされ、リミツタアンプ71の非
反転出力及び反転出力がスイツチ回路72,73
を介してバンドパスフイルタ74に供給される。 As shown in FIG. 7, the waveform shaping circuit 62 includes limiter amplifiers 71 and 75 and switch circuits 72 and 7.
3. Consists of a bandpass filter 74. The bandpass filter 74 is a high Q filter, such as a ceramic filter, having a center frequency of 3.58 MHz. The output from the bandpass filter 61 is supplied to a limiter amplifier 71 from a terminal indicated by 70 in FIG. limita amp 7
1, the non-inverted output and inverted output of the limiter amplifier 71 are connected to switch circuits 72 and 73.
The signal is supplied to a bandpass filter 74 via the filter.
スイツチ回路72には、端子76から周波数
(1/2)H(H:水平周波数)のパルスが供給され
る。スイツチ回路73には、端子77からバース
トゲートパルスが供給される。リミツタアンプ7
1の非反転出力及び反転出力は、スイツチ回路7
2により1水平区間毎に切り換えられ、スイツチ
回路73によりバースト信号部分だけが抜き取ら
れる。従つて、バンドパスフイルタ74からは、
第6図Bに示す位相が揃つたバースト信号が得ら
れる。バンドパスフイルタ74の出力がリミツタ
アンプ75に供給されてパルス波形とされ、第6
図Cに示す出力が端子78から取り出される。 The switch circuit 72 is supplied with a pulse of frequency (1/2) H ( H : horizontal frequency) from a terminal 76. A burst gate pulse is supplied to the switch circuit 73 from a terminal 77 . limita amp 7
The non-inverting output and the inverting output of 1 are connected to the switch circuit 7.
2, the signal is switched every horizontal section, and only the burst signal portion is extracted by the switch circuit 73. Therefore, from the bandpass filter 74,
A burst signal with aligned phases as shown in FIG. 6B is obtained. The output of the bandpass filter 74 is supplied to a limiter amplifier 75 to form a pulse waveform.
The output shown in Figure C is taken from terminal 78.
一方、第5図において、同期分離回路63の出
力は、モノマルチ(単安定マルチバイブレータの
略称)64に供給される。同期分離回路63によ
り分離された水平同期信号(第6図D)の前縁に
よりモノマルチ64がトリガーされ、モノマルチ
64から第6図Eに示すパルス信号が発生する。
このモノマルチ64の出力パルス信号の後縁によ
りモノマルチ65がトリガーされ、モノマルチ6
5の出力にゲートパルス(第6図F)が発生す
る。 On the other hand, in FIG. 5, the output of the synchronous separation circuit 63 is supplied to a monomulti (abbreviation for monostable multivibrator) 64. The monomulti 64 is triggered by the leading edge of the horizontal synchronization signal (FIG. 6D) separated by the synchronization separation circuit 63, and the monomulti 64 generates the pulse signal shown in FIG. 6E.
The trailing edge of the output pulse signal of this mono multi 64 triggers the mono multi 65, and the mono multi 6
A gate pulse (FIG. 6F) is generated at the output of 5.
ゲートパルス及び整形バースト信号がANDゲ
ート66に供給され、ANDゲート66の出力に
整形バースト信号の所定の一波のみがサンプリン
グパルス(第6図G)として取り出される。この
ANDゲート66の出力信号は、CCD遅延回路5
2の出力カラービデオ信号の時間軸変動分を示す
位相のものである。このANDゲート66の出力
信号がサンプリングパルスとして位相比較回路5
8の一方の入力端子に供給される。 The gate pulse and the shaped burst signal are supplied to an AND gate 66, and only one predetermined wave of the shaped burst signal is taken out at the output of the AND gate 66 as a sampling pulse (FIG. 6G). this
The output signal of the AND gate 66 is the output signal of the CCD delay circuit 5.
This is a phase indicating the time axis fluctuation of the output color video signal of No. 2. The output signal of this AND gate 66 is used as a sampling pulse in the phase comparator circuit 5.
is supplied to one input terminal of 8.
位相比較回路58の他方の入力端子には、台形
波発生回路59からの台形波が供給される。台形
波発生回路59は、端子60からの時間軸の基準
である基準水平同期信号(第6図H)と同期した
第6図Iに示す台形波を発生する。位相比較回路
58は、サンプリングホールド回路の構成とさ
れ、台形波の傾斜部分がサンプリングパルスによ
りゲートされる。位相比較回路58の出力に発生
する位相誤差電圧(第6図J)がVCO54の制
御端子に供給され、VCO54の発振周波数が制
御される。 The other input terminal of the phase comparator circuit 58 is supplied with a trapezoidal wave from a trapezoidal wave generating circuit 59 . The trapezoidal wave generating circuit 59 generates the trapezoidal wave shown in FIG. 6I, which is synchronized with a reference horizontal synchronization signal (FIG. 6H) from the terminal 60, which is a time axis reference. The phase comparison circuit 58 is configured as a sampling and holding circuit, and the slope portion of the trapezoidal wave is gated by the sampling pulse. The phase error voltage (J in FIG. 6) generated at the output of the phase comparison circuit 58 is supplied to the control terminal of the VCO 54, and the oscillation frequency of the VCO 54 is controlled.
第8図は、上述の時間軸補正装置の時間軸補正
動作を示すもので、第8図Aにおいて、実線で示
す波形67は、誤差電圧の時間変化を示し、第8
図Bは、実際の誤差(第8図Aにおける破線の波
形68)と検出された誤差との差の時間変化を示
す。誤差電圧の1ステツプは、1水平周期と対応
している。 FIG. 8 shows the time axis correction operation of the above-mentioned time axis correction device. In FIG.
Figure B shows the time variation of the difference between the actual error (dashed waveform 68 in Figure 8A) and the detected error. One step of the error voltage corresponds to one horizontal period.
上述の従来の時間軸補正装置における波形整形
回路62は、バースト信号の増幅、1水平区間毎
の反転、バースト信号の抜き取り出りの夫々を、
リミツタアンプ71,75、スイツチ回路72,
73、バンドパスフイルタ74により行う構成の
ものであつた。このため、素子数が多くなり、集
積回路化する場合に回路規模が大きくなるという
問題があつた。またこのように、処理を別々の回
路で行うため、遅延時間が長くなると言う問題が
あつた。
The waveform shaping circuit 62 in the above-mentioned conventional time base correction device amplifies the burst signal, inverts each horizontal section, and extracts the burst signal.
limiter amplifiers 71, 75, switch circuit 72,
73 and a bandpass filter 74. For this reason, there was a problem that the number of elements increased and the scale of the circuit increased when integrated circuits were formed. Furthermore, since the processing is performed in separate circuits, there is a problem in that the delay time becomes long.
従つて、この考案の目的は、回路構成が簡略化
され、素子数が減少され、回路規模の小さい時間
軸補正装置を提供することにある。 Therefore, an object of this invention is to provide a time base correction device with a simplified circuit configuration, a reduced number of elements, and a small circuit scale.
この考案の他の目的は、遅延時間が縮小された
時間軸補正装置を提供することにある。 Another object of this invention is to provide a time axis correction device with reduced delay time.
トランジスタ31及び32により差動アンプが
構成される。この差動アンプはエミツタが共通接
続されたトランジスタ47のベースから導出され
る端子48に、ローレベルのバースト信号が供給
される間のみ動作する。この差動アンプを構成す
る一方のトランジスタ31のベースに、バンドパ
スフイルタ11を介して再生ビデオ信号が供給さ
れ、トランジスタ31及び32には、互いに逆相
のバースト信号が流れる。トランジスタ36,3
7及び38,39により互いに逆相のバースト信
号が一水平区間毎に交互に取り出される。
Transistors 31 and 32 constitute a differential amplifier. This differential amplifier operates only while a low-level burst signal is supplied to a terminal 48 derived from the bases of transistors 47 whose emitters are commonly connected. A reproduced video signal is supplied to the base of one transistor 31 constituting this differential amplifier via a bandpass filter 11, and burst signals having mutually opposite phases flow through the transistors 31 and 32. Transistor 36,3
7, 38, and 39, burst signals having mutually opposite phases are taken out alternately every horizontal section.
この考案は、記録媒体からの再生ビデオ信号が
供給されるバースト信号検出回路と、バースト信
号検出回路からの位相が揃えられたバースト信号
と基準信号とを位相比較するための位相比較回路
と、位相比較回路の出力によつて再生ビデオ信号
の時間軸変動分を除去するための時間軸補正手段
とを有する時間軸補正装置であつて、
バースト信号検出回路は、
ベースに1水平期間毎に位相反転したバースト
信号を含む再生ビデオ信号が供給される第1のト
ランジスタ31及びそのベースが基準電源と接続
された第2のトランジスタ32の互いのエミツタ
を共通接続し、
互いのエミツタを共通接続した第3及び第4の
トランジスタ36,37の接続点を第1のトラン
ジスタ31のコレクタに接続し、
互いのエミツタを共通接続した第5及び第6の
トランジスタ38,39の接続点を第2のトラン
ジスタ32のコレクタに接続し、
第3及び第6のトランジスタ36,39のベー
スを共通接続し、且つその接続点に基準電源を接
続し、
第4及び第5のトランジスタ37,38のベー
スを共通接続し、且つその接続点に水平周波数の
1/2の周波数の信号を供給し、
そのベースにバーストゲートパルスが入力され
ることによつて、バースト信号を含む期間以外で
は第1及び第2のトランジスタ31,32からな
る差動アンプを不動作とするための第7のトラン
ジスタ47のエミツタを第1及び第2のトランジ
スタ31,32のエミツタ接続点に接続し、
第4及び第6のトランジスタ37,39のコレ
クタから位相の揃つたたバースト信号を出力する
構成とされていることを特徴とする時間軸補正装
置である。
This invention consists of a burst signal detection circuit to which a reproduced video signal from a recording medium is supplied, a phase comparison circuit for comparing the phase of the burst signal from the burst signal detection circuit with the phase aligned and a reference signal, and The burst signal detection circuit is a time base correction device that includes a time base correction means for removing time base fluctuations of a reproduced video signal using the output of a comparison circuit, and the burst signal detection circuit is based on a phase inversion for each horizontal period. A first transistor 31 to which a reproduced video signal including a burst signal is supplied and a second transistor 32 whose base is connected to a reference power supply have their emitters commonly connected, and a third transistor whose emitters are commonly connected. The connection point of the fourth transistor 36 and 37 is connected to the collector of the first transistor 31, and the connection point of the fifth and sixth transistors 38 and 39, whose emitters are commonly connected, is connected to the collector of the second transistor 32. the bases of the third and sixth transistors 36 and 39 are connected in common, and a reference power source is connected to the connection point; the bases of the fourth and fifth transistors 37 and 38 are commonly connected; In addition, by supplying a signal with a frequency of 1/2 of the horizontal frequency to the connection point and inputting a burst gate pulse to the base thereof, the first and second transistors 31, 31, The emitter of the seventh transistor 47 for disabling the differential amplifier consisting of the transistors 32 and 32 is connected to the emitter connection point of the first and second transistors 31 and 32, and the emitters of the fourth and sixth transistors 37 and 39 are This is a time axis correction device characterized in that it is configured to output phase-aligned burst signals from a collector.
以下、この考案の一実施例について、図面を参
照して説明する。第2図は、この考案の一実施例
である。
An embodiment of this invention will be described below with reference to the drawings. FIG. 2 shows an embodiment of this invention.
第2図において、1で示す入力端子にビデオデ
イスクから光学的に読み取られ、FM復調される
ことで形成された再生カラービデオ信号が供給さ
れる。この再生カラービデオ信号がCCD遅延回
路2を介されて、出力端子3に時間軸変動分が除
去された安定なカラービデオ信号(第4図A)が
取り出される。CCD遅延回路2には、VCO4か
らクロツクパルスが供給される。このVCO4の
発振周波数が制御され、CCD遅延回路2の遅延
時間が可変される。 In FIG. 2, a reproduced color video signal, which is optically read from a video disk and formed by FM demodulation, is supplied to an input terminal indicated by 1. This reproduced color video signal is passed through a CCD delay circuit 2, and a stable color video signal (FIG. 4A) from which time axis fluctuations have been removed is taken out at an output terminal 3. CCD delay circuit 2 is supplied with clock pulses from VCO 4. The oscillation frequency of this VCO 4 is controlled, and the delay time of the CCD delay circuit 2 is varied.
CCD遅延回路2の出力カラービデオ信号が後
述するサンプリングパルス発生回路5に供給され
る。サンプリングパルス発生回路5により、
CCD遅延回路2の出力カラービデオ信号の時間
軸変動分と対応する位相のサンプリングパルス
(第4図J)が形成される。このサンプリングパ
ルスが位相比較回路8の一方の入力端子に供給さ
れる。 The output color video signal of the CCD delay circuit 2 is supplied to a sampling pulse generation circuit 5, which will be described later. By the sampling pulse generation circuit 5,
A sampling pulse (FIG. 4J) having a phase corresponding to the time axis variation of the output color video signal of the CCD delay circuit 2 is formed. This sampling pulse is supplied to one input terminal of the phase comparison circuit 8.
位相比較回路8の他方の入力端子には、台形波
発生回路9からの台形波が供給される。台形波発
生回路9は、端子10からの時間軸の基準である
基準水平同期信号(第4図K)と同期した第4図
Lに示す台形波を発生する。位相比較回路8は、
サンプリングホールド回路の構成とされ、台形波
の傾斜部分がサンプリングパルスによりゲートさ
れる。位相比較回路8の出力に発生する位相誤差
電圧(第4図M)がVCO4の制御端子に供給さ
れ、VCO4の発振周波数が制御される。 The other input terminal of the phase comparator circuit 8 is supplied with a trapezoidal wave from a trapezoidal wave generating circuit 9 . The trapezoidal wave generating circuit 9 generates the trapezoidal wave shown in FIG. 4L, which is synchronized with a reference horizontal synchronization signal (FIG. 4K) from the terminal 10, which is a time axis reference. The phase comparison circuit 8 is
It is configured as a sampling and holding circuit, and the slope portion of the trapezoidal wave is gated by the sampling pulse. The phase error voltage (M in FIG. 4) generated at the output of the phase comparison circuit 8 is supplied to the control terminal of the VCO 4, and the oscillation frequency of the VCO 4 is controlled.
サンプリングパルス発生回路5は、第3図に示
す構成とされている。第3図において、6で示す
入力端子からCCD遅延回路2の出力カラービデ
オ信号が3.58MHzを中心周波数とするバンドパス
フイルタ11及び同期分離回路13に供給され
る。 The sampling pulse generation circuit 5 has a configuration shown in FIG. In FIG. 3, the output color video signal of the CCD delay circuit 2 is supplied from an input terminal indicated by 6 to a band pass filter 11 having a center frequency of 3.58 MHz and a sync separation circuit 13.
バンドパスフイルタ11からは、クロマ信号の
カラーサブキヤリア成分及びバースト信号が出力
される。バースト信号の位相は、NTSC方式で
は、第4図Aに示すように、1水平区間毎に反転
している。バンドパスフイルタ11の出力が波形
整形回路12に供給される。波形整形回路12
は、このバンドパスフイルタ11の出力から、バ
ースト信号により整形され、位相が揃つたパルス
(第4図C)を形成するためのものである。波形
整形回路12の出力がANDゲート16の一方の
入力端子に供給されると共に、エンベロープ検波
回路21に供給される。 The bandpass filter 11 outputs a color subcarrier component of the chroma signal and a burst signal. In the NTSC system, the phase of the burst signal is inverted every horizontal interval, as shown in FIG. 4A. The output of the bandpass filter 11 is supplied to a waveform shaping circuit 12. Waveform shaping circuit 12
is for forming pulses (FIG. 4C) that are shaped by a burst signal and whose phases are aligned from the output of the bandpass filter 11. The output of the waveform shaping circuit 12 is supplied to one input terminal of the AND gate 16 and is also supplied to the envelope detection circuit 21 .
一方、同期分離回路13の出力は、モノマルチ
14に供給される。 On the other hand, the output of the synchronous separation circuit 13 is supplied to the monomulti 14.
同期分離回路13により分離された水平同期信
号(第4図D)の前縁によりモノマルチ(単安定
マルチバイブレータの略称)14がトリガーさ
れ、モノマルチ14から第4図Eに示すパルス信
号が発生する。このモノマルチ14の出力パルス
信号の後縁によりモノマルチ15がトリガーさ
れ、モノマルチ15の出力にゲートパルス(第4
図F)が発生する。 The monomulti (abbreviation for monostable multivibrator) 14 is triggered by the leading edge of the horizontal synchronization signal (Fig. 4D) separated by the synchronization separation circuit 13, and the pulse signal shown in Fig. 4E is generated from the monomulti 14. do. The trailing edge of the output pulse signal of the monomulti 14 triggers the monomulti 15, and the gate pulse (fourth
Figure F) occurs.
ゲートパルス及び整形バースト信号がANDゲ
ート16に供給され、ANDゲート16の出力に
整形バースト信号の所定の一波のみが第4図Gに
示すように取り出される。このANDゲート16
の出力信号がモノマルチ23に供給される。モノ
マルチ23は、ANDゲート16の出力信号の後
縁でトリガーされ、ローレベルに立ち下がる幅狭
のリセツトパルス(第4図H)を発生する。この
リセツトパルスがモノマルチ15のリセツト端子
に供給され、リセツトパルスの前縁でモノマルチ
15がリセツトされる。 The gate pulse and the shaped burst signal are supplied to the AND gate 16, and only one predetermined wave of the shaped burst signal is extracted at the output of the AND gate 16, as shown in FIG. 4G. This AND gate 16
The output signal of is supplied to the monomulti 23. The monomulti 23 is triggered by the trailing edge of the output signal of the AND gate 16 and generates a narrow reset pulse (FIG. 4H) that falls to a low level. This reset pulse is supplied to the reset terminal of the monomulti 15, and the monomulti 15 is reset at the leading edge of the reset pulse.
モノマルチ15の出力に発生するゲートパルス
(第4図F)がモノマルチ22に供給される。モ
ノマルチ22は、ゲートパルスの後縁でトリガー
され、第4図Jに示すサンプリングパルスを発生
する。このサンプリングパルスが出力端子7に取
り出される。ゲートパルスの後縁は、バースト信
号により規定されたものであり、カラービデオ信
号の位相情報を持つものである。 A gate pulse (FIG. 4F) generated at the output of the monomulti 15 is supplied to the monomulti 22. Monomulti 22 is triggered on the trailing edge of the gate pulse and generates the sampling pulse shown in FIG. 4J. This sampling pulse is taken out to the output terminal 7. The trailing edge of the gate pulse is defined by the burst signal and has phase information of the color video signal.
モノマルチ15は、コンデンサ17と抵抗18
とからなり、抵抗18と並列に抵抗19及びスイ
ツチ20の直列回路が接続された時定数回路を有
している。このスイツチ20は、エンベロープ検
波回路21の検出信号により制御される。 Mono multi 15 has capacitor 17 and resistor 18
It has a time constant circuit in which a series circuit of a resistor 19 and a switch 20 is connected in parallel with the resistor 18. This switch 20 is controlled by a detection signal from an envelope detection circuit 21.
エンベロープ検波回路21には、波形整形回路
12からの整形バースト信号が供給され、エンベ
ロープ検波回路21がバースト信号の有無に応じ
たレベルの検出信号を発生する。検出信号は、第
4図Iに示すように、バースト信号が有る時にハ
イレベルとなり、バースト信号が無い時にローレ
ベルとなる。検出信号がハイレベルの時にスイツ
チ20がオフとされ、検出信号がローレベルの時
にスイツチ20がオンとされる。 The envelope detection circuit 21 is supplied with the shaped burst signal from the waveform shaping circuit 12, and the envelope detection circuit 21 generates a detection signal with a level depending on the presence or absence of the burst signal. As shown in FIG. 4I, the detection signal becomes high level when there is a burst signal, and becomes low level when there is no burst signal. When the detection signal is at a high level, the switch 20 is turned off, and when the detection signal is at a low level, the switch 20 is turned on.
スイツチ20がオフの時のモノマルチ15の時
定数は、コンデンサ17及び抵抗18により定ま
る。このコンデンサ17及び抵抗18による時定
数は、モノマルチ15の出力パルスのパルス幅が
第4図F中の破線で示すように、バースト信号の
所定の一波(第4図G)の位置を含むように、や
や長くなるように設定されている。 The time constant of the monomulti 15 when the switch 20 is off is determined by the capacitor 17 and the resistor 18. The time constant by this capacitor 17 and resistor 18 includes the position of a predetermined wave of the burst signal (FIG. 4G), as shown by the broken line in FIG. It is set to be slightly longer.
スイツチ20がオンの時のモノマルチ15の時
定数は、抵抗18及び19の並列接続とコンデン
サ17とで定まり、スイツチ20がオフ時の時定
数より小さくなる。このスイツチ20がオン時の
モノマルチ15の出力パルスのパルス幅とスイツ
チ20がオフ時にバースト信号の所定の一波によ
り、モノマルチ15がリセツトされた時のパルス
幅とが等しくなるように、抵抗19の値が選定さ
れる。 The time constant of the monomulti 15 when the switch 20 is on is determined by the parallel connection of the resistors 18 and 19 and the capacitor 17, and is smaller than the time constant when the switch 20 is off. A resistor is connected so that the pulse width of the output pulse of the monomulti 15 when the switch 20 is on is equal to the pulse width when the monomulti 15 is reset by a predetermined wave of the burst signal when the switch 20 is off. 19 values are selected.
第4図に示す波形図の前半は、バースト信号が
存在する時のもので、この波形図の後半は、垂直
ブランキング期間等のバースト信号が存在しない
時のものである。バースト信号が存在する時に
は、エンベロープ検波回路21の検出信号(第4
図I)がバースト信号の期間でハイレベルとな
る。従つて、スイツチ20がオフし、第4図Gの
前半に示すように、ANDゲート16の出力にバ
ースト信号の所定の一波が発生し、モノマルチ1
5のリセツトパルス(第4図H)が発生してい
る。 The first half of the waveform diagram shown in FIG. 4 is when a burst signal is present, and the second half of this waveform diagram is when a burst signal is not present, such as during a vertical blanking period. When a burst signal exists, the detection signal of the envelope detection circuit 21 (the fourth
I) becomes high level during the burst signal period. Therefore, the switch 20 is turned off, and a predetermined wave of the burst signal is generated at the output of the AND gate 16, as shown in the first half of FIG.
5 reset pulses (FIG. 4H) are generated.
バースト信号が存在しない時には、ANDゲー
ト16の出力にパルス信号が発生せず、エンベロ
ープ検波回路21の検出信号が第4図Iに示すよ
うに、ローレベルとなる。従つて、スイツチ20
がオンし、モノマルチ15の時定数が短くなる。
従つて、第4図Fに示すように、モノマルチ15
がリセツトされる時と同様のパルス幅を持つゲー
トパルスが発生する。このゲートパルスによりモ
ノマルチ22がトリガーされ、モノマルチ22に
より第4図Jに示すサンプリングパルスが形成さ
れる。 When there is no burst signal, no pulse signal is generated at the output of the AND gate 16, and the detection signal of the envelope detection circuit 21 becomes low level, as shown in FIG. 4I. Therefore, switch 20
turns on, and the time constant of the monomulti 15 becomes shorter.
Therefore, as shown in FIG. 4F, the monomulti 15
A gate pulse is generated with the same pulse width as when is reset. This gate pulse triggers the monomulti 22, and the monomulti 22 forms the sampling pulse shown in FIG. 4J.
モノマルチ15により形成されるゲートパルス
の前縁は、水平同期信号の前縁からモノマルチ1
4で規定される一定の時間遅れたものである。従
つて、このゲートパルスの前縁は、水平同期信号
の位相で示されるカラービデオ信号の位相情報を
有している。このため、バースト信号が存在しな
い区間でも、実際の時間軸変動分と殆ど一致した
位相のサンプリングパルス(第4図J)を発生で
き、時間軸誤差の検出を連続して行うことができ
る。 The leading edge of the gate pulse formed by the monomulti 15 is separated from the leading edge of the horizontal synchronization signal by the monomulti 1
It is delayed by a certain period of time specified in 4. Therefore, the leading edge of this gate pulse has phase information of the color video signal indicated by the phase of the horizontal synchronization signal. Therefore, even in a section where no burst signal exists, a sampling pulse (FIG. 4J) having a phase that almost matches the actual time axis variation can be generated, and time axis errors can be continuously detected.
上述の一実施例における波形整形回路12は、
第1図に示すように構成されている。 The waveform shaping circuit 12 in the above embodiment is as follows:
It is constructed as shown in FIG.
第1図において、31及び32がNPN型トラ
ンジスタを示し、トランジスタ31及び32の互
いのエミツタが共通接続される。この共通接続点
が電流源33を介して接地され、トランジスタ3
1及び32により差動アンプが構成される。トラ
ンジスタ31のベースから入力端子34が導出さ
れる。トランジスタ32のベースと接地間に基準
電源35が挿入される。 In FIG. 1, 31 and 32 indicate NPN transistors, and the emitters of the transistors 31 and 32 are commonly connected. This common connection point is grounded via a current source 33, and the transistor 3
1 and 32 constitute a differential amplifier. An input terminal 34 is led out from the base of the transistor 31. A reference power supply 35 is inserted between the base of the transistor 32 and ground.
トランジスタ36及び37の互いのエミツタが
共通接続され、この共通接続点がトランジスタ3
1のコレクタに接続される。トランジスタ38及
び39の互いのエミツタが共通接続され、この共
通接続点がトランジスタ32のコレクタに接続さ
れる。トランジスタ37のベースとトランジスタ
38のベースが互いに接続され、この接続点から
端子40が導出される。トランジスタ36のベー
スとトランジスタ39のベースが互いに接続さ
れ、この接続点と基準電源35との間に基準電源
41が挿入される。 The emitters of transistors 36 and 37 are commonly connected, and this common connection point is connected to transistor 3.
1 collector. The emitters of transistors 38 and 39 are commonly connected, and this common connection point is connected to the collector of transistor 32. The base of transistor 37 and the base of transistor 38 are connected to each other, and a terminal 40 is led out from this connection point. The base of transistor 36 and the base of transistor 39 are connected to each other, and a reference power source 41 is inserted between this connection point and reference power source 35 .
トランジスタ36のコレクタ及びトランジスタ
38のコレクタが電源端子42に接続される。ト
ランジスタ37のコレクタ及びトランジスタ39
のコレクタが抵抗43を介して電源端子42に接
続されると共に、バンドパスフイルタ44に接続
される。 A collector of transistor 36 and a collector of transistor 38 are connected to power supply terminal 42 . Collector of transistor 37 and transistor 39
The collector is connected to a power supply terminal 42 via a resistor 43 and also to a bandpass filter 44 .
バンドパスフイルタ44は、3.58MHzを中心周
波数とするフイルタで、Qの高い例えばセラミツ
クフイルタが用いられる。バンドパスフイルタ4
4の出力端子がリミツタアンプ45に接続され
る。リミツタアンプ45から出力端子46が導出
される。 The bandpass filter 44 is a filter having a center frequency of 3.58 MHz, and is made of, for example, a ceramic filter with a high Q. band pass filter 4
The output terminal of 4 is connected to a limiter amplifier 45. An output terminal 46 is led out from the limiter amplifier 45.
差動アンプを構成するトランジスタ31及び3
2のエミツタ共通接続点には、トランジスタ47
のエミツタが共通接続される。トランジスタ47
のコレクタが電源端子42に接続される。トラン
ジスタ47のベースから端子48が導出される。 Transistors 31 and 3 forming a differential amplifier
A transistor 47 is connected to the common connection point of the two emitters.
The emitters of the two are commonly connected. transistor 47
The collector of is connected to the power supply terminal 42. A terminal 48 is led out from the base of transistor 47.
バンドパスフイルタ11から出力されるクロマ
信号のカラーサブキヤリア成分及びバースト信号
は、端子34に供給される。周波数(1/2)H
(H:水平周波数)のパルスが端子40に供給さ
れ、バーストゲートパルスが端子48に供給され
る。 The color subcarrier component of the chroma signal and the burst signal output from the bandpass filter 11 are supplied to a terminal 34. Frequency (1/2) H
A pulse of ( H : horizontal frequency) is supplied to terminal 40, and a burst gate pulse is supplied to terminal 48.
端子48に供給されるバーストゲートパルスが
ローレベルの間は、トランジスタ31及び32が
差動アンプとして動作する。つまり、端子34に
供給されるバンドパスフイルタ11の出力に応じ
て、トランジスタ31に電流が流れ、トランジス
タ32には、これとは逆方向の差動電流が流れ
る。これらの互いに方向が異なつた電流は、トラ
ンジスタ36,37及びトランジスタ38及び3
9により、端子40に供給される周波数(1/2)
Hのパルスにしたがつて切り換えられて取り出さ
れる。 While the burst gate pulse supplied to the terminal 48 is at a low level, the transistors 31 and 32 operate as a differential amplifier. That is, in accordance with the output of the bandpass filter 11 supplied to the terminal 34, a current flows through the transistor 31, and a differential current in the opposite direction flows through the transistor 32. These currents with different directions flow through transistors 36 and 37 and transistors 38 and 3.
9, the frequency (1/2) supplied to terminal 40
It is switched and taken out according to the H pulse.
端子40に供給される周波数(1/2)Hのパル
スがハイレベルの間は、トランジスタ37,38
がオンし、トランジスタ36,39がオフする。
このため、トランジスタ31を流れる電流による
出力がバンドパスフイルタ44に供給される。 While the frequency (1/2) H pulse supplied to the terminal 40 is at a high level, the transistors 37 and 38
is turned on, and transistors 36 and 39 are turned off.
Therefore, an output due to the current flowing through the transistor 31 is supplied to the bandpass filter 44.
端子40に供給されるパルスがローレベルの間
は、トランジスタ36,39がオンし、トランジ
スタ37,38がオフする。このため、トランジ
スタ32を流れる逆方向の電流による出力がバン
ドパスフイルタ44に供給される。 While the pulse supplied to the terminal 40 is at a low level, the transistors 36 and 39 are turned on and the transistors 37 and 38 are turned off. Therefore, an output due to the current flowing in the opposite direction through the transistor 32 is supplied to the bandpass filter 44 .
端子48に供給されるバーストゲートパルスが
ハイレベルになると、トランジスタ31及び32
のエミツタの電位が上昇し、トランジスタ31及
び32がカツトオフする。このため、トランジス
タ31及び32は、差動アンプとして動作しなく
なる。 When the burst gate pulse supplied to the terminal 48 becomes high level, the transistors 31 and 32
The potential at the emitter of transistors 31 and 32 is cut off. Therefore, transistors 31 and 32 no longer operate as a differential amplifier.
従つて、バンドパスフイルタ44には、端子3
4に供給されるバンドパスフイルタ11の出力が
1水平区間毎反転され、バースト期間中のみ取り
出された出力が供給されるものとなる。これによ
り、バースト信号の位相が揃えられる。バンドパ
スフイルタ44から出力される位相の揃つたバー
スト信号(第4図B)がリミツタアンプ45に供
給される。バンドパスフイルタ44の出力がリミ
ツタアンプ45で整形され、第4図Cに示す位相
の揃つた整形バースト信号が出力端子46から取
り出される。 Therefore, the bandpass filter 44 has terminal 3.
The output of the bandpass filter 11 supplied to the filter 4 is inverted every horizontal section, and the output extracted only during the burst period is supplied. This aligns the phases of the burst signals. A phase-aligned burst signal (FIG. 4B) output from the bandpass filter 44 is supplied to a limiter amplifier 45. The output of the bandpass filter 44 is shaped by a limiter amplifier 45, and a shaped burst signal with aligned phases shown in FIG. 4C is taken out from an output terminal 46.
この考案に依れば、従来、リミツタアンプ51
と2つのスイツチ回路52,53により行われて
いたバースト信号の増幅、1水平区間毎の反転、
バースト信号の抜き取りを、トランジスタ31及
び32からなる差動アンプとトランジスタ47と
選択回路として動作するトランジスタ36,37
及び38,39とにより構成することができ、回
路規模が縮小できる。トランジスタ31及び32
からなる差動アンプは、互いのエミツタ共通接続
点にトランジスタ47のエミツタを接続すること
により、バースト区間のみ動作するように構成さ
れている。このため、遅延時間が短い。
According to this invention, conventionally, the limiter amplifier 51
and amplification of the burst signal performed by the two switch circuits 52 and 53, inversion for each horizontal section,
A differential amplifier consisting of transistors 31 and 32, a transistor 47, and transistors 36 and 37 operating as a selection circuit extract the burst signal.
, 38 and 39, the circuit scale can be reduced. Transistors 31 and 32
The differential amplifier is configured to operate only during the burst period by connecting the emitters of the transistors 47 to a common emitter connection point. Therefore, the delay time is short.
第1図はこの考案の一実施例における波形整形
回路の接続図、第2図はこの考案の一実施例のブ
ロツク図、第3図はこの考案の一実施例における
サンプリングパルス発生回路のブロツク図、第4
図はこの考案の一実施例の説明に用いる各部波形
図、第5図は従来の時間軸補正装置の一例のブロ
ツク図、第6図は従来の時間軸補正装置の説明に
用いる各部波形図、第7図は従来の時間軸補正装
置における波形整形回路のブロツク図、第8図は
従来の時間軸補正装置の説明のための略線図であ
る。
図面における主要な符号の説明、31,32…
…差動アンプを構成するトランジスタ、34……
入力端子、40……(1/2)Hのパルス入力端子、
47……差動アンプの動作を制御するトランジス
タ、48……ゲートパルス入力端子。
Fig. 1 is a connection diagram of a waveform shaping circuit in an embodiment of this invention, Fig. 2 is a block diagram of an embodiment of this invention, and Fig. 3 is a block diagram of a sampling pulse generation circuit in an embodiment of this invention. , 4th
5 is a block diagram of an example of a conventional time axis correction device. FIG. 6 is a waveform diagram of various parts used to explain a conventional time axis correction device. FIG. 7 is a block diagram of a waveform shaping circuit in a conventional time axis correction device, and FIG. 8 is a schematic diagram for explaining the conventional time axis correction device. Explanation of main symbols in the drawings, 31, 32...
...Transistors forming the differential amplifier, 34...
Input terminal, 40...(1/2) H pulse input terminal,
47...Transistor for controlling the operation of the differential amplifier, 48...Gate pulse input terminal.
Claims (1)
ースト信号検出回路と、上記バースト信号検出回
路からの位相が揃えられたバースト信号と基準信
号とを位相比較するための位相比較回路と、上記
位相比較回路の出力によつて上記再生ビデオ信号
の時間軸変動分を除去するための時間軸補正手段
とを有する時間軸補正装置であつて、 上記バースト信号検出回路は、 ベースに1水平期間毎に位相反転したバースト
信号を含む上記再生ビデオ信号が供給される第1
のトランジスタ31及びそのベースが基準電源と
接続された第2のトランジスタ32の互いのエミ
ツタを共通接続し、 互いのエミツタを共通接続した第3及び第4の
トランジスタ36,37の接続点を上記第1のト
ランジスタ31のコレクタに接続し、 互いのエミツタを共通接続した第5及び第6の
トランジスタ38,39の接続点を上記第2のト
ランジスタ32のコレクタに接続し、 上記第3及び第6のトランジスタ36,39の
ベースを共通接続し、且つその接続点に基準電源
を接続し、 上記第4及び第5のトランジスタ37,38の
ベースを共通接続し、且つその接続点に水平周波
数の1/2の周波数の信号を供給し、 そのベースにバーストゲートパルスが入力され
ることによつて、上記バースト信号を含む期間以
外では上記第1及び第2のトランジスタ31,3
2からなる差動アンプを不動作とするための第7
のトランジスタ47のエミツタを上記第1及び第
2のトランジスタ31,32のエミツタ接続点に
接続し、 上記第4及び第6のトランジスタ37,39の
コレクタから位相の揃つたたバースト信号を出力
する構成とされていることを特徴とする時間軸補
正装置。[Claims for Utility Model Registration] A burst signal detection circuit to which a reproduced video signal from a recording medium is supplied, and a phase comparison between the phase-aligned burst signal from the burst signal detection circuit and a reference signal. A time axis correction device comprising a comparison circuit and a time axis correction means for removing a time axis variation of the reproduced video signal using the output of the phase comparison circuit, the burst signal detection circuit comprising: a base; The first video signal is supplied with the reproduced video signal including a burst signal whose phase is inverted every horizontal period.
The emitters of the transistor 31 and the second transistor 32 whose bases are connected to the reference power source are connected in common, and the connection point of the third and fourth transistors 36 and 37, which have their emitters connected in common, is The fifth and sixth transistors 38 and 39, whose emitters are commonly connected, are connected to the collector of the first transistor 31, and the connection point of the fifth and sixth transistors 38 and 39 is connected to the collector of the second transistor 32; The bases of the transistors 36 and 39 are commonly connected, and a reference power source is connected to the connection point, and the bases of the fourth and fifth transistors 37 and 38 are commonly connected, and the connection point is connected to 1/1 of the horizontal frequency. By supplying a signal with a frequency of 2 and inputting a burst gate pulse to its base, the first and second transistors 31 and 3 operate in a period other than the period including the burst signal.
7 for inactivating the differential amplifier consisting of 2.
The emitter of the transistor 47 is connected to the emitter connection point of the first and second transistors 31 and 32, and a phase-aligned burst signal is output from the collectors of the fourth and sixth transistors 37 and 39. A time axis correction device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985044605U JPH0513110Y2 (en) | 1985-03-27 | 1985-03-27 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985044605U JPH0513110Y2 (en) | 1985-03-27 | 1985-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61162189U JPS61162189U (en) | 1986-10-07 |
JPH0513110Y2 true JPH0513110Y2 (en) | 1993-04-06 |
Family
ID=30557331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985044605U Expired - Lifetime JPH0513110Y2 (en) | 1985-03-27 | 1985-03-27 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513110Y2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698984A (en) * | 1980-01-11 | 1981-08-08 | Sony Corp | Phase inverting circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59180576U (en) * | 1983-05-18 | 1984-12-03 | パイオニア株式会社 | Time axis correction device |
-
1985
- 1985-03-27 JP JP1985044605U patent/JPH0513110Y2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698984A (en) * | 1980-01-11 | 1981-08-08 | Sony Corp | Phase inverting circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS61162189U (en) | 1986-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0513110Y2 (en) | ||
JPS6127817B2 (en) | ||
JPS597272B2 (en) | color synchronization circuit | |
JPH0522735A (en) | Burst separating circuit | |
JPH0237752B2 (en) | ||
JPH04245892A (en) | Clamping device for time base correction device | |
JPS6214785Y2 (en) | ||
JPS5941670Y2 (en) | Synchronous separation stabilization circuit | |
JPH02218278A (en) | Fm modulation circuit | |
JPS6340896Y2 (en) | ||
JPH0763190B2 (en) | Video signal processor | |
JPH0439147B2 (en) | ||
JPH01188193A (en) | Signal format discriminating system for color video recording information | |
JPH078016B2 (en) | Horizontal AFC circuit | |
JP2526905B2 (en) | Video signal processing circuit | |
JPH0430866Y2 (en) | ||
JPS5929433Y2 (en) | Differential amplifier circuit | |
JPS649798B2 (en) | ||
JPH04358355A (en) | Fm audio signal recording/reproducing device | |
JPH01305785A (en) | Jitter correction device | |
JPS6244754B2 (en) | ||
JPS63151290A (en) | Color signal processor | |
JPH0414657A (en) | Digital signal processor | |
JPS59104732A (en) | Reproducing device | |
JPS61146081A (en) | Noise elimination circuit |