JPH05129853A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05129853A
JPH05129853A JP3287581A JP28758191A JPH05129853A JP H05129853 A JPH05129853 A JP H05129853A JP 3287581 A JP3287581 A JP 3287581A JP 28758191 A JP28758191 A JP 28758191A JP H05129853 A JPH05129853 A JP H05129853A
Authority
JP
Japan
Prior art keywords
magnetic head
read amplifier
circuit
integrated circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3287581A
Other languages
Japanese (ja)
Other versions
JP3106612B2 (en
Inventor
Takeshi Hirose
豪 廣瀬
Maki Yoshinaga
眞樹 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP03287581A priority Critical patent/JP3106612B2/en
Publication of JPH05129853A publication Critical patent/JPH05129853A/en
Application granted granted Critical
Publication of JP3106612B2 publication Critical patent/JP3106612B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To prevent a cascade transistor provided in a read amplifier (RA), etc., from being electrostatically destroyed without increasing the input capacity by blocking a large current to flow to the emitter of the cascade transistor by impressing a serge voltage to the external terminal of a magnetic head driving integrated circuit without affecting the operating characteristic of the RA. CONSTITUTION:Between the emitters of cascade transistors T1 and T2 provided in the RA, etc., of the magnetic head driving integrated circuit and the bases or a high potential side power supply voltage VCC of the circuit, a pair of diodes D1 and D2 are provided while respectively coupling the anodes to the emitter of the cascade transistor T1 or T2 and coupling the cathodes to the base of the cascade transistor T1 or T2 or the high potential side power supply voltage VCC.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置に関し、
例えば、リードアンプを含む磁気ヘッド駆動集積回路等
に利用して特に有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
For example, the present invention relates to a technology particularly effective for use in a magnetic head drive integrated circuit including a read amplifier.

【0002】[0002]

【従来の技術】磁気ディスクを記憶媒体とする磁気ディ
スク装置がある。これらの磁気ディスク装置は、磁気ヘ
ッドに所定の書き込み電流を与えるライトアンプとその
読み出し信号を増幅するリードアンプとを含む磁気ヘッ
ド駆動集積回路を備える。
2. Description of the Related Art There is a magnetic disk device using a magnetic disk as a storage medium. These magnetic disk devices include a magnetic head drive integrated circuit including a write amplifier that applies a predetermined write current to the magnetic head and a read amplifier that amplifies the read signal.

【0003】リードアンプを含む磁気ヘッド駆動集積回
路については、例えば、特開昭60−201505号公
報等に記載されている。
A magnetic head driving integrated circuit including a read amplifier is described in, for example, Japanese Patent Application Laid-Open No. 60-201105.

【0004】[0004]

【発明が解決しようとする課題】図3には、この発明に
先立って本願発明者等が開発したリードアンプRAの回
路図が示されている。同図において、リードアンプRA
は、一対の差動トランジスタT3及びT4を含む。これ
らの差動トランジスタのベースには、対応する外部端子
を介して磁気ヘッドMHの非反転読み出し信号RIT又
は反転読み出し信号RIBがそれぞれ供給され、そのコ
レクタは、一対のカスコードトランジスタT1又はT2
を介してリードアンプRAの反転出力端子ROB又は非
反転出力端子ROTにそれぞれ結合される。反転出力端
子ROB又は非反転出力端子ROTには、図示されない
メインアンプMAの非反転又は反転入力端子がそれぞれ
結合される。カスコードトランジスタT1及びT2は、
いわゆる容量カットトランジスタとして機能し、メイン
アンプMAの比較的大きな入力容量によって磁気ヘッド
MH側からみたリードアンプRAの入力容量が増大する
のを防止すべく作用する。これにより、リードアンプR
Aの高周波特性が改善され、磁気ディスク装置のデータ
レートが高められるものとなる。
FIG. 3 shows a circuit diagram of a read amplifier RA developed by the inventors of the present invention prior to the present invention. In the figure, the read amplifier RA
Includes a pair of differential transistors T3 and T4. The non-inverted read signal RIT or the inverted read signal RIB of the magnetic head MH is supplied to the bases of these differential transistors via the corresponding external terminals, and the collector thereof has a pair of cascode transistors T1 or T2.
Are connected to the inverting output terminal ROB or the non-inverting output terminal ROT of the read amplifier RA, respectively. The inverting output terminal ROB or the non-inverting output terminal ROT is coupled to the non-inverting or inverting input terminal of the main amplifier MA (not shown), respectively. The cascode transistors T1 and T2 are
It functions as a so-called capacitance cut transistor, and acts to prevent the input capacitance of the read amplifier RA as viewed from the magnetic head MH side from increasing due to the relatively large input capacitance of the main amplifier MA. As a result, the read amplifier R
The high frequency characteristics of A are improved, and the data rate of the magnetic disk device is increased.

【0005】ところで、差動トランジスタT3及びT4
のベースは、前述のように、磁気ヘッド駆動集積回路の
外部端子を介して磁気ヘッドMHに結合されるため、比
較的大きなサージ電圧が印加される可能性がある。外部
端子に印加されるサージ電圧は、比較的大きな増幅率を
持つべく比較的大きなサイズで形成される入力トランジ
スタT3及びT4には影響を及ぼさず、これらの入力ト
ランジスタのコレクタ側に設けられ比較的小さなサイズ
で形成されるカスコードトランジスタT1及びT2の静
電破壊を招く。しかるに、図3のリードアンプRAで
は、カスコードトランジスタT1及びT2のエミッタと
入力トランジスタT3及びT4のコレクタとの間の配線
を引き回してその配線長を長くすることにより、カスコ
ードトランジスタT1及びT2の静電破壊を防止する方
法を採っている。
By the way, the differential transistors T3 and T4
As described above, since the base is coupled to the magnetic head MH via the external terminal of the magnetic head drive integrated circuit, a relatively large surge voltage may be applied. The surge voltage applied to the external terminal does not affect the input transistors T3 and T4 formed in a relatively large size so as to have a relatively large amplification factor, and is provided on the collector side of these input transistors. This causes electrostatic breakdown of the cascode transistors T1 and T2 formed in a small size. However, in the read amplifier RA of FIG. 3, the wiring between the emitters of the cascode transistors T1 and T2 and the collectors of the input transistors T3 and T4 is laid out to lengthen the wiring length, whereby the electrostatic capacitance of the cascode transistors T1 and T2 is increased. We have adopted a method to prevent destruction.

【0006】しかしながら、図3のリードアンプRAで
は、カスコードトランジスタT1及びT2のエミッタと
入力トランジスタT3及びT4のコレクタとの間の配線
長が長くされることによって、逆に入力トランジスタT
3及びT4のコレクタ容量が大きくなり、磁気ヘッドM
HからみたリードアンプRAの入力容量が増大する。そ
の結果、リードアンプRAの高周波特性が劣化して、磁
気ディスク装置のデータレートの高速化が制限されると
いう問題が生じた。
However, in the read amplifier RA of FIG. 3, the wiring length between the emitters of the cascode transistors T1 and T2 and the collectors of the input transistors T3 and T4 is lengthened, and conversely the input transistor T is reversed.
3 and T4 have large collector capacitances, and the magnetic head M
The input capacitance of the read amplifier RA when viewed from H increases. As a result, the high-frequency characteristic of the read amplifier RA is deteriorated, and there is a problem that the increase in the data rate of the magnetic disk device is limited.

【0007】この発明の目的は、その入力容量を増大さ
せることなく、リードアンプ等に含まれるカスコードト
ランジスタの静電破壊を防止することにある。この発明
の他の目的は、その高周波特性及びデータレートを犠牲
にすることなく、リードアンプひいては磁気ディスク装
置等の信頼性を高めることにある。
An object of the present invention is to prevent electrostatic breakdown of a cascode transistor included in a read amplifier or the like without increasing its input capacitance. Another object of the present invention is to improve the reliability of the read amplifier and eventually the magnetic disk drive without sacrificing the high frequency characteristics and the data rate.

【0008】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド駆動集積回路のリ
ードアンプ等に含まれるカスコードトランジスタのエミ
ッタとそのベースあるいは回路の高電位側電源電圧との
間に、そのアノードがカスコードトランジスタのエミッ
タに結合されそのカソードがカスコードトランジスタの
ベースあるいは回路の高電位側電源電圧に結合される一
対のダイオードを設ける。
The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows. That is, between the emitter of the cascode transistor included in the read amplifier of the magnetic head drive integrated circuit and the base thereof or the power supply voltage on the high potential side of the circuit, its anode is coupled to the emitter of the cascode transistor and its cathode is connected to the cascode transistor. A pair of diodes are provided which are coupled to the high side power supply voltage of the base or circuit.

【0010】[0010]

【作用】上記手段によれば、リードアンプの動作特性に
影響を与えることなく、磁気ヘッド駆動集積回路の外部
端子にサージ電圧が印加されることによってカスコード
トランジスタのエミッタに流れ込もうとする大電流を阻
止することができる。これにより、その入力容量の増大
を招くことなく、リードアンプ等に含まれるカスコード
トランジスタの静電破壊を防止できる。その結果、その
高周波特性及びデータレートを犠牲にすることなく、リ
ードアンプひいては磁気ディスク装置等の信頼性を高め
ることができる。
According to the above means, the surge current is applied to the external terminal of the magnetic head drive integrated circuit without affecting the operation characteristics of the read amplifier, and the large current that tends to flow into the emitter of the cascode transistor. Can be blocked. As a result, electrostatic damage to the cascode transistor included in the read amplifier or the like can be prevented without increasing the input capacitance. As a result, it is possible to improve the reliability of the read amplifier and eventually of the magnetic disk device and the like without sacrificing the high frequency characteristics and the data rate.

【0011】[0011]

【実施例】図1には、この発明が適用されたリードアン
プRAの第1の実施例の回路図が示されている。同図を
もとに、この実施例のリードアンプRAの構成と動作の
概要ならびにその特徴について説明する。なお、リード
アンプRAは、磁気ディスク装置の磁気ヘッド駆動集積
回路に搭載される。磁気ヘッド駆動集積回路は、さらに
磁気ヘッドに所定の書き込み電流を与える図示されない
書き込み系回路を含む。図1の回路素子は、磁気ヘッド
駆動集積回路の図示されない他の回路素子とともに、単
結晶シリコンのような1個の半導体基板上に形成され
る。以下の回路図において、図示されるトランジスタ
(この明細書では、バイポーラトランジスタのことを単
にトランジスタと略称する)は、特に制限されないが、
すべてNPN型バイポーラトランジスタである。
1 is a circuit diagram of a first embodiment of a read amplifier RA to which the present invention is applied. Based on the figure, the outline and characteristics of the configuration and operation of the read amplifier RA of this embodiment will be described. The read amplifier RA is mounted on the magnetic head drive integrated circuit of the magnetic disk device. The magnetic head drive integrated circuit further includes a write system circuit (not shown) that applies a predetermined write current to the magnetic head. The circuit element of FIG. 1 is formed on one semiconductor substrate such as single crystal silicon together with other circuit elements (not shown) of the magnetic head driving integrated circuit. In the following circuit diagrams, the illustrated transistors (in this specification, bipolar transistors are simply referred to as transistors) are not particularly limited,
All are NPN bipolar transistors.

【0012】図1において、この実施例のリードアンプ
RAは、一対の差動トランジスタT3及びT4を含む。
これらの差動トランジスタのベースには、磁気ヘッド駆
動集積回路の対応する外部端子を介して磁気ヘッドMH
の非反転読み出し信号RIT又は反転読み出し信号RI
Bがそれぞれ供給され、その共通結合されたエミッタ
は、定電流源S1を介して回路の低電位側電源電圧VE
Eに結合される。差動トランジスタT3及びT4のコレ
クタは、対応するカスコードトランジスタT1又はT2
を介してリードアンプRAの反転出力端子ROB又は非
反転出力端子ROTにそれぞれ結合され、さらに対応す
る負荷抵抗R1又はR2を介して回路の高電位側電源電
圧VCCに結合される。なお、回路の高電位側電源電圧
VCCは、特に制限されないが、+5Vのような正の電
源電圧とされ、回路の低電位側電源電圧VEEは−5.
2Vのような負の電源電圧とされる。
In FIG. 1, the read amplifier RA of this embodiment includes a pair of differential transistors T3 and T4.
The magnetic head MH is connected to the bases of these differential transistors via corresponding external terminals of the magnetic head drive integrated circuit.
Non-inverted read signal RIT or inverted read signal RI
B is supplied to each of them, and the common-coupled emitters of the same are connected to the low-potential-side power supply voltage VE of the circuit via the constant current source S1.
Bound to E. The collectors of the differential transistors T3 and T4 are the corresponding cascode transistors T1 or T2.
Is connected to the inverting output terminal ROB or the non-inverting output terminal ROT of the read amplifier RA, respectively, and is further connected to the high potential side power supply voltage VCC of the circuit via the corresponding load resistor R1 or R2. The high-potential-side power supply voltage VCC of the circuit is not particularly limited, but is a positive power-supply voltage such as + 5V, and the low-potential-side power supply voltage VEE of the circuit is -5.
It is a negative power supply voltage such as 2V.

【0013】リードアンプRAの非反転出力端子ROT
及び反転出力端子ROBには、磁気ヘッド駆動集積回路
の図示されないメインアンプMAが結合される。また、
カスコードトランジスタT1及びT2のベースは、回路
の接地電位に結合される。これにより、差動トランジス
タT3及びT4は、差動増幅回路を構成し、磁気ヘッド
MHから出力される非反転読み出し信号RIT及び反転
読み出し信号RIBを増幅して、リードアンプRAの非
反転出力端子ROT及び反転出力端子ROBに出力す
る。また、カスコードトランジスタT1及びT2は、い
わゆる容量カットトランジスタとして機能し、メインア
ンプMAの比較的大きな入力容量によってリードアンプ
RAの入力容量が増大するのを防止すべく作用する。そ
の結果、リードアンプRAの高周波特性が改善され、磁
気ディスク装置のデータレートが高速化されるものとな
る。
Non-inverting output terminal ROT of read amplifier RA
A main amplifier MA (not shown) of the magnetic head driving integrated circuit is coupled to the and the inverting output terminal ROB. Also,
The bases of cascode transistors T1 and T2 are coupled to the circuit ground potential. As a result, the differential transistors T3 and T4 form a differential amplifier circuit, amplify the non-inverted read signal RIT and the inverted read signal RIB output from the magnetic head MH, and output the non-inverted output terminal ROT of the read amplifier RA. And the inverted output terminal ROB. Further, the cascode transistors T1 and T2 function as so-called capacitance cut transistors, and act to prevent the input capacitance of the read amplifier RA from increasing due to the relatively large input capacitance of the main amplifier MA. As a result, the high frequency characteristics of the read amplifier RA are improved and the data rate of the magnetic disk device is increased.

【0014】この実施例において、リードアンプRA
は、さらに、そのアノードがカスコードトランジスタT
1及びT2のエミッタにそれぞれ結合されそのカソード
がこれらのトランジスタのベースにそれぞれ結合される
一対のダイオードD1及びD2を含む。前述のように、
入力トランジスタT3及びT4のベースは磁気ヘッド駆
動集積回路の対応する外部端子を介して磁気ヘッドMH
に結合され、比較的大きなサージ電圧が印加される可能
性がある。これらの外部端子に印加された正のサージ電
圧は、入力トランジスタT3及びT4のベース・コレク
タ容量を介してカスコードトランジスタT1及びT2の
エミッタに伝達される。このとき、ダイオードD1及び
D2はオン状態となり、サージ電圧にともなう大電流が
カスコードトランジスタT1及びT2のエミッタに流れ
込むのを阻止する。その結果、カスコードトランジスタ
T1及びT2の静電破壊を防止し、リードアンプRAひ
いては磁気ディスク装置の信頼性を高めることができる
ものとなる。
In this embodiment, the read amplifier RA
Has a cascode transistor T
1 and T2 includes a pair of diodes D1 and D2, respectively, which are coupled to the emitters and whose cathodes are coupled to the bases of these transistors, respectively. As aforementioned,
The bases of the input transistors T3 and T4 are connected to the magnetic head MH via the corresponding external terminals of the magnetic head drive integrated circuit.
And a relatively large surge voltage may be applied. The positive surge voltage applied to these external terminals is transmitted to the emitters of the cascode transistors T1 and T2 via the base-collector capacitances of the input transistors T3 and T4. At this time, the diodes D1 and D2 are turned on, and a large current due to the surge voltage is prevented from flowing into the emitters of the cascode transistors T1 and T2. As a result, electrostatic breakdown of the cascode transistors T1 and T2 can be prevented, and the reliability of the read amplifier RA and eventually the magnetic disk device can be improved.

【0015】なお、磁気ヘッド駆動集積回路の外部端子
にサージ電圧が印加されない通常の状態において、ダイ
オードD1及びD2は逆バイアス状態とされ、オフ状態
とされる。このため、これらのダイオードが設けられる
ことよりリードアンプRAの動作特性が影響を受けるこ
とはなく、カスコードトランジスタT1及びT2による
入力容量の削減効果も失われることはない。
Incidentally, in a normal state in which the surge voltage is not applied to the external terminal of the magnetic head driving integrated circuit, the diodes D1 and D2 are reverse biased and are turned off. Therefore, the provision of these diodes does not affect the operation characteristics of the read amplifier RA, and the effect of reducing the input capacitance by the cascode transistors T1 and T2 is not lost.

【0016】図2には、この発明が適用されたリードア
ンプRAの第2の実施例の回路図が示されている。な
お、このリードアンプRAは、前記図1の実施例を基本
的に踏襲するものであるため、これと異なる部分につい
てのみ説明を追加する。
FIG. 2 shows a circuit diagram of a second embodiment of the read amplifier RA to which the present invention is applied. Since this read amplifier RA basically follows the embodiment of FIG. 1, description will be added only to portions different from this.

【0017】図2において、この実施例のリードアンプ
RAは、カスコードトランジスタT1及びT2のエミッ
タと回路の高電位側電源電圧VCCとの間に設けられる
一対のダイオードD3及びD4を含む。これらのダイオ
ードは、磁気ヘッド駆動集積回路の外部端子から入力ト
ランジスタT3及びT4のベース・コレクタ容量を介し
てカスコードトランジスタT1及びT2のエミッタに伝
達されるサージ電圧のレベルが高電位側電源電圧VCC
の電位すなわち+5Vを超えるとき、選択的にオン状態
となり、これらのサージ電圧によってカスコードトラン
ジスタT1及びT2のエミッタに流れ込もうとする大電
流を阻止する。その結果、この実施例のリードアンプR
Aでも、前記図1の実施例と同様な効果を得ることがで
き、その高周波特性やデータレートを犠牲にすることな
く、リードアンプひいては磁気ディスク装置の信頼性を
高めることができるものとなる。
In FIG. 2, the read amplifier RA of this embodiment includes a pair of diodes D3 and D4 provided between the emitters of the cascode transistors T1 and T2 and the high potential side power supply voltage VCC of the circuit. In these diodes, the level of the surge voltage transmitted from the external terminal of the magnetic head drive integrated circuit to the emitters of the cascode transistors T1 and T2 via the base-collector capacitances of the input transistors T3 and T4 is the high-potential-side power supply voltage VCC.
When the potential of the cascode transistors T1 and T2 exceeds the potential of + 5V, ie, + 5V, the surge voltage prevents a large current from flowing into the emitters of the cascode transistors T1 and T2. As a result, the read amplifier R of this embodiment is
Even in A, the same effects as those of the embodiment of FIG. 1 can be obtained, and the reliability of the read amplifier and eventually the magnetic disk device can be improved without sacrificing the high frequency characteristics and the data rate.

【0018】以上の二つの実施例に示されるように、こ
の発明をリードアンプを含む磁気ヘッド駆動集積回路等
の半導体装置に適用することで、次のような作用効果を
得ることができる。すなわち、 (1)磁気ヘッド駆動集積回路のリードアンプ等に含ま
れるカスコードトランジスタのエミッタとそのベースあ
るいは回路の高電位側電源電圧との間に、そのアノード
がカスコードトランジスタのエミッタに結合されそのカ
ソードがカスコードトランジスタのベースあるいは回路
の高電位側電源電圧に結合される一対のダイオードを設
けることで、磁気ヘッド駆動集積回路の対応する外部端
子にサージ電圧が印加されることによってカスコードト
ランジスタのエミッタに流れ込もうとする大電流を阻止
できるという効果が得られる。 (2)上記(1)項により、その入力容量の増大を招く
ことなく、リードアンプに含まれるカスコードトランジ
スタの静電破壊を防止することができるという効果が得
られる。 (3)上記(1)項及び(2)項により、その高周波特
性及びデータレートを犠牲にすることなく、リードアン
プひいては磁気ディスク装置等の信頼性を高めることが
できるという効果が得られる。
As shown in the above two embodiments, by applying the present invention to a semiconductor device such as a magnetic head drive integrated circuit including a read amplifier, the following operational effects can be obtained. That is, (1) between the emitter of the cascode transistor included in the read amplifier of the magnetic head driving integrated circuit and the base thereof or the high-potential side power supply voltage of the circuit, its anode is coupled to the emitter of the cascode transistor and its cathode is By providing a pair of diodes that are coupled to the base of the cascode transistor or the power supply voltage on the high-potential side of the circuit, surge voltage is applied to the corresponding external terminals of the magnetic head drive integrated circuit and flows into the emitter of the cascode transistor. The effect that an attempted large current can be blocked is obtained. (2) According to the above item (1), it is possible to prevent an electrostatic breakdown of the cascode transistor included in the read amplifier without increasing the input capacitance thereof. (3) According to the above items (1) and (2), it is possible to improve the reliability of the read amplifier and eventually the magnetic disk device without sacrificing the high frequency characteristics and the data rate.

【0019】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図1及び図2において、リードアンプRAは、非反
転読み出し信号RIT又は反転読み出し信号RIBのみ
を受けるものであってもよいし、差動増幅回路を基本構
成とする必要もない。リードアンプRAの具体的な回路
構成は、これらの実施例による制約を受けないし、電源
電圧の極性及び絶対値ならびにトランジスタの導電型等
は、種々の実施形態を採りうる。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in FIGS. 1 and 2, the read amplifier RA may receive only the non-inverted read signal RIT or the inverted read signal RIB, and the differential amplifier circuit does not have to be a basic configuration. The specific circuit configuration of the read amplifier RA is not restricted by these examples, and the polarity and absolute value of the power supply voltage, the conductivity type of the transistor, and the like can adopt various embodiments.

【0020】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドアンプを含む磁気ヘッド駆動集積回路に適用した場合
について説明したが、それに限定されるものではなく、
例えば、リードアンプとして単体で形成されるものや同
様なリードアンプを含む各種の集積回路装置等にも適用
できる。この発明は、少なくともカスコードトランジス
タを含む半導体装置ならびにこのような半導体装置を含
むシステムに広く適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to a magnetic head drive integrated circuit including a read amplifier which is the field of application which is the background of the invention has been described, but the invention is not limited to this. Without
For example, the present invention can be applied to various types of integrated circuit devices including a read amplifier that is formed as a single unit or a similar read amplifier. The present invention can be widely applied to a semiconductor device including at least a cascode transistor and a system including such a semiconductor device.

【0021】[0021]

【発明の効果】本願によって開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド駆動集積回路のリ
ードアンプ等に含まれるカスコードトランジスタのエミ
ッタとそのベースあるいは回路の高電位側電源電圧との
間に、そのアノードがカスコードトランジスタのエミッ
タに結合されそのカソードがカスコードトランジスタの
ベースあるいは回路の高電位側電源電圧に結合される一
対のダイオードを設けることで、磁気ヘッド駆動集積回
路等の対応する外部端子にサージ電圧が印加されること
によってカスコードトランジスタのエミッタに流れ込も
うとする大電流を阻止することができる。これにより、
その入力容量の増大を招くことなく、リードアンプ等に
含まれるカスコードトランジスタの静電破壊を防止でき
る。その結果、その高周波特性及びデータレートを犠牲
にすることなく、リードアンプひいては磁気ディスク装
置等の信頼性を高めることができる。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, between the emitter of the cascode transistor included in the read amplifier of the magnetic head drive integrated circuit and the base thereof or the power supply voltage on the high potential side of the circuit, its anode is coupled to the emitter of the cascode transistor and its cathode is connected to the cascode transistor. By providing a pair of diodes that are coupled to the power supply voltage on the high potential side of the base or circuit, surge voltage is applied to the corresponding external terminals of the magnetic head drive integrated circuit or the like to try to flow into the emitter of the cascode transistor. It is possible to prevent a large current from flowing. This allows
The electrostatic breakdown of the cascode transistor included in the read amplifier or the like can be prevented without increasing the input capacitance. As a result, it is possible to improve the reliability of the read amplifier and eventually of the magnetic disk device and the like without sacrificing the high frequency characteristics and the data rate.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明が適用されたリードアンプの第1の実
施例を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a read amplifier to which the present invention is applied.

【図2】この発明が適用されたリードアンプの第2の実
施例を示す回路図である。
FIG. 2 is a circuit diagram showing a second embodiment of a read amplifier to which the present invention is applied.

【図3】この発明に先立って本願発明者等が開発したリ
ードアンプの回路図である。
FIG. 3 is a circuit diagram of a read amplifier developed by the inventors of the present application prior to the present invention.

【符号の説明】[Explanation of symbols]

RA・・・リードアンプ、MH・・・磁気ヘッド、MA
・・・メインアンプ。T1〜T4・・・NPN型バイポ
ーラトランジスタ、D1〜D4・・・ダイオード、R1
〜R2・・・抵抗、S1・・・定電流源。
RA ... Read amplifier, MH ... Magnetic head, MA
... Main amplifier. T1 to T4 ... NPN type bipolar transistor, D1 to D4 ... Diode, R1
~ R2 ... Resistor, S1 ... Constant current source.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 そのベースに所定の入力信号を受ける入
力トランジスタと、上記入力トランジスタのコレクタと
回路の出力端子との間に設けられるカスコードトランジ
スタと、そのアノードが上記カスコードトランジスタの
エミッタに結合されそのカソードが上記カスコードトラ
ンジスタのベースあるいは回路の高電位側電源電圧に結
合されるダイオードとを含む増幅回路を具備することを
特徴とする半導体装置。
1. An input transistor having a base for receiving a predetermined input signal, a cascode transistor provided between a collector of the input transistor and an output terminal of the circuit, and an anode thereof coupled to an emitter of the cascode transistor. A semiconductor device comprising: an amplifier circuit including a cathode whose cathode is coupled to a base of the cascode transistor or a high-potential side power supply voltage of the circuit.
【請求項2】 上記入力信号は、非反転及び反転入力信
号からなるものであて、上記増幅回路は、上記非反転及
び反転入力信号に対応して設けられる一対の上記入力ト
ランジスタ及びカスコードトランジスタならびにダイオ
ードを含むものであることを特徴とする請求項1の半導
体装置。
2. The input signal comprises non-inverted and inverted input signals, and the amplifier circuit includes a pair of the input transistor, cascode transistor and diode provided corresponding to the non-inverted and inverted input signals. The semiconductor device according to claim 1, which includes:
【請求項3】 上記半導体装置は、磁気ディスク装置の
磁気ヘッド駆動集積回路であって、上記増幅回路は、上
記磁気ヘッド駆動集積回路に含まれるリードアンプであ
ることを特徴とする請求項1又は請求項2の半導体装
置。
3. The semiconductor device is a magnetic head drive integrated circuit of a magnetic disk device, and the amplifier circuit is a read amplifier included in the magnetic head drive integrated circuit. The semiconductor device according to claim 2.
JP03287581A 1991-11-01 1991-11-01 Semiconductor device Expired - Fee Related JP3106612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03287581A JP3106612B2 (en) 1991-11-01 1991-11-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03287581A JP3106612B2 (en) 1991-11-01 1991-11-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH05129853A true JPH05129853A (en) 1993-05-25
JP3106612B2 JP3106612B2 (en) 2000-11-06

Family

ID=17719166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03287581A Expired - Fee Related JP3106612B2 (en) 1991-11-01 1991-11-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3106612B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181501B1 (en) 1997-05-26 2001-01-30 Fujitsu Limited Information recording and reproducing apparatus having an improved high frequency characteristic for a reproduction signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181501B1 (en) 1997-05-26 2001-01-30 Fujitsu Limited Information recording and reproducing apparatus having an improved high frequency characteristic for a reproduction signal

Also Published As

Publication number Publication date
JP3106612B2 (en) 2000-11-06

Similar Documents

Publication Publication Date Title
JP2990889B2 (en) Magnetic head drive circuit
JP2703983B2 (en) Linear amplifier with transient current boost
US5751171A (en) Predriver for fast current switching through a two-terminal inductive load
US5781046A (en) Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load
US6490301B1 (en) Laser drive device
JPS61214807A (en) Amplification circuit
US10862437B2 (en) Amplification device
JP3106612B2 (en) Semiconductor device
JP3036221B2 (en) Semiconductor integrated circuit
US20080129380A1 (en) Constant Current Darlington Circuits for High Power
US4477846A (en) Sensitive amplifier having a high voltage switch
US20040113701A1 (en) Bias circuit for a radio frequency power amplifier
JP2001284969A (en) Power amplifier
US4675559A (en) Differential circuit having a high voltage switch
JPS5915124Y2 (en) power amplifier circuit
JP2998334B2 (en) ECL type semiconductor integrated circuit device
JPH05152874A (en) Amplifier circuit
JPH0411042B2 (en)
JPS6214725Y2 (en)
JPH11273004A (en) Read amplifier
JP3172310B2 (en) Buffer circuit
JP3036925B2 (en) Differential amplifier circuit
JPH05145351A (en) Differential amplifier circuit
JPH0345568B2 (en)
JPH01259623A (en) Unsaturated logical circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees