JPH0511926A - Noise eliminating circuit - Google Patents
Noise eliminating circuitInfo
- Publication number
- JPH0511926A JPH0511926A JP16116491A JP16116491A JPH0511926A JP H0511926 A JPH0511926 A JP H0511926A JP 16116491 A JP16116491 A JP 16116491A JP 16116491 A JP16116491 A JP 16116491A JP H0511926 A JPH0511926 A JP H0511926A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- output
- pulse
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、アナログ信号に含ま
れるインパルス性ノイズなどを除去するノイズ除去回路
に関し、更に具体的にはセンサの出力信号に重畳するノ
イズを除去する回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise removing circuit for removing impulse noise contained in an analog signal, and more specifically to a circuit for removing noise superimposed on an output signal of a sensor.
【0002】[0002]
【従来の技術】アナログ量を出力するセンサ回路が電源
ラインインパルスノイズ等の影響を受けた場合、回路か
ら出力される信号にはインパルス性ノイズが重畳されて
しまうことになる。この出力信号からインパルス性ノイ
ズを除去したい場合、従来は、もっぱらローパスフィル
タを使用してきた。図5は、最も単純なローパスフィル
タの例であり、抵抗20と、コンデンサ21とで構成さ
れた回路を示している。インパルス性ノイズの重畳した
アナログ入力信号ei は抵抗20に加わるが、抵抗20
とコンデンサ21とで積分回路を構成しているので、コ
ンデンサ21は、アナログ入力信号ei のレベルに応じ
て充電または放電の動作をする。そして、この動作には
一定の時間を要するので、その結果としてアナログ信号
に重畳するインパルス性ノイズが低減される。2. Description of the Related Art When a sensor circuit that outputs an analog amount is affected by power line impulse noise or the like, impulsive noise is superimposed on the signal output from the circuit. When it is desired to remove the impulsive noise from the output signal, a low pass filter has been exclusively used in the past. FIG. 5 is an example of the simplest low-pass filter, and shows a circuit including a resistor 20 and a capacitor 21. The analog input signal e i on which the impulsive noise is superimposed is applied to the resistor 20.
Since the capacitor 21 and the capacitor 21 form an integration circuit, the capacitor 21 performs charging or discharging operation according to the level of the analog input signal e i . Since this operation requires a certain time, as a result, the impulsive noise superimposed on the analog signal is reduced.
【0003】[0003]
【発明が解決しようとする課題】しかし、上記インパル
ス性ノイズを有効に低減するには回路の時定数を大きく
しなければならず、その為回路の応答性が悪くなるとい
う問題がある。尚、ここでは、図5に示す単純なローパ
スフィルタについて説明したが、より複雑な回路構成の
ものであっても、ノイズを有効に低減すると回路の応答
性が悪くなるという点では同じである。However, in order to effectively reduce the impulsive noise, the time constant of the circuit must be increased, which causes a problem that the response of the circuit is deteriorated. Although the simple low-pass filter shown in FIG. 5 has been described here, the same is true of the fact that even if the circuit configuration is more complicated, the response of the circuit deteriorates if noise is effectively reduced.
【0004】本発明は上記の問題点に着目してなされた
ものであり、応答性をあまり損なうことのない、ローコ
ストのノイズ除去回路を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a low-cost noise elimination circuit which does not impair the response.
【0005】[0005]
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、アナログ入力信号の時間的変化率を検出
する変化率検出手段と、この変化率検出手段の出力を判
定基準値と比較する比較手段と、この比較手段の出力に
よって制御され、アナログ入力信号の時間的変化率が判
定基準値より小さい場合にはアナログ入力信号を取り込
み、時間的変化率が判定基準値より大きい場合にはそれ
以前の値を保持するサンプルホールド回路とで構成され
ている。To achieve the above object, the present invention provides a change rate detecting means for detecting a time change rate of an analog input signal, and an output of the change rate detecting means as a judgment reference value. Controlled by comparing means for comparison and the output of this comparing means, if the temporal change rate of the analog input signal is smaller than the judgment reference value, the analog input signal is taken in, and if the temporal change rate is larger than the judgment reference value. Is composed of a sample and hold circuit that holds the previous value.
【0006】[0006]
【作用】変化率検出手段は、アナログ入力信号の時間的
変化率を検出するので、例えば、アナログ入力信号にイ
ンパルス性ノイズが重畳している場合はその出力が大き
くなる。この変化率検出手段の出力は比較手段に加えら
れ判定基準値と大小比較される。そして、判定基準値
は、アナログ入力信号の正常状態における変化率の最大
値に設定されている。そのため、比較手段では、アナロ
グ入力信号にインパルス性ノイズ等が重畳されているか
否かの判定をしていることになる。The rate-of-change detecting means detects the rate of temporal change of the analog input signal, so that, for example, when impulse noise is superimposed on the analog input signal, its output becomes large. The output of the change rate detecting means is applied to the comparing means and compared in magnitude with the judgment reference value. Then, the determination reference value is set to the maximum value of the rate of change of the analog input signal in the normal state. Therefore, the comparison means determines whether or not impulse noise or the like is superimposed on the analog input signal.
【0007】サンプルホールド回路は、この比較手段の
出力で制御されており、アナログ入力信号の変化率が判
定基準値を下回る場合はアナログ入力信号を取り込む
が、判定基準値を上回る場合はそれ以前の入力信号を保
持したままとなる。従って、アナログ入力信号の変化の
激しい部分はサンプルホールド回路から出力されないこ
とになり、結局、アナログ入力信号からインパルス性ノ
イズが除去されたことになる。The sample-and-hold circuit is controlled by the output of the comparison means, and takes in the analog input signal when the rate of change of the analog input signal is below the judgment reference value, but when the change rate exceeds the judgment reference value, the previous value is obtained. The input signal remains held. Therefore, the portion where the analog input signal changes drastically is not output from the sample hold circuit, which means that the impulse noise is removed from the analog input signal.
【0008】[0008]
【実施例】図1はこの発明の一実施例を示す回路ブロッ
ク図である。この回路は、第1のパルスT1 に同期して
アナログ入力信号ei を取り込むサンプルホールド回路
(以下S/H回路という)1と、第2のパルスT2 に同
期して上記アナログ入力信号ei を取り込むS/H回路
2と、上記のS/H回路1、2の出力値の差を求める減
算回路3と、減算回路3の出力値を判定基準値+eR ,
−eR と比較する比較器4と、比較器4の出力と前記第
1のパルスT1 を受けるANDゲート5と、ANDゲー
ト5の出力信号に同期して前記S/H回路1の出力を取
り込むS/H回路6とで構成されている。尚、S/H回
路1とS/H回路2と減算回路3とで変化率検出手段を
構成している。FIG. 1 is a circuit block diagram showing an embodiment of the present invention. This circuit includes a sample hold circuit (hereinafter referred to as an S / H circuit) 1 that captures an analog input signal e i in synchronization with a first pulse T 1 and the analog input signal e in synchronization with a second pulse T 2. The S / H circuit 2 that takes in i , the subtraction circuit 3 that obtains the difference between the output values of the S / H circuits 1 and 2 described above, and the output value of the subtraction circuit 3 that is the judgment reference value + e R ,
-E R , the comparator 4, which compares the output of the comparator 4 and the first pulse T 1, and the output of the S / H circuit 1 in synchronization with the output signal of the AND gate 5. The S / H circuit 6 is incorporated. The S / H circuit 1, the S / H circuit 2 and the subtraction circuit 3 constitute a change rate detecting means.
【0009】図2は図1の回路の主要部分の動作波形を
示す波形図である。すなわち、図2の(a)〜(h)
は、(a)第1のパルスT1 、(b)第1のパルスT1
を位相反転させた第2のパルスT2 、(c)インパルス
性ノイズの重畳したアナログ入力信号ei 、(d)S/
H回路1の出力信号e1 とS/H回路2の出力信号
e2 、(e)減算回路3の出力信号、(f)比較器4の
出力信号、(g)ANDゲート5の出力信号、及び
(h)S/H回路6の出力信号eO を示している。FIG. 2 is a waveform diagram showing operation waveforms of main parts of the circuit of FIG. That is, (a) to (h) of FIG.
Are (a) first pulse T 1 and (b) first pulse T 1
A second pulse T 2 whose phase is inverted, (c) an analog input signal e i on which impulse noise is superimposed, (d) S /
Output signal e 1 and S / H circuit 2 the output signal e 2 of H circuit 1, (e) the output signal of the subtracting circuit 3, (f) the output signal of the comparator 4, (g) the output signal of the AND gate 5, And (h) shows the output signal e O of the S / H circuit 6.
【0010】以下、図2の波形図を参照しつつ図1の回
路動作を説明する。アナログ入力信号ei は2つのS/
H回路1,2に加わっているが、このS/H回路1,2
は、入力パルスT1,T2(以下、Tと総称する)がHレ
ベルであればアナログ入力信号ei を取り込み、入力パ
ルスTがLレベルに変化するとその時の入力値を保持す
る回路である。そして、各S/H回路には、位相反転し
た2種類のパルスT1 ,T2 が加わっている。従って、
一方のS/H回路がアナログ入力信号を取り込んでいる
時には、他方のS/H回路が、パルスTの1サイクル手
前の入力信号値を保持していることになり、結局、S/
H回路1とS/H回路2の出力信号は図2の(d)のe
1 ,e2 のように変化する。The operation of the circuit of FIG. 1 will be described below with reference to the waveform diagram of FIG. The analog input signal e i has two S /
Although it is added to the H circuits 1 and 2, the S / H circuits 1 and 2
Is a circuit which takes in the analog input signal e i when the input pulses T 1 and T 2 (hereinafter, collectively referred to as T) are at the H level, and holds the input value at that time when the input pulse T changes to the L level. .. Then, two types of phase-inverted pulses T 1 and T 2 are applied to each S / H circuit. Therefore,
When one of the S / H circuits takes in the analog input signal, the other S / H circuit holds the input signal value one cycle before the pulse T.
The output signals of the H circuit 1 and the S / H circuit 2 are e in FIG.
It changes like 1 and e 2 .
【0011】信号を保持するタイミンがパルスTの1サ
イクル分だけ前後にずれる2つの信号e1 ,e2 は、減
算回路3で減算されるので、減算回路3の出力は図2の
(e)の実線の波形となる。上記したように、S/H回
路1,2の出力e1 ,e2 は、パルスTの1サイクル分
だけ前後するタイミングで入力信号ei を取り込んだも
のである。そのため、減算回路3の出力e1 −e2 は、
アナログ入力信号ei の変化率にほぼ比例した値とな
る。そして、この減算回路3の出力e1 −e2 は、比較
器4に加わり判定基準電圧+eR ,−eR と比較され
る。ここで比較器4は、入力電圧e1 −e2 が+eR 〜
−eR の範囲内の値か否かを判定するいわゆるウインド
コンパレータである。従って、比較器4は、減算回路3
の出力e1 −e2 が+eR 〜−eR の範囲外となった時
だけ出力値をLレベルにする(図2のe,f参照)。Since the two signals e 1 and e 2 in which the timing holding the signal is shifted back and forth by one cycle of the pulse T are subtracted by the subtraction circuit 3, the output of the subtraction circuit 3 is shown in FIG. It becomes the waveform of the solid line. As described above, the outputs e 1 and e 2 of the S / H circuits 1 and 2 are obtained by inputting the input signal e i at a timing that moves back and forth by one cycle of the pulse T. Therefore, the outputs e 1 -e 2 of the subtraction circuit 3 are
The value is almost proportional to the rate of change of the analog input signal e i . The outputs e 1 -e 2 of the subtraction circuit 3 are applied to the comparator 4 and compared with the judgment reference voltages + e R , -e R. Here, in the comparator 4, the input voltage e 1 -e 2 is + e R ~
This is a so-called window comparator that determines whether or not the value is within the range of −e R. Therefore, the comparator 4 has the subtraction circuit 3
The output value is set to the L level only when the output e 1 -e 2 of is out of the range of + e R to -e R (see e and f in FIG. 2).
【0012】ところで、減算回路の出力e1 −e2 が判
定基準電圧eR の範囲外の値になったということは、入
力信号eiの変化率が大きい、すなわち、入力信号ei
にインパルス性ノイズなどが重畳しているということで
ある。そして、このような場合は、比較器4の出力(L
レベル)によってANDゲート5がOFF状態になりパ
ルスT1がANDゲートから出力されなくなる。従っ
て、アナログ入力信号eiの変化の激しい(例えば、イ
ンパルス性ノイズが重畳している)タイミングでは、S
/H回路6が入力信号e1 を取り込むことがなく以前の
値を保持することになり、結局、S/H回路6の出力信
号eO には前記インパルス性ノイズが含まれていないこ
とになる。By the way, the fact that the outputs e 1 -e 2 of the subtraction circuits are out of the range of the judgment reference voltage e R means that the rate of change of the input signal e i is large, that is, the input signal e i.
It means that impulsive noise is superimposed on. In such a case, the output of the comparator 4 (L
Depending on the level, the AND gate 5 is turned off and the pulse T 1 is not output from the AND gate. Therefore, at the timing when the analog input signal e i changes drastically (for example, when impulsive noise is superimposed), S
The / H circuit 6 retains the previous value without taking in the input signal e 1 , and consequently the output signal e O of the S / H circuit 6 does not include the impulse noise. ..
【0013】図3は、この発明の他の実施例を示す回路
ブロック図である。この回路は、アナログ入力信号ei
を受けるローパスフィルタ7と、ローパスフィルタ7の
出力値e3 と前記アナログ入力信号ei の差を求める減
算回路8と、減算回路8の出力を判定基準電圧+eR ,
−eR と比較する比較器9と、比較器9の出力の変化に
対応してローパスフィルタ7の出力を保持するホールド
回路10とで構成されている。ここで、ローパスフィル
タ7は、図3の回路に許容される最低の応答性を有する
フィルタである。つまり、ノイズ除去作用は十分ではな
いが回路に要求される応答性を損なわないフィルタであ
る。尚、上記の構成のうち、ローパルフィルタ7と減算
回路8とが変化率判定手段に対応する。FIG. 3 is a circuit block diagram showing another embodiment of the present invention. This circuit uses the analog input signal e i
Receiving a low-pass filter 7, a subtracting circuit 8 for obtaining a difference between the output value e 3 of the low-pass filter 7 and the analog input signal e i , and an output of the subtracting circuit 8 for judging reference voltage + e R ,
It is composed of a comparator 9 for comparing with −e R and a hold circuit 10 for holding the output of the low-pass filter 7 in response to a change in the output of the comparator 9. Here, the low-pass filter 7 is a filter having the lowest responsiveness allowed in the circuit of FIG. In other words, it is a filter that does not impair the responsiveness required for the circuit, although its noise removal effect is not sufficient. It should be noted that in the above configuration, the low-pal filter 7 and the subtraction circuit 8 correspond to the change rate determination means.
【0014】図4は、図3の回路の主要部分の波形を示
したものである。すなわち、図4の(a)〜(d)は、
(a)アナログ入力信号ei (実線)とローパスフィル
タ7の出力信号e3 (破線)、(b)減算回路8の出力
信号、(c)比較器9の出力信号、および(d)ホール
ド回路10の出力信号e0 を示している。以下、図4の
波形を参照しながら図3の回路の動作を説明する。アナ
ログ入力信号ei は、ローパスフィルタ7に加わること
により、位相が遅れかつ平滑化されて図4(a)のe3
のような波形となる。このローパスフィルタ7の出力e
3 は、入力信号ei と共に減算回路8に加わり減算され
るので、減算回路8の出力は、ei −e3 に比例した波
形になる(図4のb参照)。ローパスフィルタ7の出力
e3 は、入力信号ei に対して、位相が若干遅れた関係
にあり、従って、減算回路8の出力は入力信号ei の変
化率に対応した値となる。つまり、インパルス性ノイズ
等が重畳した結果、入力信号ei が極端な変化をするよ
うな場合は減算回路8の出力が大きく、逆に入力信号e
i が緩やかな変化をしている場合は減算回路8の出力が
小さい。この減算回路8の出力は、比較器9に加わる
が、比較器9は、いわゆるウインドコンパレータであ
り、減算回路8の出力値と判定基準電圧+eR ,−eR
の比較をする。そして、比較器9は、減算回路の出力が
大きい場合、つまり入力信号ei の変化が激しい場合に
Lレベル電圧を出力する。また、ホールド回路10は、
ローパスフィルタ7の出力e3 を受け、比較器9の出力
がLレベルの場合には入力信号e3を保持する回路であ
る。従って、入力信号ei の変化が鋭い場合、ホールド
回路10は、それ以前の入力値e3 を保持することにな
り、結局、回路の出力e0 からはインパルス性ノイズが
除去されることになる(図4のaとd参照)。FIG. 4 shows the waveform of the main part of the circuit of FIG. That is, (a) to (d) of FIG.
(A) Analog input signal e i (solid line) and output signal e 3 of low-pass filter 7 (broken line), (b) output signal of subtraction circuit 8, (c) output signal of comparator 9, and (d) hold circuit The output signal e 0 of 10 is shown. The operation of the circuit of FIG. 3 will be described below with reference to the waveform of FIG. The analog input signal e i is delayed in phase and smoothed by being applied to the low-pass filter 7, and e 3 in FIG.
It becomes a waveform like. Output e of this low pass filter 7
Since 3 is added to the subtraction circuit 8 and subtracted together with the input signal e i , the output of the subtraction circuit 8 has a waveform proportional to e i −e 3 (see b in FIG. 4). The output e 3 of the low-pass filter 7 has a phase slightly delayed with respect to the input signal e i . Therefore, the output of the subtraction circuit 8 has a value corresponding to the rate of change of the input signal e i . That is, when the input signal e i changes extremely as a result of superposition of impulsive noise and the like, the output of the subtraction circuit 8 is large, and conversely, the input signal e i is large.
When i changes gradually, the output of the subtraction circuit 8 is small. The output of the subtraction circuit 8 is applied to the comparator 9. The comparator 9 is a so-called window comparator, and the output value of the subtraction circuit 8 and the judgment reference voltages + e R , -e R.
Make a comparison. Then, the comparator 9 outputs the L level voltage when the output of the subtraction circuit is large, that is, when the change of the input signal e i is large. In addition, the hold circuit 10
This circuit receives the output e 3 of the low-pass filter 7 and holds the input signal e 3 when the output of the comparator 9 is at L level. Therefore, when the change of the input signal e i is sharp, the hold circuit 10 holds the previous input value e 3 , and eventually, the impulsive noise is removed from the output e 0 of the circuit. (See a and d in FIG. 4).
【0015】[0015]
【発明の効果】以上説明したように、本発明にかかるノ
イズ除去回路では、インパルス性ノイズの重畳している
期間を検出して、その期間の入力信号を除去しており、
ノイズ除去率が良好でありながら回路の応答性を損なう
ことがない。また、D/Aコンバータ、A/Dコンバー
タ、CPU等を使用することなくノイズを除去してお
り、従って、簡易でローコストの回路を実現している。As described above, in the noise removing circuit according to the present invention, the period in which impulse noise is superimposed is detected and the input signal in that period is removed.
The noise removal rate is good, but the responsiveness of the circuit is not impaired. Further, noise is removed without using a D / A converter, an A / D converter, a CPU, etc. Therefore, a simple and low-cost circuit is realized.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】図1の回路の主要部分の動作波形図である。FIG. 2 is an operation waveform diagram of a main part of the circuit of FIG.
【図3】本発明の別の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the present invention.
【図4】図3の回路の主要部分の動作波形図である。4 is an operation waveform diagram of a main part of the circuit of FIG.
【図5】典型的なローパスフィルタの回路図である。FIG. 5 is a circuit diagram of a typical low pass filter.
1、2、6 S/H回路 3 減算回路 4 比較器 5 ANDゲート ei アナログ入力信号 T1 、T2 サンプルホールド用パルス eR 判定基準電圧1, 2, 6 S / H circuit 3 Subtraction circuit 4 Comparator 5 AND gate e i Analog input signal T 1 , T 2 Sample and hold pulse e R Judgment reference voltage
Claims (1)
る変化率検出手段と、この変化率検出手段の出力を判定
基準値と比較する比較手段と、この比較手段の出力によ
って制御され、アナログ入力信号の時間的変化率が判定
基準値より小さい場合にはアナログ入力信号を取り込
み、時間的変化率が判定基準値より大きい場合にはそれ
以前の値を保持するサンプルホールド回路とを備えるこ
とを特徴とするノイズ除去回路。Claim: What is claimed is: 1. A change rate detecting means for detecting a time change rate of an analog input signal, a comparing means for comparing an output of the change rate detecting means with a judgment reference value, and a comparing means of the comparing means. A sample hold that is controlled by the output and takes in the analog input signal when the temporal change rate of the analog input signal is smaller than the judgment reference value and holds the previous value when the temporal change rate is larger than the judgment reference value. And a circuit for eliminating noise.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16116491A JPH0511926A (en) | 1991-07-02 | 1991-07-02 | Noise eliminating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16116491A JPH0511926A (en) | 1991-07-02 | 1991-07-02 | Noise eliminating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0511926A true JPH0511926A (en) | 1993-01-22 |
Family
ID=15729816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16116491A Pending JPH0511926A (en) | 1991-07-02 | 1991-07-02 | Noise eliminating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0511926A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008051516A (en) * | 2006-08-22 | 2008-03-06 | Olympus Corp | Tactile sensor |
-
1991
- 1991-07-02 JP JP16116491A patent/JPH0511926A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008051516A (en) * | 2006-08-22 | 2008-03-06 | Olympus Corp | Tactile sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0754335B2 (en) | Peak value detection circuit | |
JPH057154A (en) | A/d converter circuit | |
JPH0511926A (en) | Noise eliminating circuit | |
JP2001223586A (en) | Multi-channel analog/digital conversion method and device | |
US5742198A (en) | Waveform shaping apparatus | |
US5831455A (en) | Polarity detector | |
JP2707778B2 (en) | Noise removal circuit | |
US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
JP2587173Y2 (en) | Constant current generator with current range | |
US20080275575A1 (en) | Determining States of a Physical System by an Observer | |
JP3099312B2 (en) | Phase detection circuit | |
JP3950793B2 (en) | Digital / analog conversion method and apparatus | |
JPS60197016A (en) | Analog-digital converting circuit device | |
JPH0249075B2 (en) | ||
SU1509752A1 (en) | Converter of pulse amplitude to d.c. voltage | |
JPH04231879A (en) | Circuit device for evaluating signal of signal source | |
JP2888264B2 (en) | Peak sample output circuit | |
JP2810596B2 (en) | Noise judgment method when measuring DC current | |
JP2003344510A (en) | Characteristics measuring circuit and semiconductor device employing it | |
JPH0572797B2 (en) | ||
GB2269066A (en) | A phase shift sample-and-hold circuit for determining the mean amplitude of periodic pulses | |
JPH0843464A (en) | Measuring apparatus for pulse signal | |
JPH04249774A (en) | Signal detection circuit | |
JPH01220929A (en) | Spread spectrum receiver | |
JPH05215788A (en) | Pulse amplitude data sampling circuit |