JPH05113574A - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JPH05113574A
JPH05113574A JP27433091A JP27433091A JPH05113574A JP H05113574 A JPH05113574 A JP H05113574A JP 27433091 A JP27433091 A JP 27433091A JP 27433091 A JP27433091 A JP 27433091A JP H05113574 A JPH05113574 A JP H05113574A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
display device
terminals
matrix display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27433091A
Other languages
Japanese (ja)
Inventor
雅博 ▲高▼坂
Masahiro Kosaka
Kikuo Ono
記久雄 小野
Koichi Inoue
廣一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27433091A priority Critical patent/JPH05113574A/en
Priority to KR1019920019413A priority patent/KR930008496A/en
Publication of JPH05113574A publication Critical patent/JPH05113574A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide a display device whose display panel can be easily inspected and tested even in the case that the device is a chip-on glass packaging system display device. CONSTITUTION:The electrode wire groups of the panel are concentrically arranged on the lower surface of the mounting part of a semiconductor chip 21 and connected by a member 50 whose conductivity is changed by light or heat. When the panel is inspected or tested, the electrode wire groups are made to be electrically conductive by being irradiated with the light or the heat. Then, when such electrical conduction is interuppted thereafter, they are easily mutually insulated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マトリクス表示装置に
係り、特に複数の半導体チップを基板上に直接接続して
駆動するマトリクス表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix display device, and more particularly to a matrix display device in which a plurality of semiconductor chips are directly connected to a substrate for driving.

【0002】[0002]

【従来の技術】行側と列側電極より電圧を印加して、そ
の相互作用により表示を行う、いわゆるマトリクス表示
装置には、液晶ディスプレイ、エレクトロルミッセンス
ディスプレイ、プラズマディスプレイなどがある。本発
明の実施例及び従来例では、ガラス基板上に半導体チッ
プを直接実装してなるチップオンガラス(COG)で実
装した薄膜トランジスタ(TFT)方式の液晶ディスプ
レイの例で説明する。
2. Description of the Related Art There are liquid crystal displays, electroluminescent displays, plasma displays and the like as so-called matrix display devices which display by applying voltages from row-side and column-side electrodes and by their interaction. In the embodiments of the present invention and the conventional example, an example of a thin film transistor (TFT) type liquid crystal display mounted with a chip-on-glass (COG) in which a semiconductor chip is directly mounted on a glass substrate will be described.

【0003】図3は、TFT液晶ディスプレイの組立て
前のガラス基板を示したものである。図3において、1
0は電極線及びTFTを形成するガラス基板で、その上
下方向にはドレイン電極線Du、Dlが、また左右方向に
ゲート電極線Gが塗布されている。これらのドレイン電
極線Du、Dl及びゲート電極線G間には、図4の等価回
路に示した薄膜トランジスタ(TFT)が形成される。
そして、このガラス基板10に適当な配向処理を行った
後、この基板10と、全面に透明電極を塗布した対向基
板11の間に液晶が封入される。
FIG. 3 shows a glass substrate before assembly of a TFT liquid crystal display. In FIG. 3, 1
Reference numeral 0 is a glass substrate on which electrode lines and TFTs are formed. Drain electrode lines Du and Dl are applied vertically and gate electrode lines G are applied horizontally. The thin film transistor (TFT) shown in the equivalent circuit of FIG. 4 is formed between the drain electrode lines Du and Dl and the gate electrode line G.
Then, after subjecting the glass substrate 10 to an appropriate orientation treatment, liquid crystal is sealed between the substrate 10 and a counter substrate 11 having a transparent electrode coated on the entire surface.

【0004】図4で、Cは対向基板の電極、破線部は液
晶層LCである。TFT液晶ディスプレイは、ゲート電
極線Gと、ドレイン電極線Du,Dl間に電圧を印加し、
液晶層LCを励起することで表示を行う。TFT液晶デ
ィスプレイでは、ドレイン電極線Du、Dl及びゲート電
極線Gが微細パターンでかつ、多層で配線されているた
め、これらの線間の短絡チェックやTFTの特性を安定
化するためエージングなどの検査やテストを行うこと
は、表示装置の歩留まり向上や、コストの低減をする上
で重要な工程である。
In FIG. 4, C is the electrode of the counter substrate, and the broken line is the liquid crystal layer LC. The TFT liquid crystal display applies a voltage between the gate electrode line G and the drain electrode lines Du and Dl,
Display is performed by exciting the liquid crystal layer LC. In the TFT liquid crystal display, since the drain electrode lines Du and Dl and the gate electrode line G are wired in a fine pattern and in multiple layers, a short circuit check between these lines and an inspection such as aging to stabilize the TFT characteristics are performed. Conducting a test is an important process for improving the yield of the display device and reducing the cost.

【0005】そこで、TFT液晶ディスプレイでは、図
3の斜線部で示すように、ガラス基板の上下及び側面
に、ドレイン電極線Du、Dl及びゲート電極線Gを共通
に接続した電極15を設けている。そして、これらの電
極15により、上記した検査及びテストの後、基板10
をA−A’、B−B’、C−C’線で切断してから、デ
ィスプレイを組み立てる。
Therefore, in the TFT liquid crystal display, as shown by the hatched portion in FIG. 3, electrodes 15 to which the drain electrode lines Du and Dl and the gate electrode line G are commonly connected are provided on the upper and lower and side surfaces of the glass substrate. .. Then, after the above-described inspection and test, the substrate 10 is formed by these electrodes 15.
Is cut along the lines AA ', BB', and CC ', and then the display is assembled.

【0006】これを、チップオンガラス実装で実現する
ためのTFT液晶ディスプレイの構成例を、図5に示
す。21は半導体チップを示す。また、これのチップ2
1の搭載部付近の電極パターンを図6に示す。図6にお
いて、半導体チップ21の電極端子と液晶パネルに塗布
された電極は、P部で接続され、液晶パネル端部から印
加される制御信号により駆動される。
FIG. 5 shows a structural example of a TFT liquid crystal display for realizing this by chip-on-glass mounting. Reference numeral 21 denotes a semiconductor chip. Also, chip 2 of this
FIG. 6 shows an electrode pattern in the vicinity of the mounting portion of No. 1. In FIG. 6, the electrode terminals of the semiconductor chip 21 and the electrodes applied to the liquid crystal panel are connected at the P portion and driven by the control signal applied from the end portion of the liquid crystal panel.

【0007】[0007]

【発明が解決しようとする課題】しかし、図5及び図6
で示した従来の電極構成では、上記した検査及びテスト
に対する配慮がされていない。すなわち、半導体チップ
21を搭載前の段階でこれを行うためには、例えば図6
の斜線部41を、導電性部材で各電極を共通に接続して
行い、このあとこの導電性部材を除去するという方法が
考えられるが、この方法を実施した場合は、パネルを汚
染する原因にもなり、現実的には、上記した検査及びテ
ストが困難である、という欠点がある。
However, FIG. 5 and FIG.
In the conventional electrode configuration shown in (4), no consideration is given to the inspection and test described above. That is, in order to do this before mounting the semiconductor chip 21, for example, as shown in FIG.
It is conceivable that the hatched portion 41 of FIG. 1 is connected to each electrode by a conductive member in common, and then this conductive member is removed. However, if this method is carried out, it may cause contamination of the panel. In reality, there is a drawback that the above-mentioned inspection and test are difficult.

【0008】本発明の目的は、チップオンガラス実装方
式の表示装置であっても、容易に表示パネルの検査及び
テストができるマトリクス表示装置を提供することにあ
る。
It is an object of the present invention to provide a matrix display device capable of easily inspecting and testing a display panel even with a chip-on-glass mounting type display device.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、半導体チップ搭載部の下面にパネル電極線を集中的
に配置し、これらをパネルの検査及びテスト時にのみ電
気的に導通せしめ、この後、容易にこれらを相互に絶縁
できるようにしたものである。
In order to achieve the above object, panel electrode wires are intensively arranged on the lower surface of a semiconductor chip mounting portion, and these are electrically conducted only during inspection and testing of the panel. After that, these can be easily insulated from each other.

【0010】すなわち本発明は、基板面に複数の行及び
列電極線群を有し、該電極線群の端子に半導体チップの
電極端子が直接実装されて該半導体チップの出力により
表示されるマトリクス表示装置において、前記電極線群
端子は延長され前記半導体チップの下面に集中して配置
され、該電極線群は前記半導体チップの下面で物理量に
反応して導電率が変化する部材で接続されたことを特徴
とするものである。
That is, according to the present invention, a matrix having a plurality of row and column electrode line groups on a substrate surface, the electrode terminals of the semiconductor chip being directly mounted on the terminals of the electrode line group and being displayed by the output of the semiconductor chip. In the display device, the electrode wire group terminals are extended and arranged concentratedly on the lower surface of the semiconductor chip, and the electrode wire group is connected by a member whose conductivity changes in response to a physical quantity on the lower surface of the semiconductor chip. It is characterized by that.

【0011】前記マトリクス表示装置において、物理量
に反応して導電率が変化する部材は、光に反応して導電
率が変化する部材、特に、アモルファスシリコンである
ものがよい。また、物理量に反応して導電率が変化する
部材は、熱に反応して導電率が変化する部材、特に、サ
ーミスタであるものがよい。
In the matrix display device, the member whose conductivity changes in response to a physical quantity is preferably a member whose conductivity changes in response to light, particularly amorphous silicon. The member whose electric conductivity changes in response to a physical quantity is preferably a member whose electric conductivity changes in response to heat, especially a thermistor.

【0012】また本発明は、基板面に複数の行及び列電
極線群を有し、該電極線群の端子に半導体チップの電極
端子が直接実装されて該半導体チップの出力により表示
されるマトリクス表示装置において、前記電極線群端子
は延長され前記半導体チップの下面に集中して配置さ
れ、該電極線群は前記半導体チップの下面で電子スイッ
チにより接続されたことを特徴とするものである。
Further, according to the present invention, a matrix having a plurality of row and column electrode wire groups on a substrate surface, the electrode terminals of the semiconductor chip being directly mounted on the terminals of the electrode wire group and being displayed by the output of the semiconductor chip. In the display device, the electrode wire group terminals are extended and arranged concentratedly on the lower surface of the semiconductor chip, and the electrode wire group is connected by an electronic switch on the lower surface of the semiconductor chip.

【0013】また本発明は、基板面に複数の行及び列電
極線群を有し、該電極線群の端子に半導体チップの電極
端子が直接実装されて該半導体チップの出力により表示
されるマトリクス表示装置において、前記半導体チップ
の下面にMOSFET(金属−酸化物−半導体電界効果
トランジスタ)が形成され、前記電極線群端子が延長さ
れて該電極線群が前記MOSFETのドレイン又はソー
ス電極として接続され、前記MOSFETよりゲート電
極が引出されたことを特徴とするものである。
Further, the present invention is a matrix having a plurality of row and column electrode line groups on a substrate surface, the electrode terminals of the semiconductor chip being directly mounted on the terminals of the electrode line group and being displayed by the output of the semiconductor chip. In the display device, a MOSFET (metal-oxide-semiconductor field effect transistor) is formed on the lower surface of the semiconductor chip, the electrode line group terminal is extended, and the electrode line group is connected as a drain or source electrode of the MOSFET. The gate electrode is drawn out from the MOSFET.

【0014】また本発明は、基板面に複数の行及び列電
極線群を有し、該電極線群の端子に半導体チップの電極
端子が直接実装されて、該半導体チップの出力により表
示されるマトリクス表示装置において、前記電極線群端
子は前記半導体チップの下面に延長されるとともに、少
なくとも該半導体チップの面積より小さい部分に集中し
て結線された後、該集中結線部が切断されて電気的に非
導通とされたものである。
Further, according to the present invention, a plurality of row and column electrode wire groups are provided on the surface of the substrate, the electrode terminals of the semiconductor chip are directly mounted on the terminals of the electrode wire group, and displayed by the output of the semiconductor chip. In the matrix display device, the electrode wire group terminals are extended to the lower surface of the semiconductor chip, and are concentrated and connected to at least a portion smaller than the area of the semiconductor chip, and then the concentrated connection portions are cut to electrically connect. It was made non-conductive.

【0015】[0015]

【作用】半導体チップの電極端子に接続する表示パネル
の電極線を延長して、チップ搭載部の下面に配線する。
そして、これらは例えば光の照射により抵抗率が低下す
る感光体物質によって接続され、さらにこれと接続した
引出し電極端子を出しておく。検査及びテスト時には、
光照射により表示パネルの電極線を、電気的に互いに導
通状態にし、この電極端子を使用して、上記した検査を
行う。検査済後は、チップ搭載により感光体部は遮光さ
れるため、表示パネルの電極間は互いに非導通となり、
ディスプレイとして通常の動作が保たれる。この感光体
物質の代わりには、例えば、温度により抵抗率が変化し
て、導通及び非導通が得られるものであっても良い。さ
らに、チップ搭載部の下面に配線した電極を、微小な一
点に集中して電気的に接続し、上記検査及びテスト終了
後に、機械的にもしくはレーザなどで切断される構造を
採っても良い。
Function: The electrode wire of the display panel connected to the electrode terminal of the semiconductor chip is extended and wired on the lower surface of the chip mounting portion.
Then, these are connected by, for example, a photosensitive material whose resistivity decreases by irradiation of light, and the extraction electrode terminal connected to this is exposed. During inspection and testing,
The electrode lines of the display panel are electrically connected to each other by light irradiation, and the above-described inspection is performed using the electrode terminals. After the inspection, the photoconductor part is shielded from light by mounting the chip, so the electrodes of the display panel are not electrically connected to each other.
Normal operation is maintained as a display. Instead of the photoconductor material, for example, a material whose conductivity changes depending on temperature to obtain conduction and non-conduction may be used. Further, it is possible to adopt a structure in which the electrodes wired on the lower surface of the chip mounting portion are concentrated and electrically connected to one minute point, and mechanically or cut by a laser or the like after the above inspection and test are completed.

【0016】[0016]

【実施例】図1は、チップオンガラス実装したTFT液
晶ディスプレイの、ICチップ近傍の電極配置を示した
本発明の一実施例図である。表示パネルは、図5に示し
たTFT液晶ディスプレイと同じ構成のものとし、ま
た、ICチップの配置も同じものとする。さらに、ここ
では、ゲート電極線、ドレイン電極線ともに同一の駆動
用ICチップで駆動できるものとする。
FIG. 1 is an embodiment of the present invention showing an electrode arrangement in the vicinity of an IC chip of a TFT liquid crystal display mounted on a chip on glass. The display panel has the same configuration as the TFT liquid crystal display shown in FIG. 5, and the IC chip arrangement is also the same. Further, here, it is assumed that the gate electrode line and the drain electrode line can be driven by the same driving IC chip.

【0017】図1において、21は駆動用ICチップ
で、フェースダウンで入力側電極端子部24及び出力側
電極端子部23で接続される。31は、制御用の入力側
電極線、32は出力側電極線である。出力側電極線32
は、表示パネルのゲート信号線G及び上下のドレイン信
号線Du,Dlである。この出力側電極線32は、出力側
電極端子部23を通って、ICチップ下面の中央部に集
中配線され、これらは、例えばアモルファス−シリコン
(a−Si)で形成された光導電層50に接続する。こ
のa−Si光導電層50からは、他のICとの接続又は
引出し電極用としての電極線411、412、413が
引き出されている。
In FIG. 1, reference numeral 21 is a driving IC chip, which is connected face down with an input side electrode terminal portion 24 and an output side electrode terminal portion 23. Reference numeral 31 is an input side electrode wire for control, and 32 is an output side electrode wire. Output side electrode wire 32
Are the gate signal lines G and the upper and lower drain signal lines Du and Dl of the display panel. The output-side electrode wires 32 pass through the output-side electrode terminal portion 23 and are centrally wired in the central portion of the lower surface of the IC chip. These are provided on the photoconductive layer 50 formed of, for example, amorphous-silicon (a-Si). Connecting. From this a-Si photoconductive layer 50, electrode lines 411, 412, 413 for connection with other ICs or for extraction electrodes are drawn out.

【0018】図2は、図1の断面図である。ICチップ
21の電極端子部26と出力側電極32は、ICチップ
の突起部25に塗布した導電ペースト27などを介して
接続される。突起部25の高さは、10〜20μm程度
であり、チップの能動領域には、絶縁膜29が形成され
ている。図に示したように、出力側電極32は、ICチ
ップ21の下面に入り込み、a−Si光導電層50と接
続する。光導電層50の厚さは、1〜2μm以下で形成
できるので、チップの能動領域と光導電層50が接触す
ることはない。この光導電層50は、表示パネルのTF
Tがa−Si半導体なら、これと同時に形成することも
可能である。
FIG. 2 is a sectional view of FIG. The electrode terminal portion 26 of the IC chip 21 and the output-side electrode 32 are connected to each other via the conductive paste 27 applied to the protrusion portion 25 of the IC chip. The height of the protrusion 25 is about 10 to 20 μm, and the insulating film 29 is formed in the active region of the chip. As shown in the figure, the output side electrode 32 enters the lower surface of the IC chip 21 and is connected to the a-Si photoconductive layer 50. Since the photoconductive layer 50 can be formed to have a thickness of 1 to 2 μm or less, the active region of the chip does not come into contact with the photoconductive layer 50. This photoconductive layer 50 is a TF of the display panel.
If T is an a-Si semiconductor, it can be formed at the same time.

【0019】本発明の目的である表示パネルの検査及び
テストを行うには、引出し電極411、412、413
を使用すれば良い。図7は、本発明による表示パネルの
電極構成である。411は、上ドレイン電極駆動用IC
下面に形成した引出し電極、412は、下ドレイン電極
駆動用IC下面に形成した引出し電極、及び413は、
ゲート電極駆動用IC下面に形成した引出し電極であ
る。他の符号は、図5と同じである。図7において、検
査及びテストを行う場合には、上記した光導電層部50
に電気的に導通するに十分な光を照射し、光導電層部5
0を導通状態にして検査する。
In order to inspect and test the display panel which is the object of the present invention, the extraction electrodes 411, 412, 413 are used.
Should be used. FIG. 7 shows an electrode configuration of the display panel according to the present invention. 411 is an IC for driving the upper drain electrode
The extraction electrode formed on the lower surface, 412, the extraction electrode formed on the lower surface of the lower drain electrode driving IC, and 413,
It is an extraction electrode formed on the lower surface of the gate electrode driving IC. Other reference numerals are the same as those in FIG. In FIG. 7, when the inspection and test are performed, the photoconductive layer portion 50 described above is used.
The photoconductive layer portion 5 is irradiated with light sufficient for electrical conduction to the
Make 0 conductive and inspect.

【0020】ドレイン電極間の短絡チェックは、引出し
電極411、412間の抵抗測定により、また、ゲート
電極とドレイン電極間の短絡チェックは、引出し電極4
13と引出し電極411、または引出し電極412間の
抵抗測定により行う。また、製造工程時の静電気破壊を
防止するためには、引出し電極411、412、413
をすべて短絡して、一定の電位に保っておけば良い。さ
らに、表示部のTFTの特性安定化には、引出し電極4
11、412を短絡し、これと引出し電極413間に電
圧を印加することにより達成することができる。
The short circuit between the drain electrodes is checked by measuring the resistance between the extraction electrodes 411 and 412, and the short circuit between the gate electrode and the drain electrode is checked.
13 and the extraction electrode 411 or the extraction electrode 412. Further, in order to prevent electrostatic breakdown during the manufacturing process, the extraction electrodes 411, 412, 413 are used.
All should be short-circuited and kept at a constant potential. Furthermore, in order to stabilize the characteristics of the TFT in the display section, the extraction electrode 4
This can be achieved by short-circuiting 11, 412 and applying a voltage between this and the extraction electrode 413.

【0021】上記検査及びテストの終了後は、光の照射
を止め、前記図2を用いて説明した方法により、ICチ
ップ21を電極パターンに合せ、表示パネルに搭載す
る。これにより、ICチップ21は遮光の役目をするの
で、光導電層50は非導通になるため、正常な表示動作
が確保される。一方、液晶ディスプレイの光源が、IC
チップ21の能動領域面側にある場合もあるが、これは
遮光シートなどにより容易に遮光できるので、本発明の
効果を限定するものではない。
After completion of the above inspection and test, the irradiation of light is stopped, and the IC chip 21 is aligned with the electrode pattern and mounted on the display panel by the method described with reference to FIG. As a result, the IC chip 21 acts as a light shield, and the photoconductive layer 50 becomes non-conductive, so that a normal display operation is ensured. On the other hand, the light source of the liquid crystal display is IC
It may be on the active region surface side of the chip 21, but this does not limit the effect of the present invention because it can be easily shielded from light by a light shielding sheet or the like.

【0022】上記、第一の実施例では、、駆動用IC下
面の材料を光導電体としたが、温度により導通、非導通
を呈するサーミスタなどの感熱材料であっても良い。こ
の場合には、この材料に熱を加える点が異なるだけで、
表示パネルの電極構成、検査及びテスト方法などについ
ては、第一の実施例とまったく同じである。
In the above-mentioned first embodiment, the material of the lower surface of the driving IC is a photoconductor, but it may be a heat sensitive material such as a thermistor which is conductive or nonconductive depending on temperature. In this case, the only difference is that heat is applied to this material,
The electrode configuration of the display panel, the inspection method and the test method are exactly the same as those in the first embodiment.

【0023】図8及び図9は、前記感光体、感熱体部の
代わりに電子スイッチである半導体スイッチ素子を用い
た場合の実施例である。図8はその平面図、図9は断面
構造図を示す。図8において、52が半導体スイッチ素
子部であり、この部分は例えば図9に示す構造で基板1
0上に形成される。すなわち、表示パネルに形成される
TFTとまったく同じ構造であり、ゲート電極(C
r)、絶縁膜(SiN)、活性層(i)、オーミック層
(n+)、及びソース、ドレイン電極から成る。このう
ち、ソース、ドレイン電極は、表示パネルのドレイン電
極線及びゲート電極線32そのものである。したがっ
て、図9中に示した結線図で、ゲート電極から、ソー
ス、ドレイン電極間を導通するに十分な電圧Vgを印加
すれば、表示パネルのドレイン電極線及びゲート電極線
32は相互に短絡され、上記した検査及びテストが可能
になる。検査及びテスト終了後は、ゲート電圧Vgを0
にすれば、表示パネルのドレイン電極線及びゲート電極
線32は互いに非導通になる。本実施例では、電圧を印
加するだけなので、前記第1、第2の実施例のような光
源、熱源などの設備が不要になるという効果がある。
FIGS. 8 and 9 show an embodiment in which a semiconductor switch element which is an electronic switch is used in place of the photoconductor and the heat sensitive member. FIG. 8 is a plan view thereof, and FIG. 9 is a sectional structural view. In FIG. 8, reference numeral 52 is a semiconductor switch element portion, and this portion has, for example, the structure shown in FIG.
Formed on 0. That is, the structure is exactly the same as that of the TFT formed on the display panel, and the gate electrode (C
r), an insulating film (SiN), an active layer (i), an ohmic layer (n +), and a source / drain electrode. Of these, the source and drain electrodes are the drain electrode line and the gate electrode line 32 themselves of the display panel. Therefore, in the connection diagram shown in FIG. 9, if a voltage Vg sufficient to conduct conduction between the source and drain electrodes is applied from the gate electrode, the drain electrode line and the gate electrode line 32 of the display panel are short-circuited to each other. The inspection and test described above are possible. After the inspection and the test, the gate voltage Vg is set to 0.
By doing so, the drain electrode line and the gate electrode line 32 of the display panel become non-conductive with each other. In this embodiment, since only the voltage is applied, there is an effect that the facilities such as the light source and the heat source as in the first and second embodiments are unnecessary.

【0024】図10は、他の実施例である。本実施例で
は、電極線群32を中央の微小点電極51に集中結線し
たものである。また、引出し電極線411、412、4
13もこの微細点に接続されている。これらは、このま
まの状態で電気的に導通しているので、検査工程におい
て、光、熱などは不要である。検査及びテストの方法
は、前記第一の実施例とまったく同じである。本実施例
では、検査終了後に電極線32を相互に絶縁する必要が
あるので、これは電極間を微小点電極51で接続してい
るため、レーザなどにより容易に切断できる。この切断
方法は機械的な切欠きなどによるものであっても良い。
FIG. 10 shows another embodiment. In this embodiment, the electrode wire group 32 is concentratedly connected to the central minute point electrode 51. In addition, the lead-out electrode wires 411, 412, 4
13 is also connected to this fine point. Since these are electrically connected in this state, light, heat, etc. are unnecessary in the inspection process. The inspection and test method is exactly the same as that of the first embodiment. In this embodiment, since it is necessary to insulate the electrode wires 32 from each other after the inspection is completed, since the electrodes are connected by the minute point electrodes 51, they can be easily cut by a laser or the like. This cutting method may be a mechanical notch or the like.

【0025】上記した実施例では、TFT液晶ディスプ
レイについて説明したが、これに限定するものではな
く、本発明は、チップオンガラス実装方式で、上下交互
電極引出しの単純マトリクス液晶ディスプレイパネルの
電極間短絡検査などにも応用できることは、図7から容
易に類推できる。更に本発明は、図11に示すような、
上下に2分割した液晶ディスプレイパネルのLu,Ll電
極間の短絡検査などにも応用できることは言うまでもな
い。
Although the TFT liquid crystal display has been described in the above embodiments, the present invention is not limited to this, and the present invention is a chip-on-glass mounting method and short-circuiting between electrodes of a simple matrix liquid crystal display panel in which upper and lower alternate electrodes are drawn out. It can be easily inferred from FIG. 7 that it can be applied to inspection and the like. Further, the present invention is as shown in FIG.
It goes without saying that the present invention can be applied to a short-circuit inspection between the Lu and Ll electrodes of a liquid crystal display panel which is divided into upper and lower parts.

【0026】[0026]

【発明の効果】本発明によれば、チップオンガラス実装
方式表示パネルの電極検査及びテストが容易にできるの
で、表示パネルの歩留まりが向上し、ディスプレイのコ
ストが安価になるという効果がある。
According to the present invention, the electrode inspection and the test of the chip-on-glass mounting type display panel can be easily performed, so that the yield of the display panel can be improved and the cost of the display can be reduced.

【0027】また、TFTディスプレイパネルにおいて
は、製造時の静電気破壊防止対策ができると共に、TF
Tの特性向上に寄与することができる。
In addition, in the TFT display panel, it is possible to take measures against electrostatic breakdown during manufacturing, and
It can contribute to the improvement of the characteristics of T.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電極配線の一実施例を示す平面図
である。
FIG. 1 is a plan view showing an embodiment of an electrode wiring according to the present invention.

【図2】図1の実施例の接続部分の断面図である。2 is a cross-sectional view of a connection portion of the embodiment of FIG.

【図3】TFT液晶パネル検査の従来方法の説明図であ
る。
FIG. 3 is an explanatory diagram of a conventional method for inspecting a TFT liquid crystal panel.

【図4】TFT液晶パネル画素部の等価回路ずである。FIG. 4 is an equivalent circuit of a pixel section of a TFT liquid crystal panel.

【図5】チップオンガラス実装TFT液晶パネルの構成
図である。
FIG. 5 is a configuration diagram of a chip-on-glass-mounted TFT liquid crystal panel.

【図6】チップオンガラス実装電極配線の従来例の平面
図である。
FIG. 6 is a plan view of a conventional example of chip-on-glass mounting electrode wiring.

【図7】本発明に係るTFT液晶パネルの検査及びテス
ト方法の説明図である。
FIG. 7 is an explanatory diagram of a method for inspecting and testing a TFT liquid crystal panel according to the present invention.

【図8】本発明の他の実施例を示す平面図である。FIG. 8 is a plan view showing another embodiment of the present invention.

【図9】図9の実施例の断面図である。9 is a sectional view of the embodiment of FIG.

【図10】本発明の他の実施例を示す平面図である。FIG. 10 is a plan view showing another embodiment of the present invention.

【図11】本発明に係る電極配線の他のディスプレイの
実施例を示す平面図である。
FIG. 11 is a plan view showing another embodiment of the display of the electrode wiring according to the present invention.

【符号の説明】[Explanation of symbols]

21 ICチップ 32 ドレイン、ゲート電極線 50 感光体(又は感熱体) 51 微小点電極 52 半導体スイッチ素子 411 引出し電極 412 引出し電極 413 引出し電極 21 IC Chip 32 Drain / Gate Electrode Line 50 Photoreceptor (or Heat Sensitive Body) 51 Minute Point Electrode 52 Semiconductor Switch Element 411 Extraction Electrode 412 Extraction Electrode 413 Extraction Electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板面に複数の行及び列電極線群を有
し、該電極線群の端子に半導体チップの電極端子が直接
実装されて該半導体チップの出力により表示されるマト
リクス表示装置において、前記電極線群端子は延長され
前記半導体チップの下面に集中して配置され、該電極線
群は前記半導体チップの下面で物理量に反応して導電率
が変化する部材で接続されたことを特徴とするマトリク
ス表示装置。
1. A matrix display device having a plurality of row and column electrode line groups on a substrate surface, wherein electrode terminals of a semiconductor chip are directly mounted on the terminals of the electrode line group and displayed by the output of the semiconductor chip. , The electrode wire group terminals are extended and arranged centrally on the lower surface of the semiconductor chip, and the electrode wire group is connected by a member whose conductivity changes in response to a physical quantity on the lower surface of the semiconductor chip. Matrix display device.
【請求項2】 請求項1において、物理量に反応して導
電率が変化する部材は、光に反応して導電率が変化する
部材であることを特徴とするマトリクス表示装置。
2. The matrix display device according to claim 1, wherein the member whose conductivity changes in response to a physical quantity is a member whose conductivity changes in response to light.
【請求項3】 請求項2において、光に反応して導電率
が変化する部材は、アモルファスシリコンであることを
特徴とするマトリクス表示装置。
3. The matrix display device according to claim 2, wherein the member whose conductivity changes in response to light is amorphous silicon.
【請求項4】 請求項1において、物理量に反応して導
電率が変化する部材は、熱に反応して導電率が変化する
部材であることを特徴とするマトリクス表示装置。
4. The matrix display device according to claim 1, wherein the member whose electric conductivity changes in response to a physical quantity is a member whose electric conductivity changes in response to heat.
【請求項5】 請求項2において、熱に反応して導電率
が変化する部材は、サーミスタであることを特徴とする
マトリクス表示装置。
5. The matrix display device according to claim 2, wherein the member whose conductivity changes in response to heat is a thermistor.
【請求項6】 基板面に複数の行及び列電極線群を有
し、該電極線群の端子に半導体チップの電極端子が直接
実装されて該半導体チップの出力により表示されるマト
リクス表示装置において、前記電極線群端子は延長され
前記半導体チップの下面に集中して配置され、該電極線
群は前記半導体チップの下面で電子スイッチにより接続
されたことを特徴とするマトリクス表示装置。
6. A matrix display device having a plurality of row and column electrode line groups on a substrate surface, wherein electrode terminals of a semiconductor chip are directly mounted on terminals of the electrode line group and displayed by an output of the semiconductor chip. The matrix display device according to claim 1, wherein the electrode line group terminals are extended and concentrated on the lower surface of the semiconductor chip, and the electrode line group is connected by an electronic switch on the lower surface of the semiconductor chip.
【請求項7】 基板面に複数の行及び列電極線群を有
し、該電極線群の端子に半導体チップの電極端子が直接
実装されて該半導体チップの出力により表示されるマト
リクス表示装置において、前記半導体チップの下面にM
OSFET(金属−酸化物−半導体電界効果トランジス
タ)が形成され、前記電極線群端子が延長されて該電極
線群が前記MOSFETのドレイン又はソース電極とし
て接続され、前記MOSFETよりゲート電極が引出さ
れたことを特徴とするマトリクス表示装置。
7. A matrix display device having a plurality of row and column electrode line groups on a substrate surface, wherein electrode terminals of a semiconductor chip are directly mounted on the terminals of the electrode line group and displayed by the output of the semiconductor chip. , M on the lower surface of the semiconductor chip
An OSFET (metal-oxide-semiconductor field effect transistor) is formed, the electrode line group terminal is extended and the electrode line group is connected as a drain or source electrode of the MOSFET, and a gate electrode is drawn out from the MOSFET. A matrix display device characterized by the above.
【請求項8】 基板面に複数の行及び列電極線群を有
し、該電極線群の端子に半導体チップの電極端子が直接
実装されて、該半導体チップの出力により表示されるマ
トリクス表示装置において、前記電極線群端子は前記半
導体チップの下面に延長されると共に、少なくとも該半
導体チップの面積より小さい部分に集中して結線された
後、該集中結線部が切断されて電気的に非導通とされた
ことを特徴とするマトリクス表示装置。
8. A matrix display device having a plurality of row and column electrode line groups on a substrate surface, the electrode terminals of the semiconductor chip being directly mounted on the terminals of the electrode line group, and being displayed by the output of the semiconductor chip. In, the electrode wire group terminals are extended to the lower surface of the semiconductor chip and are concentrated and connected to at least a portion smaller than the area of the semiconductor chip, and then the concentrated connection portion is cut to electrically non-conduct. A matrix display device characterized by the above.
JP27433091A 1991-10-22 1991-10-22 Matrix type display device Pending JPH05113574A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27433091A JPH05113574A (en) 1991-10-22 1991-10-22 Matrix type display device
KR1019920019413A KR930008496A (en) 1991-10-22 1992-10-22 Matrix display device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27433091A JPH05113574A (en) 1991-10-22 1991-10-22 Matrix type display device

Publications (1)

Publication Number Publication Date
JPH05113574A true JPH05113574A (en) 1993-05-07

Family

ID=17540155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27433091A Pending JPH05113574A (en) 1991-10-22 1991-10-22 Matrix type display device

Country Status (2)

Country Link
JP (1) JPH05113574A (en)
KR (1) KR930008496A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798744A (en) * 1994-07-29 1998-08-25 Hitachi, Ltd. Liquid crystal display apparatus
KR100489633B1 (en) * 1994-07-29 2005-09-02 가부시끼가이샤 히다치 세이사꾸쇼 LCD Display
KR100942514B1 (en) * 2003-05-21 2010-02-16 삼성전자주식회사 Liquid crystal display apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798744A (en) * 1994-07-29 1998-08-25 Hitachi, Ltd. Liquid crystal display apparatus
KR100489633B1 (en) * 1994-07-29 2005-09-02 가부시끼가이샤 히다치 세이사꾸쇼 LCD Display
KR100942514B1 (en) * 2003-05-21 2010-02-16 삼성전자주식회사 Liquid crystal display apparatus

Also Published As

Publication number Publication date
KR930008496A (en) 1993-05-21

Similar Documents

Publication Publication Date Title
KR0160062B1 (en) Array substrate for flat display device
JP3379896B2 (en) Liquid crystal display device and inspection method thereof
KR100765560B1 (en) Liquid crystal display device
JP3943919B2 (en) Liquid crystal display device and inspection method thereof
KR100239749B1 (en) Tft fabrication method structure of lcd, test apparatus and method for gross test
JP2610328B2 (en) Manufacturing method of liquid crystal display element
US6587162B1 (en) Liquid crystal display
JPH08101397A (en) Thin film transistor liquid crystal display device and its manufacture
JP3381681B2 (en) Liquid crystal display device and repair method of disconnection thereof
KR100806885B1 (en) Fabricating method of liquid crystal display
JP3316929B2 (en) Matrix wiring board
JP3119357B2 (en) Liquid crystal display
KR20000065730A (en) TFT array substrate of LCD device and method for testing the same
JPH05113574A (en) Matrix type display device
JP3272848B2 (en) Liquid crystal display device
US20060273422A1 (en) Switching element for characteristic inspection, and characteristic inspection method
JP3192236B2 (en) Electronic imaging device
JP4177222B2 (en) Liquid crystal display device and inspection method thereof
JPH08190087A (en) Transparent insulating substrate for producing liquid crystal display panel and method for inspecting its various characteristics
JP3295025B2 (en) Manufacturing method of liquid crystal display device
JP3087730B2 (en) Manufacturing method of liquid crystal display device
JPH05333370A (en) Active matrix type liquid crystal display element
JPH0394223A (en) Manufacture of active matrix display device
JP4236720B2 (en) Liquid crystal electro-optical device
KR100870663B1 (en) Electrostatic discharge protection device of cog type tft-lcd