JPH05111078A - 多重伝送装置 - Google Patents
多重伝送装置Info
- Publication number
- JPH05111078A JPH05111078A JP3265842A JP26584291A JPH05111078A JP H05111078 A JPH05111078 A JP H05111078A JP 3265842 A JP3265842 A JP 3265842A JP 26584291 A JP26584291 A JP 26584291A JP H05111078 A JPH05111078 A JP H05111078A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- terminal
- multiplex transmission
- terminal device
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】端末器の機能を不揮発性メモリＦに記憶させ、
揮発性メモリＫに転送して読み出すようにした多重伝送
装置において、端末器のテスト時間の大きな部分を占め
る不揮発性メモリＦのデータ書換えの時間を短縮する。 【構成】入力・出力処理部３に入力される監視信号とし
て、テストモードを示す信号が入力されると、テストモ
ード解読部４では、この信号を解読し、テストモードに
入ったと判断する。テストモードでは、入力・出力処理
部３に入力されるデータが書込回路部５を介して、揮発
性メモリＫに直接に書き込まれる。 【効果】端末器のテスト時間の大きな部分を占める不揮
発性メモリＦのデータ書換えの時間を無くしたので、テ
ストに要する時間を大幅に短縮することができ、これに
より、端末器のコスト上昇を防ぐことができる。
揮発性メモリＫに転送して読み出すようにした多重伝送
装置において、端末器のテスト時間の大きな部分を占め
る不揮発性メモリＦのデータ書換えの時間を短縮する。 【構成】入力・出力処理部３に入力される監視信号とし
て、テストモードを示す信号が入力されると、テストモ
ード解読部４では、この信号を解読し、テストモードに
入ったと判断する。テストモードでは、入力・出力処理
部３に入力されるデータが書込回路部５を介して、揮発
性メモリＫに直接に書き込まれる。 【効果】端末器のテスト時間の大きな部分を占める不揮
発性メモリＦのデータ書換えの時間を無くしたので、テ
ストに要する時間を大幅に短縮することができ、これに
より、端末器のコスト上昇を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、時分割方式を用いた多
重伝送装置に関するものであり、例えば、多重伝送によ
り照明負荷や空調負荷、電気錠などの制御を行うシステ
ムに利用されるものである。
重伝送装置に関するものであり、例えば、多重伝送によ
り照明負荷や空調負荷、電気錠などの制御を行うシステ
ムに利用されるものである。
【０００２】
【従来の技術】図２は従来の一般的な時分割多重伝送装
置の概略構成図である。この装置では、１台の親機Ａと
複数の端末器Ｂ１，Ｂ２，…とが同軸ケーブルやツイス
トペア線のような２線の伝送線Ｌを介して接続されてい
る。図４（ａ），（ｂ）は、親機Ａから伝送線Ｌに送出
される時分割多重伝送信号と、端末器Ｂ１，Ｂ２，…か
ら伝送線Ｌを介して親機Ａに返信される返信信号の波形
をそれぞれ示している。時分割多重伝送信号は、その１
フレームＦＲに、信号伝送の開始を示すスタートパルス
ＳＴと、交信すべき端末器Ｂｉ（ｉ＝１，２，…）を指
定するためのアドレスパルスＡＤと、端末器Ｂｉの動作
を制御するための制御パルスＤＴと、端末器Ｂｉから返
信信号（監視パルス）を受信するための返信待機時間帯
ＲＴとを少なくとも含んでいる。アドレスパルスＡＤや
制御パルスＤＴは、例えば、長電圧パルスが１、短電圧
パルスが０を意味する複数ビットのシリアル信号よりな
る。返信待機時間帯ＲＴでは、例えば、親機Ａの側で伝
送線Ｌの線間に電圧を印加し、端末器Ｂｉの側で伝送線
Ｌの線間を抵抗を介して短絡することにより、例えば、
長電流パルスが１、短電流パルスが０を意味する複数ビ
ットのシリアル信号を親機Ａに返信する。アドレスパル
スＡＤや制御パルスＤＴは、低インピーダンスの電圧信
号として親機Ａから送出され、各端末器Ｂｉでは、伝送
線Ｌの線間に整流器と平滑コンデンサを接続し、動作電
源を得ている。親機Ａから送出される時分割多重伝送信
号に含まれるアドレスパルスＡＤは、各端末器Ｂｉを例
えばサイクリックにポーリングするように変化してお
り、アドレスが一致した１つの端末器Ｂｉのみが制御パ
ルスに応じた制御動作と返信動作を行うものである。端
末器Ｂｉは伝送線ＬからスタートパルスＳＴが受信され
ると、それに続くアドレスパルスＡＤを受信し、自己の
アドレスと照合する。アドレスが一致すれば、アドレス
パルスＡＤに続く制御パルスＤＴを受信し、この制御パ
ルスＤＴに応じて、制御動作を行う。また、制御パルス
ＤＴに続く返信待機時間帯ＲＴで図４（ｂ）に示すよう
な返信信号を送出する。
置の概略構成図である。この装置では、１台の親機Ａと
複数の端末器Ｂ１，Ｂ２，…とが同軸ケーブルやツイス
トペア線のような２線の伝送線Ｌを介して接続されてい
る。図４（ａ），（ｂ）は、親機Ａから伝送線Ｌに送出
される時分割多重伝送信号と、端末器Ｂ１，Ｂ２，…か
ら伝送線Ｌを介して親機Ａに返信される返信信号の波形
をそれぞれ示している。時分割多重伝送信号は、その１
フレームＦＲに、信号伝送の開始を示すスタートパルス
ＳＴと、交信すべき端末器Ｂｉ（ｉ＝１，２，…）を指
定するためのアドレスパルスＡＤと、端末器Ｂｉの動作
を制御するための制御パルスＤＴと、端末器Ｂｉから返
信信号（監視パルス）を受信するための返信待機時間帯
ＲＴとを少なくとも含んでいる。アドレスパルスＡＤや
制御パルスＤＴは、例えば、長電圧パルスが１、短電圧
パルスが０を意味する複数ビットのシリアル信号よりな
る。返信待機時間帯ＲＴでは、例えば、親機Ａの側で伝
送線Ｌの線間に電圧を印加し、端末器Ｂｉの側で伝送線
Ｌの線間を抵抗を介して短絡することにより、例えば、
長電流パルスが１、短電流パルスが０を意味する複数ビ
ットのシリアル信号を親機Ａに返信する。アドレスパル
スＡＤや制御パルスＤＴは、低インピーダンスの電圧信
号として親機Ａから送出され、各端末器Ｂｉでは、伝送
線Ｌの線間に整流器と平滑コンデンサを接続し、動作電
源を得ている。親機Ａから送出される時分割多重伝送信
号に含まれるアドレスパルスＡＤは、各端末器Ｂｉを例
えばサイクリックにポーリングするように変化してお
り、アドレスが一致した１つの端末器Ｂｉのみが制御パ
ルスに応じた制御動作と返信動作を行うものである。端
末器Ｂｉは伝送線ＬからスタートパルスＳＴが受信され
ると、それに続くアドレスパルスＡＤを受信し、自己の
アドレスと照合する。アドレスが一致すれば、アドレス
パルスＡＤに続く制御パルスＤＴを受信し、この制御パ
ルスＤＴに応じて、制御動作を行う。また、制御パルス
ＤＴに続く返信待機時間帯ＲＴで図４（ｂ）に示すよう
な返信信号を送出する。
【０００３】図３は端末器Ｂｉの内部構成を示してい
る。多重伝送信号処理部１は親機Ａから伝送されて来る
多重伝送信号を受信すると共に、返信信号を返送する機
能を有しており、通常、マイクロコンピュータを用いて
構成されている。端末器Ｂｉは、設定器Ｃと交信可能と
されている。この設定器Ｃは端末器Ｂｉの機能を設定す
るために使用される。端末器Ｂｉの機能としては、例え
ば、壁スイッチの操作やセンサーの動作を監視するため
の監視用の端末器や、照明負荷や空調負荷等の負荷を制
御するための端末器等の種別のほか、端末器Ｂｉのアド
レス等も含まれる。端末器Ｂｉが監視用の端末器である
場合には、入力・出力処理部３は壁スイッチやセンサー
の状態を入力し、多重伝送信号処理部１に監視情報とし
て入力する。また、端末器Ｂｉが負荷制御用の端末器で
ある場合には、入力・出力処理部３は多重伝送信号処理
部１からの制御情報を照明負荷や空調負荷等に出力す
る。この端末器Ｂｉの電源は、上述のように、多重伝送
線Ｌから供給されているので、停電等により親機Ａから
の多重伝送信号が停止すると、端末器Ｂｉの電源は遮断
される。このような場合でも、端末器Ｂｉの情報が失わ
れないように、端末器Ｂｉには不揮発性メモリＦが内蔵
されている。不揮発性メモリＦは、例えば、ＥＥＰＲＯ
Ｍよりなり、電源が遮断されても記憶内容が消えないと
いう利点を有するものであるが、その反面、アクセス速
度が遅いという欠点がある。そこで、端末器Ｂｉの電源
が投入されると、不揮発性メモリＦから揮発性メモリＫ
に情報を読み出して、多重伝送信号処理部１からは揮発
性メモリＫをアクセスする方式が提案されている。揮発
性メモリＫは、例えば、ＲＡＭよりなり、電源が遮断さ
れると記憶内容が消えるという欠点を有するものである
が、その代わりに、アクセス速度が速いという利点があ
る。このように、２種類のメモリを併用することによ
り、電源遮断時の記憶内容の保持と高速度のアクセス速
度を両立させることができるものである。なお、設定器
Ｃでは、不揮発性メモリＦに機能を書き込むだけでな
く、不揮発性メモリＦに書き込まれた機能を読み出し
て、確認のために表示可能とされている。この設定器Ｃ
による不揮発性メモリＦの書き込みや読み出しは、設定
信号送受処理部２により行われる。
る。多重伝送信号処理部１は親機Ａから伝送されて来る
多重伝送信号を受信すると共に、返信信号を返送する機
能を有しており、通常、マイクロコンピュータを用いて
構成されている。端末器Ｂｉは、設定器Ｃと交信可能と
されている。この設定器Ｃは端末器Ｂｉの機能を設定す
るために使用される。端末器Ｂｉの機能としては、例え
ば、壁スイッチの操作やセンサーの動作を監視するため
の監視用の端末器や、照明負荷や空調負荷等の負荷を制
御するための端末器等の種別のほか、端末器Ｂｉのアド
レス等も含まれる。端末器Ｂｉが監視用の端末器である
場合には、入力・出力処理部３は壁スイッチやセンサー
の状態を入力し、多重伝送信号処理部１に監視情報とし
て入力する。また、端末器Ｂｉが負荷制御用の端末器で
ある場合には、入力・出力処理部３は多重伝送信号処理
部１からの制御情報を照明負荷や空調負荷等に出力す
る。この端末器Ｂｉの電源は、上述のように、多重伝送
線Ｌから供給されているので、停電等により親機Ａから
の多重伝送信号が停止すると、端末器Ｂｉの電源は遮断
される。このような場合でも、端末器Ｂｉの情報が失わ
れないように、端末器Ｂｉには不揮発性メモリＦが内蔵
されている。不揮発性メモリＦは、例えば、ＥＥＰＲＯ
Ｍよりなり、電源が遮断されても記憶内容が消えないと
いう利点を有するものであるが、その反面、アクセス速
度が遅いという欠点がある。そこで、端末器Ｂｉの電源
が投入されると、不揮発性メモリＦから揮発性メモリＫ
に情報を読み出して、多重伝送信号処理部１からは揮発
性メモリＫをアクセスする方式が提案されている。揮発
性メモリＫは、例えば、ＲＡＭよりなり、電源が遮断さ
れると記憶内容が消えるという欠点を有するものである
が、その代わりに、アクセス速度が速いという利点があ
る。このように、２種類のメモリを併用することによ
り、電源遮断時の記憶内容の保持と高速度のアクセス速
度を両立させることができるものである。なお、設定器
Ｃでは、不揮発性メモリＦに機能を書き込むだけでな
く、不揮発性メモリＦに書き込まれた機能を読み出し
て、確認のために表示可能とされている。この設定器Ｃ
による不揮発性メモリＦの書き込みや読み出しは、設定
信号送受処理部２により行われる。
【０００４】
【発明が解決しようとする課題】上述の従来の技術にお
いて、不揮発性メモリＦに書き込まれるデータは、端末
器の種類や機能などにより数多くのモードが存在し、各
モードでの端末器の動作をテストするためには、その都
度、不揮発性メモリＦのデータを書き換える必要があ
り、端末器の動作テストに非常に時間を要するという問
題があった。例えば、テストすべきモードの種類が１０
０種類、不揮発性メモリＦにデータを書き込む時間が２
５ｍｓｅｃとしても、それだけで１００×２５ｍｓｅｃ
＝２．５ｓｅｃという長い時間を要する。しかも、設定
器Ｃはシリアルで設定信号を送受しているので、不揮発
性メモリＦにデータを書き込むための設定信号を送信す
るだけでも５００ｍｓｅｃも要し、このシリアル通信の
ためのクロックを１０倍程度速くしても５０ｍｓｅｃで
あるから、全体では、例えば、５０ｍｓｅｃ×１００＝
５ｓｅｃも必要である。これではテスト時間が非常に長
くなり、それだけ端末器のコストが上昇するという問題
がある。
いて、不揮発性メモリＦに書き込まれるデータは、端末
器の種類や機能などにより数多くのモードが存在し、各
モードでの端末器の動作をテストするためには、その都
度、不揮発性メモリＦのデータを書き換える必要があ
り、端末器の動作テストに非常に時間を要するという問
題があった。例えば、テストすべきモードの種類が１０
０種類、不揮発性メモリＦにデータを書き込む時間が２
５ｍｓｅｃとしても、それだけで１００×２５ｍｓｅｃ
＝２．５ｓｅｃという長い時間を要する。しかも、設定
器Ｃはシリアルで設定信号を送受しているので、不揮発
性メモリＦにデータを書き込むための設定信号を送信す
るだけでも５００ｍｓｅｃも要し、このシリアル通信の
ためのクロックを１０倍程度速くしても５０ｍｓｅｃで
あるから、全体では、例えば、５０ｍｓｅｃ×１００＝
５ｓｅｃも必要である。これではテスト時間が非常に長
くなり、それだけ端末器のコストが上昇するという問題
がある。
【０００５】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、端末器の機能を
不揮発性メモリに記憶させ、揮発性メモリに転送して読
み出すようにした多重伝送装置において、端末器のテス
ト時間の大きな部分を占める不揮発性メモリのデータ書
換えの時間を短縮し、端末器のコスト上昇を防ぐことに
ある。
ものであり、その目的とするところは、端末器の機能を
不揮発性メモリに記憶させ、揮発性メモリに転送して読
み出すようにした多重伝送装置において、端末器のテス
ト時間の大きな部分を占める不揮発性メモリのデータ書
換えの時間を短縮し、端末器のコスト上昇を防ぐことに
ある。
【０００６】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、図２に示すように、固有のアドレスを
割り当てられた複数の端末器Ｂ１，Ｂ２，…を共通の伝
送線Ｌを介して親機Ａに接続し、親機Ａからのアドレス
指定により各端末器Ｂ１，Ｂ２，…に制御パルスを伝送
すると共にアドレス指定された端末器から親機Ａに監視
パルスを返信するようにした多重伝送装置において、各
端末器Ｂｉは、図１に示すように、親機Ａとの間の多重
伝送処理を実行する多重伝送信号処理部１と、端末器Ｂ
ｉの機能を設定するための設定器Ｃとの間で設定信号を
送受する設定信号送受処理部２と、電源遮断時に端末器
Ｂｉの機能を保持するための不揮発性メモリＦと、電源
非遮断時に不揮発性メモリＦに記憶された端末器Ｂｉの
機能を転送されて多重伝送信号処理部１から読み出され
る揮発性メモリＫと、端末器Ｂｉの動作をテストするテ
ストモード時には不揮発性メモリＦを介さずに揮発性メ
モリＫに端末器Ｂｉの機能を直接に書き込むための書込
回路部５とを有することを特徴とするものである。
解決するために、図２に示すように、固有のアドレスを
割り当てられた複数の端末器Ｂ１，Ｂ２，…を共通の伝
送線Ｌを介して親機Ａに接続し、親機Ａからのアドレス
指定により各端末器Ｂ１，Ｂ２，…に制御パルスを伝送
すると共にアドレス指定された端末器から親機Ａに監視
パルスを返信するようにした多重伝送装置において、各
端末器Ｂｉは、図１に示すように、親機Ａとの間の多重
伝送処理を実行する多重伝送信号処理部１と、端末器Ｂ
ｉの機能を設定するための設定器Ｃとの間で設定信号を
送受する設定信号送受処理部２と、電源遮断時に端末器
Ｂｉの機能を保持するための不揮発性メモリＦと、電源
非遮断時に不揮発性メモリＦに記憶された端末器Ｂｉの
機能を転送されて多重伝送信号処理部１から読み出され
る揮発性メモリＫと、端末器Ｂｉの動作をテストするテ
ストモード時には不揮発性メモリＦを介さずに揮発性メ
モリＫに端末器Ｂｉの機能を直接に書き込むための書込
回路部５とを有することを特徴とするものである。
【０００７】
【作用】本発明にあっては、このように、端末器Ｂｉの
動作をテストするテストモード時には不揮発性メモリＦ
を介さずに揮発性メモリＫに端末器Ｂｉの機能を直接に
書き込むための書込回路部５を設けたので、動作をテス
トすべき機能が数多く存在する場合でも、迅速に端末器
Ｂｉの機能を書き替えて、各機能について端末器Ｂｉが
正常に動作するか否かをテストすることができ、テスト
に要する時間を短縮することができる。
動作をテストするテストモード時には不揮発性メモリＦ
を介さずに揮発性メモリＫに端末器Ｂｉの機能を直接に
書き込むための書込回路部５を設けたので、動作をテス
トすべき機能が数多く存在する場合でも、迅速に端末器
Ｂｉの機能を書き替えて、各機能について端末器Ｂｉが
正常に動作するか否かをテストすることができ、テスト
に要する時間を短縮することができる。
【０００８】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本発明の多重伝送装置に用いる端末器Ｂｉ
の構成を一例として示している。多重伝送信号処理部１
は、親機Ａから伝送されて来る多重伝送信号を受信して
制御情報を受け取ると共に、監視パルスを返信する機能
を有する。設定信号送受処理部２は、設定器Ｃとの交信
処理を行う機能を有する。次に、不揮発性メモリＦは、
例えばＥＥＰＲＯＭよりなり、電源が遮断されても記憶
内容が消えない。この不揮発性メモリＦは、設定信号送
受処理部２によりアクセスされて、端末器Ｂｉの機能テ
ーブルが格納されるものである。揮発性メモリＫは、例
えばＲＡＭよりなり、電源が遮断されると記憶内容が消
えてしまうが、不揮発性メモリＦに比べてアクセス速度
が速い。この揮発性メモリＫには、不揮発性メモリＦの
機能テーブルが転送され、この機能テーブルが多重伝送
信号処理部１によりアクセスされて、端末器Ｂｉの動作
が決定されるものである。入力・出力処理部３は、端末
器Ｂｉに監視信号を入力すると共に、端末器Ｂｉから制
御信号を出力するものである。本実施例では、この入力
・出力処理部３に入力される監視信号を利用することに
より、特にテストモード用の端子を設けることなく、テ
ストモードに入ることを可能としている。すなわち、入
力・出力処理部３に入力される監視信号はテストモード
解読部４に入力されており、監視信号として、テストモ
ードを示す信号が入力されると、テストモード解読部４
では、この信号を解読し、テストモードに入ったと判断
する。テストモードでは、入力・出力処理部３に入力さ
れる監視信号が書込回路部５を介して、揮発性メモリＫ
に直接に書き込まれる。
する。図１は本発明の多重伝送装置に用いる端末器Ｂｉ
の構成を一例として示している。多重伝送信号処理部１
は、親機Ａから伝送されて来る多重伝送信号を受信して
制御情報を受け取ると共に、監視パルスを返信する機能
を有する。設定信号送受処理部２は、設定器Ｃとの交信
処理を行う機能を有する。次に、不揮発性メモリＦは、
例えばＥＥＰＲＯＭよりなり、電源が遮断されても記憶
内容が消えない。この不揮発性メモリＦは、設定信号送
受処理部２によりアクセスされて、端末器Ｂｉの機能テ
ーブルが格納されるものである。揮発性メモリＫは、例
えばＲＡＭよりなり、電源が遮断されると記憶内容が消
えてしまうが、不揮発性メモリＦに比べてアクセス速度
が速い。この揮発性メモリＫには、不揮発性メモリＦの
機能テーブルが転送され、この機能テーブルが多重伝送
信号処理部１によりアクセスされて、端末器Ｂｉの動作
が決定されるものである。入力・出力処理部３は、端末
器Ｂｉに監視信号を入力すると共に、端末器Ｂｉから制
御信号を出力するものである。本実施例では、この入力
・出力処理部３に入力される監視信号を利用することに
より、特にテストモード用の端子を設けることなく、テ
ストモードに入ることを可能としている。すなわち、入
力・出力処理部３に入力される監視信号はテストモード
解読部４に入力されており、監視信号として、テストモ
ードを示す信号が入力されると、テストモード解読部４
では、この信号を解読し、テストモードに入ったと判断
する。テストモードでは、入力・出力処理部３に入力さ
れる監視信号が書込回路部５を介して、揮発性メモリＫ
に直接に書き込まれる。
【０００９】本実施例では、揮発性メモリＫの機能テー
ブルへのデータ書き込み時間は単なるＲＡＭへのデータ
書き込みなので、クロックを高速にすることにより数μ
ｓｅｃ〜数十μｓｅｃに短縮することができ、機能テー
ブルへ書き込むデータ（モード）が１００種類程度以上
あっても、その書き込みに要する時間は数１００μｓｅ
ｃ〜数ｍｓｅｃと非常に短く、テストによる端末器のコ
スト上昇は防止できる。また、テストモード解読部４を
設けることにより、外部端子を増加させる必要がなく、
端末器Ｂｉを集積回路化する場合でもピン数の増加が無
いため、これによるコスト上昇がない。さらに、このテ
ストモード解読部４でテストモードであることを解読し
たときには、クロックを高速化して、多重伝送信号処理
部１や設定信号送受処理部２などのテストを高速化する
ことも可能となる。
ブルへのデータ書き込み時間は単なるＲＡＭへのデータ
書き込みなので、クロックを高速にすることにより数μ
ｓｅｃ〜数十μｓｅｃに短縮することができ、機能テー
ブルへ書き込むデータ（モード）が１００種類程度以上
あっても、その書き込みに要する時間は数１００μｓｅ
ｃ〜数ｍｓｅｃと非常に短く、テストによる端末器のコ
スト上昇は防止できる。また、テストモード解読部４を
設けることにより、外部端子を増加させる必要がなく、
端末器Ｂｉを集積回路化する場合でもピン数の増加が無
いため、これによるコスト上昇がない。さらに、このテ
ストモード解読部４でテストモードであることを解読し
たときには、クロックを高速化して、多重伝送信号処理
部１や設定信号送受処理部２などのテストを高速化する
ことも可能となる。
【００１０】なお、以上の説明では、図２に示すよう
に、伝送線Ｌに２台の端末器Ｂ１，Ｂ２が接続されてい
る構成を例示したが、端末器の台数はこれに限定される
ものではなく、例えば、８ビットのアドレスを割り当て
れば、最大２５６台を接続することができる。
に、伝送線Ｌに２台の端末器Ｂ１，Ｂ２が接続されてい
る構成を例示したが、端末器の台数はこれに限定される
ものではなく、例えば、８ビットのアドレスを割り当て
れば、最大２５６台を接続することができる。
【００１１】
【発明の効果】本発明にあっては、端末器の機能を不揮
発性メモリに記憶させ、揮発性メモリに転送して読み出
すようにした多重伝送装置において、端末器のテスト時
間の大きな部分を占める不揮発性メモリのデータ書換え
の時間を無くしたので、テストに要する時間を大幅に短
縮することができ、これにより、端末器のコスト上昇を
防ぐことができるという効果がある。
発性メモリに記憶させ、揮発性メモリに転送して読み出
すようにした多重伝送装置において、端末器のテスト時
間の大きな部分を占める不揮発性メモリのデータ書換え
の時間を無くしたので、テストに要する時間を大幅に短
縮することができ、これにより、端末器のコスト上昇を
防ぐことができるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来の多重伝送装置の概略構成を示すブロック
図である。
図である。
【図３】従来例に用いる端末器の内部構成を示すブロッ
ク図である。
ク図である。
【図４】多重伝送信号と返信信号を示す波形図である。
１ 多重伝送信号処理部 ２ 設定信号送受処理部 ３ 入力・出力処理部 ４ テストモード解読部 ５ 書込回路部 Ａ 親機 Ｂ１ 端末器 Ｂ２ 端末器 Ｂｉ 端末器 Ｃ 設定器 Ｌ 伝送線 Ｆ 不揮発性メモリ Ｋ 揮発性メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 9/00 ３４１ Ｚ 7170−5Ｋ
Claims (1)
- 【請求項１】 固有のアドレスを割り当てられた複数
の端末器を共通の伝送路を介して親機に接続し、親機か
らのアドレス指定により各端末器に制御パルスを伝送す
ると共にアドレス指定された端末器から親機に監視パル
スを返信するようにした多重伝送装置において、各端末
器は、親機との間の多重伝送処理を実行する多重伝送信
号処理部と、端末器の機能を設定するための設定器との
間で設定信号を送受する設定信号送受処理部と、電源遮
断時に端末器の機能を保持するための不揮発性メモリ
と、電源非遮断時に不揮発性メモリに記憶された端末器
の機能を転送されて多重伝送信号処理部から読み出され
る揮発性メモリと、端末器の動作をテストするテストモ
ード時には不揮発性メモリを介さずに揮発性メモリに端
末器の機能を直接に書き込むための書込回路部とを有す
ることを特徴とする多重伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265842A JP2522613B2 (ja) | 1991-10-15 | 1991-10-15 | 多重伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265842A JP2522613B2 (ja) | 1991-10-15 | 1991-10-15 | 多重伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05111078A true JPH05111078A (ja) | 1993-04-30 |
| JP2522613B2 JP2522613B2 (ja) | 1996-08-07 |
Family
ID=17422828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265842A Expired - Fee Related JP2522613B2 (ja) | 1991-10-15 | 1991-10-15 | 多重伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522613B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0224693U (ja) * | 1988-07-30 | 1990-02-19 | ||
| JPH0289497A (ja) * | 1988-09-27 | 1990-03-29 | Matsushita Electric Works Ltd | 遠隔監視制御システム |
-
1991
- 1991-10-15 JP JP3265842A patent/JP2522613B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0224693U (ja) * | 1988-07-30 | 1990-02-19 | ||
| JPH0289497A (ja) * | 1988-09-27 | 1990-03-29 | Matsushita Electric Works Ltd | 遠隔監視制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522613B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701878A (en) | Apparatus for assigning addresses to pluggable modules based on contact configuration | |
| US4622647A (en) | System for the automatic testing of printed circuits | |
| US5400389A (en) | System for rewriting information in rewritable memory provided in portable remote terminal and portable remote terminal applicable to the system | |
| US3470542A (en) | Modular system design | |
| GB1598499A (en) | Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram | |
| US4076970A (en) | Switching system having a central controller for accessing individual telephone circuits for testing | |
| US4019175A (en) | Program changeable sequence controller | |
| JPH05233464A (ja) | Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード | |
| ES8308435A1 (es) | "dispositivo de barrido de lineas de comunicaciones que trabaja bajo control de un microordenador". | |
| KR870003431A (ko) | 데이타 처리장치 | |
| US5383147A (en) | IC card and method of checking the memory capacity of IC card | |
| JPH0420201B2 (ja) | ||
| JPH0562785B2 (ja) | ||
| JP2522613B2 (ja) | 多重伝送装置 | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| US5559738A (en) | Semiconductor data storage apparatus | |
| US4596983A (en) | Module for printed assemblies in a telecommunication system an apparatus for automatically putting the means on printed board assemblies newly inserted into the module into operation | |
| EP0173746A1 (en) | System of selecting address in input/output board | |
| JPS58175037A (ja) | プログラムロ−ド方式 | |
| JPH0824390B2 (ja) | 多重伝送装置 | |
| JPH05120890A (ja) | 情報媒体 | |
| JP3296835B2 (ja) | 多重伝送装置の機能設定方式 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| JP3040796B2 (ja) | 自動販売機の製造方法 | |
| KR900008069B1 (ko) | 프로그램어블 로직 콘트롤러에서 비트어드레싱 방식을 이용한 데이터 메모리회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |