JPH05110964A - 周波数シンセサイザ回路 - Google Patents
周波数シンセサイザ回路Info
- Publication number
- JPH05110964A JPH05110964A JP26785691A JP26785691A JPH05110964A JP H05110964 A JPH05110964 A JP H05110964A JP 26785691 A JP26785691 A JP 26785691A JP 26785691 A JP26785691 A JP 26785691A JP H05110964 A JPH05110964 A JP H05110964A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supplied
- frequency
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】衛星放送用受信機のチューナー部等で用いられ
る周波数シンセサイザ回路において、位相検波感度の変
動の小さい周波数シンセサイザ回路を提供することを目
的とする。 【構成】リモコン等で指定されたチャンネルを受信する
ため、ＭＰＵ３５からデータ信号がＰＬＬ回路３４に供
給され、ＶＣＯ２８の出力を分周した信号とＯＳＣ３６
の出力とが比較され、比較結果に応じたパルス信号がル
ープフィルタ３７で積分され、同調電圧に変換されて接
点Ａに供給される。また指定されたチャンネルに応じて
ＭＰＵ３５から電圧調整回路４１に制御信号が出力され
る。これによりバラクタダイオード３１のアノードの電
位が２段階に変化する。この２段階の変化と同調電圧の
変化とによりＶＣＯ２８の発振周波数が制御される。
る周波数シンセサイザ回路において、位相検波感度の変
動の小さい周波数シンセサイザ回路を提供することを目
的とする。 【構成】リモコン等で指定されたチャンネルを受信する
ため、ＭＰＵ３５からデータ信号がＰＬＬ回路３４に供
給され、ＶＣＯ２８の出力を分周した信号とＯＳＣ３６
の出力とが比較され、比較結果に応じたパルス信号がル
ープフィルタ３７で積分され、同調電圧に変換されて接
点Ａに供給される。また指定されたチャンネルに応じて
ＭＰＵ３５から電圧調整回路４１に制御信号が出力され
る。これによりバラクタダイオード３１のアノードの電
位が２段階に変化する。この２段階の変化と同調電圧の
変化とによりＶＣＯ２８の発振周波数が制御される。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬを使用した周波数
シンセサイザ回路に関し、特に衛星放送等の受信装置で
使用される周波数シンセサイザ回路に関する。
シンセサイザ回路に関し、特に衛星放送等の受信装置で
使用される周波数シンセサイザ回路に関する。
【０００２】
【従来の技術】従来より衛星放送や地上局のテレビジョ
ン放送等の受信装置にはＰＬＬを使用した周波数シンセ
サイザ回路が使用されている。以下、図面を参照して従
来の周波数シンセサイザ回路を説明する。
ン放送等の受信装置にはＰＬＬを使用した周波数シンセ
サイザ回路が使用されている。以下、図面を参照して従
来の周波数シンセサイザ回路を説明する。
【０００３】図４において、ＶＣＯ（電圧制御発振器）
２８の出力信号はバッファアンプ２９を介して図示しな
いミキサーとバッファアンプ３２とに供給される。バッ
ファアンプ３２で増幅された信号は分周器３３で半分の
周波数に分周された後、ＰＬＬ回路３４に供給される。
このＰＬＬ回路３４はプリスケーラ５０、プログラマブ
ルカウンタ５１、位相比較器５２、データラッチ５３、
カウンタ５４より構成されている。このうちデータラッ
チ５３には、ＭＰＵ３５からクロック信号とデータ信号
とロードパルスとが供給されている。そしてデータラッ
チ５３に格納されたデータによりプログラマブルカウン
タ５１がカウント動作を行っている。
２８の出力信号はバッファアンプ２９を介して図示しな
いミキサーとバッファアンプ３２とに供給される。バッ
ファアンプ３２で増幅された信号は分周器３３で半分の
周波数に分周された後、ＰＬＬ回路３４に供給される。
このＰＬＬ回路３４はプリスケーラ５０、プログラマブ
ルカウンタ５１、位相比較器５２、データラッチ５３、
カウンタ５４より構成されている。このうちデータラッ
チ５３には、ＭＰＵ３５からクロック信号とデータ信号
とロードパルスとが供給されている。そしてデータラッ
チ５３に格納されたデータによりプログラマブルカウン
タ５１がカウント動作を行っている。
【０００４】分周器３３の出力信号はプリスケーラ５０
で再度分周され、プログラマブルカウンタ５１でカウン
トされる。また基準周波数発振器であるＯＳＣ３６の出
力信号はカウンタ５４に供給され、カウントされる。そ
してカウンタ５４の出力とプログラマブルカウンタ５１
の出力とが位相比較器５２に供給され、位相比較器５２
からは比較結果であるパルス信号がループフィルタ３７
に出力される。
で再度分周され、プログラマブルカウンタ５１でカウン
トされる。また基準周波数発振器であるＯＳＣ３６の出
力信号はカウンタ５４に供給され、カウントされる。そ
してカウンタ５４の出力とプログラマブルカウンタ５１
の出力とが位相比較器５２に供給され、位相比較器５２
からは比較結果であるパルス信号がループフィルタ３７
に出力される。
【０００５】ループフィルタ３７は積分回路であり、能
動素子５５とコンデンサ５６と抵抗５７，５８とで構成
されている。このループフィルタ３７でパルス信号が積
分され、生成された同調電圧が抵抗３８を介してインダ
クタンス３０とバラクタダイオード３１との接続点であ
る接点Ａに供給される。この同調電圧によりバラクタダ
イオード３１の容量が変化し、ＶＣＯ２８から出力され
る発振周波数が変化する。
動素子５５とコンデンサ５６と抵抗５７，５８とで構成
されている。このループフィルタ３７でパルス信号が積
分され、生成された同調電圧が抵抗３８を介してインダ
クタンス３０とバラクタダイオード３１との接続点であ
る接点Ａに供給される。この同調電圧によりバラクタダ
イオード３１の容量が変化し、ＶＣＯ２８から出力され
る発振周波数が変化する。
【０００６】次にＰＬＬ回路３４内部の位相比較器５２
の出力信号の一例を図５に示す。位相比較器５２の比較
結果により基準電位Ｖr より正側、もしくは負側のパル
ス信号が出力される。またＶＣＯ２８の出力信号の周波
数が適正な値の場合には位相比較器５２の出力端を高抵
抗にする必要がある。これはループフィルタ３７内部の
コンデンサ５６からの放電を防ぐためである。
の出力信号の一例を図５に示す。位相比較器５２の比較
結果により基準電位Ｖr より正側、もしくは負側のパル
ス信号が出力される。またＶＣＯ２８の出力信号の周波
数が適正な値の場合には位相比較器５２の出力端を高抵
抗にする必要がある。これはループフィルタ３７内部の
コンデンサ５６からの放電を防ぐためである。
【０００７】ところで位相比較器５２の出力パルスは図
５に示すように、基準電位Ｖr と正側Ｖ+ 間の電位差
と、基準電位Ｖr と負側Ｖ-間の電位差とが必ずしも同
じではない。一般にＰＬＬ回路の線形解析においては位
相検波感度を線形一次の係数と仮定している。しかしな
がら前述したように位相比較器５２の出力パルスのう
ち、正側の電位差と負側の電位差とが必ずしも同じでな
いため、位相検波感度が線形一次の係数とは異なったも
のになっていた。位相検波感度が変化するとＰＬＬ回路
の伝達関数、過渡応答雑音帯域幅等の特性も同時に変化
していた。特に位相変調波を受信している場合、位相検
波感度の変化は位相ノイズの変動となって現れ、符号誤
り率の低下をもたらしていた。この為、位相変調波受信
時における符号誤り率のチャンネル間偏差が発生し、符
号誤り率の最適化を計ることができなかった。
５に示すように、基準電位Ｖr と正側Ｖ+ 間の電位差
と、基準電位Ｖr と負側Ｖ-間の電位差とが必ずしも同
じではない。一般にＰＬＬ回路の線形解析においては位
相検波感度を線形一次の係数と仮定している。しかしな
がら前述したように位相比較器５２の出力パルスのう
ち、正側の電位差と負側の電位差とが必ずしも同じでな
いため、位相検波感度が線形一次の係数とは異なったも
のになっていた。位相検波感度が変化するとＰＬＬ回路
の伝達関数、過渡応答雑音帯域幅等の特性も同時に変化
していた。特に位相変調波を受信している場合、位相検
波感度の変化は位相ノイズの変動となって現れ、符号誤
り率の低下をもたらしていた。この為、位相変調波受信
時における符号誤り率のチャンネル間偏差が発生し、符
号誤り率の最適化を計ることができなかった。
【０００８】また正側電位Ｖ+ と負側電位Ｖ- とを別々
の回路で制御している場合、それぞれの回路間の時間
差、または利得差が存在すると、選局チャンネルを上げ
ていく時に要する時間と下げていく時に要する時間とに
差が生じ、使いにくい受信機となっていた。
の回路で制御している場合、それぞれの回路間の時間
差、または利得差が存在すると、選局チャンネルを上げ
ていく時に要する時間と下げていく時に要する時間とに
差が生じ、使いにくい受信機となっていた。
【０００９】
【発明が解決しようとする課題】一般にＰＬＬ回路の線
形解析においては位相検波感度を線形一次の係数と仮定
している。しかしながら位相比較器５２の出力パルスの
うち、正側の電位差と負側の電位差とが必ずしも同じで
ないため、位相検波感度が線形一次の係数とは異なった
ものになっていた。位相検波感度の変化によりＰＬＬ回
路の伝達関数、過渡応答雑音帯域幅等の特性も同時に変
化し、特に位相変調波を受信している場合、位相検波感
度の変化は位相ノイズの変動となって現れ、符号誤り率
の低下をもたらしていた。この為、位相変調波受信時に
符号誤り率のチャンネル間偏差が発生し、符号誤り率の
最適化を計ることができなかった。
形解析においては位相検波感度を線形一次の係数と仮定
している。しかしながら位相比較器５２の出力パルスの
うち、正側の電位差と負側の電位差とが必ずしも同じで
ないため、位相検波感度が線形一次の係数とは異なった
ものになっていた。位相検波感度の変化によりＰＬＬ回
路の伝達関数、過渡応答雑音帯域幅等の特性も同時に変
化し、特に位相変調波を受信している場合、位相検波感
度の変化は位相ノイズの変動となって現れ、符号誤り率
の低下をもたらしていた。この為、位相変調波受信時に
符号誤り率のチャンネル間偏差が発生し、符号誤り率の
最適化を計ることができなかった。
【００１０】本発明は上記問題に鑑みてなされたもの
で、位相検波感度の変動の小さい周波数シンセサイザ回
路を提供することを目的とする。
で、位相検波感度の変動の小さい周波数シンセサイザ回
路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る手段は、供
給される同調電圧により発振周波数を制御する電圧制御
発振手段と、この電圧制御発振手段の発振周波数と基準
周波数とを、比較データをもとに比較し、比較結果に相
当するパルス信号を出力する比較手段と、前記パルス信
号が供給され、このパルス信号を積分した同調電圧を前
記電圧制御手段に供給する積分手段と、前記電圧制御発
振手段に接続され、前記同調電圧に少なくとも２段階の
電圧を切り替えながら加算する電圧加算手段と、この電
圧加算手段の切り替えを制御する制御信号と、前記比較
手段の比較データとを出力する制御手段とを具備し、前
記電圧制御発振手段で発振させる周波数に応じて前記電
圧加算手段で加算する電圧を切り替えることで、前記比
較手段の位相検波感度の変化率が縮小される。
給される同調電圧により発振周波数を制御する電圧制御
発振手段と、この電圧制御発振手段の発振周波数と基準
周波数とを、比較データをもとに比較し、比較結果に相
当するパルス信号を出力する比較手段と、前記パルス信
号が供給され、このパルス信号を積分した同調電圧を前
記電圧制御手段に供給する積分手段と、前記電圧制御発
振手段に接続され、前記同調電圧に少なくとも２段階の
電圧を切り替えながら加算する電圧加算手段と、この電
圧加算手段の切り替えを制御する制御信号と、前記比較
手段の比較データとを出力する制御手段とを具備し、前
記電圧制御発振手段で発振させる周波数に応じて前記電
圧加算手段で加算する電圧を切り替えることで、前記比
較手段の位相検波感度の変化率が縮小される。
【００１２】
【作用】制御手段から比較手段に供給される比較データ
により、基準周波数と電圧制御発振手段の発振周波数と
を比較し、比較結果に相当するパルス信号が出力され
る。このパルス信号は積分手段で積分されて同調電圧に
変換され、電圧制御発振手段に供給される。また電圧制
御発振手段には電圧制御手段が接続されており、発振周
波数により同調電圧に所定の電圧を加算する。これによ
り比較手段の位相検波感度の変化率が縮小される。
により、基準周波数と電圧制御発振手段の発振周波数と
を比較し、比較結果に相当するパルス信号が出力され
る。このパルス信号は積分手段で積分されて同調電圧に
変換され、電圧制御発振手段に供給される。また電圧制
御発振手段には電圧制御手段が接続されており、発振周
波数により同調電圧に所定の電圧を加算する。これによ
り比較手段の位相検波感度の変化率が縮小される。
【００１３】
【実施例】まず、本発明に係る実施例を説明する前に衛
星放送用受信機のチューナー部の構成を図面を参照して
説明する。図３は衛星放送用受信機のチューナー部の構
成を示すブロック図である。この図において入力端子１
０には図示しない衛星放送用屋外コンバータの電源電圧
である１５Ｖがコイル１１を介して供給されている。ま
た衛星放送用屋外コンバータより出力された第１中間信
号（以下ＢＳ−ＩＦ信号と記述）は入力端子１０及びコ
ンデンサ１２を介してアンプ１３に入力される。このＢ
Ｓ−ＩＦ信号はアンプ１３、ＡＧＣ回路１４、アンプ１
５で増幅される。ＡＧＣ回路１４にはコントロール信号
が供給されており、この信号によって増幅度が決められ
ている。
星放送用受信機のチューナー部の構成を図面を参照して
説明する。図３は衛星放送用受信機のチューナー部の構
成を示すブロック図である。この図において入力端子１
０には図示しない衛星放送用屋外コンバータの電源電圧
である１５Ｖがコイル１１を介して供給されている。ま
た衛星放送用屋外コンバータより出力された第１中間信
号（以下ＢＳ−ＩＦ信号と記述）は入力端子１０及びコ
ンデンサ１２を介してアンプ１３に入力される。このＢ
Ｓ−ＩＦ信号はアンプ１３、ＡＧＣ回路１４、アンプ１
５で増幅される。ＡＧＣ回路１４にはコントロール信号
が供給されており、この信号によって増幅度が決められ
ている。
【００１４】アンプ１５から出力された信号は可変ＢＰ
Ｆ１６に入力される。この可変ＢＰＦ１６はインダクタ
ンス１７，１８，１９，２０とバラクタダイオード２
１，２２とから構成されている。可変ＢＰＦ１６は入力
されたＢＳ−ＩＦ信号の帯域制限が行われている。可変
ＢＰＦ１６を通過した信号はミキサー２３に入力され
る。
Ｆ１６に入力される。この可変ＢＰＦ１６はインダクタ
ンス１７，１８，１９，２０とバラクタダイオード２
１，２２とから構成されている。可変ＢＰＦ１６は入力
されたＢＳ−ＩＦ信号の帯域制限が行われている。可変
ＢＰＦ１６を通過した信号はミキサー２３に入力され
る。
【００１５】一方、ＶＣＯ２８の出力信号もバッファア
ンプ２９を介してミキサー２３に入力され、ミキシング
される。ミキシングされた信号はアンプ２４で増幅さ
れ、ＢＰＦ１９で帯域制限後、アンプ２６で再度増幅さ
れる。アンプ２６の出力信号は端子２７を介して図示し
ない復調回路に供給される。
ンプ２９を介してミキサー２３に入力され、ミキシング
される。ミキシングされた信号はアンプ２４で増幅さ
れ、ＢＰＦ１９で帯域制限後、アンプ２６で再度増幅さ
れる。アンプ２６の出力信号は端子２７を介して図示し
ない復調回路に供給される。
【００１６】前述したＶＣＯ２８の出力信号はバッファ
アンプ２９，３２を介して分周器３３にも供給される。
分周器３３では供給された信号が１／２分周され、ＰＬ
Ｌ回路３４に出力される。このＰＬＬ回路３４にはＭＰ
Ｕ３５よりデータ信号が入力されている。このデータ信
号を基にＰＬＬ回路３４は入力された信号の分周比を決
定し、分周及びＯＳＣ３６の出力との位相比較が行われ
る。この比較結果よりＰＬＬ回路３４からはパルス信号
がループフィルタ３７に出力される。このループフィル
タ３７でパルス信号は積分され、同調電圧に変換され
る。同調電圧は抵抗３８，３９，４０を介してそれぞれ
インダクタンス３０，１８，１９とバラクタダイオード
３１，２１，２２との接点に供給される。この同調電圧
によりＶＣＯ２８の発振周波数と可変ＢＰＦ１６の通過
帯域とが制御される。
アンプ２９，３２を介して分周器３３にも供給される。
分周器３３では供給された信号が１／２分周され、ＰＬ
Ｌ回路３４に出力される。このＰＬＬ回路３４にはＭＰ
Ｕ３５よりデータ信号が入力されている。このデータ信
号を基にＰＬＬ回路３４は入力された信号の分周比を決
定し、分周及びＯＳＣ３６の出力との位相比較が行われ
る。この比較結果よりＰＬＬ回路３４からはパルス信号
がループフィルタ３７に出力される。このループフィル
タ３７でパルス信号は積分され、同調電圧に変換され
る。同調電圧は抵抗３８，３９，４０を介してそれぞれ
インダクタンス３０，１８，１９とバラクタダイオード
３１，２１，２２との接点に供給される。この同調電圧
によりＶＣＯ２８の発振周波数と可変ＢＰＦ１６の通過
帯域とが制御される。
【００１７】また実施例ではバラクタダイオード３１の
アノードとＭＰＵ３５との間に電圧調整回路４１が接続
されている。以下、図面を参照して本発明に係る一実施
例を説明する。図１は本発明の第１実施例の構成を示す
構成図であり、図２は第２実施例の構成を示す構成図で
ある。
アノードとＭＰＵ３５との間に電圧調整回路４１が接続
されている。以下、図面を参照して本発明に係る一実施
例を説明する。図１は本発明の第１実施例の構成を示す
構成図であり、図２は第２実施例の構成を示す構成図で
ある。
【００１８】図１においてＶＣＯ２８の出力信号はバッ
ファアンプ２９を介して図示しないミキサーとバッファ
アンプ３２とに供給される。バッファアンプ３２を出力
した信号は分周器３３で半分の周波数に分周された後、
ＰＬＬ回路３４に供給される。このＰＬＬ回路３４はプ
リスケーラ５０、プログラマブルカウンタ５１、位相比
較器５２、データラッチ５３、カウンタ５４より構成さ
れている。このうちデータラッチ５３には、ＭＰＵ３５
からクロック信号とデータ信号とロードパルスとが供給
されている。そしてデータラッチ５３に格納されたデー
タによりプログラマブルカウンタ５１がカウント動作を
行っている。
ファアンプ２９を介して図示しないミキサーとバッファ
アンプ３２とに供給される。バッファアンプ３２を出力
した信号は分周器３３で半分の周波数に分周された後、
ＰＬＬ回路３４に供給される。このＰＬＬ回路３４はプ
リスケーラ５０、プログラマブルカウンタ５１、位相比
較器５２、データラッチ５３、カウンタ５４より構成さ
れている。このうちデータラッチ５３には、ＭＰＵ３５
からクロック信号とデータ信号とロードパルスとが供給
されている。そしてデータラッチ５３に格納されたデー
タによりプログラマブルカウンタ５１がカウント動作を
行っている。
【００１９】分周器３３の出力信号はプリスケーラ５０
で再度分周され、プログラマブルカウンタ５１でカウン
トされる。また基準周波数発振器であるＯＳＣ３６の出
力信号はカウンタ５４に供給され、カウントされる。そ
してカウンタ５４の出力とプログラマブルカウンタ５１
の出力とが位相比較器５２に供給され、位相比較器５２
からは比較結果であるパルス信号がループフィルタ３７
に出力される。
で再度分周され、プログラマブルカウンタ５１でカウン
トされる。また基準周波数発振器であるＯＳＣ３６の出
力信号はカウンタ５４に供給され、カウントされる。そ
してカウンタ５４の出力とプログラマブルカウンタ５１
の出力とが位相比較器５２に供給され、位相比較器５２
からは比較結果であるパルス信号がループフィルタ３７
に出力される。
【００２０】ループフィルタ３７は積分回路であり、能
動素子５５とコンデンサ５６と抵抗５７，５８とで構成
されている。このループフィルタ３７でパルス信号が積
分され、同調電圧に変換される。この同調電圧は抵抗３
８を介してインダクタンス３０とバラクタダイオード３
１のカソードとの接続点である接点Ａに供給される。こ
の同調電圧によりバラクタダイオード３１の容量が変化
し、この変化がインダクタンス３０を介して伝達され、
ＶＣＯ２８から出力される発振周波数が変化する。
動素子５５とコンデンサ５６と抵抗５７，５８とで構成
されている。このループフィルタ３７でパルス信号が積
分され、同調電圧に変換される。この同調電圧は抵抗３
８を介してインダクタンス３０とバラクタダイオード３
１のカソードとの接続点である接点Ａに供給される。こ
の同調電圧によりバラクタダイオード３１の容量が変化
し、この変化がインダクタンス３０を介して伝達され、
ＶＣＯ２８から出力される発振周波数が変化する。
【００２１】またバラクタダイオード３１のアノードに
は電圧調整回路４１が接続されている。この電圧調整回
路４１はＮＰＮ型トランジスタ６０、抵抗６１，６３、
コンデンサ６２から構成されており、バラクタダイオー
ド３１のアノードが接点Ｂを介してトランジスタ６０の
コレクタと抵抗６１、６３及びコンデンサ６２の一端と
に接続されている。抵抗６１及びコンデンサ６２の他端
は基準電位点に接続されており、抵抗６３の他端には電
源電圧ＶB が供給されている。またトランジスタ６０の
エミッタは基準電位点に、ベースはＭＰＵ３５に接続さ
れている。
は電圧調整回路４１が接続されている。この電圧調整回
路４１はＮＰＮ型トランジスタ６０、抵抗６１，６３、
コンデンサ６２から構成されており、バラクタダイオー
ド３１のアノードが接点Ｂを介してトランジスタ６０の
コレクタと抵抗６１、６３及びコンデンサ６２の一端と
に接続されている。抵抗６１及びコンデンサ６２の他端
は基準電位点に接続されており、抵抗６３の他端には電
源電圧ＶB が供給されている。またトランジスタ６０の
エミッタは基準電位点に、ベースはＭＰＵ３５に接続さ
れている。
【００２２】次に動作を説明する。電源投入もしくはチ
ャンネル切り替えがリモコン等より指示されると、ＭＰ
Ｕ３５からデータ信号がデータラッチ５３に、また制御
信号が電圧調整回路４１に出力される。プログラマブル
カウンタ５１はデータラッチ５３に供給されたデータ信
号をもとにプリスケーラ５０出力のカウントが行われ、
その結果が位相比較器５２に供給される。一方、ＯＳＣ
３６が発振する基準周波数はカウンタ５４でカウントさ
れ、その結果が位相比較器５２に供給される。位相比較
器では２つのカウント結果が比較され、比較結果に相当
するパルス信号が出力され、ループフィルタ３７で積分
することで同調電圧に変換されて接点Ａに供給される。
ャンネル切り替えがリモコン等より指示されると、ＭＰ
Ｕ３５からデータ信号がデータラッチ５３に、また制御
信号が電圧調整回路４１に出力される。プログラマブル
カウンタ５１はデータラッチ５３に供給されたデータ信
号をもとにプリスケーラ５０出力のカウントが行われ、
その結果が位相比較器５２に供給される。一方、ＯＳＣ
３６が発振する基準周波数はカウンタ５４でカウントさ
れ、その結果が位相比較器５２に供給される。位相比較
器では２つのカウント結果が比較され、比較結果に相当
するパルス信号が出力され、ループフィルタ３７で積分
することで同調電圧に変換されて接点Ａに供給される。
【００２３】ここでＶＣＯ２８の発振周波数が、発振可
能周波数範囲の上半分の場合、ＭＰＵ３５から電圧調整
回路４１に供給される制御信号は“LOW”であり、発振
可能周波数範囲の下半分の場合、制御信号は“HIGH”で
ある。制御信号が“HIGH”の場合、トランジスタ６０が
“ＯＮ”となることからバラクタダイオード３１のアノ
ードはトランジスタ６０を介して基準電位点に接地され
る。それに対し、制御信号が“LOW ”の場合、トランジ
スタ６０は“ＯＦＦ”となり、バラクタダイオード３１
のアノードには電源電圧ＶB を抵抗６３，６１で分圧し
た電圧がかかっている。このようにＶＣＯ２８の発振周
波数によりバラクタダイオード３１のアノードにかける
電圧を変化させることで、同調電圧の変化を小さくする
ことができる。なおコンデンサ６２は高周波接地用のコ
ンデンサである。
能周波数範囲の上半分の場合、ＭＰＵ３５から電圧調整
回路４１に供給される制御信号は“LOW”であり、発振
可能周波数範囲の下半分の場合、制御信号は“HIGH”で
ある。制御信号が“HIGH”の場合、トランジスタ６０が
“ＯＮ”となることからバラクタダイオード３１のアノ
ードはトランジスタ６０を介して基準電位点に接地され
る。それに対し、制御信号が“LOW ”の場合、トランジ
スタ６０は“ＯＦＦ”となり、バラクタダイオード３１
のアノードには電源電圧ＶB を抵抗６３，６１で分圧し
た電圧がかかっている。このようにＶＣＯ２８の発振周
波数によりバラクタダイオード３１のアノードにかける
電圧を変化させることで、同調電圧の変化を小さくする
ことができる。なおコンデンサ６２は高周波接地用のコ
ンデンサである。
【００２４】次に図２を参照して第２実施例を説明す
る。図２は電圧調整回路４１の他の実施例の構成を示す
構成図である。
る。図２は電圧調整回路４１の他の実施例の構成を示す
構成図である。
【００２５】この電圧調整回路４１′は電圧調整回路４
１にもう一段の調整回路を接続したものであり、ＮＰＮ
型トランジスタ６０，６４、抵抗６１，６３，６５、コ
ンデンサ６２，６６から構成されており、バラクタダイ
オード３１のアノードが接点Ｂ及び抵抗６１，６５の直
列回路を介して基準電位点に接続されている。また接点
Ｂはトランジスタ６０のコレクタと抵抗６３及びコンデ
ンサ６２の一端とに接続されている。このうち抵抗６３
の他端には電源電圧ＶB が供給されている。抵抗６１，
６５の接続点である接点Ｃにはトランジスタ６４のコレ
クタとコンデンサ６６の一端とが接続されている。そし
てコンデンサ６２，６６の他端とトランジスタ６０，６
４のエミッタとはそれぞれ基準電位点に接続されてい
る。トランジスタ６０，６４のベースにはそれぞれＭＰ
Ｕ３５からの制御信号が供給される。
１にもう一段の調整回路を接続したものであり、ＮＰＮ
型トランジスタ６０，６４、抵抗６１，６３，６５、コ
ンデンサ６２，６６から構成されており、バラクタダイ
オード３１のアノードが接点Ｂ及び抵抗６１，６５の直
列回路を介して基準電位点に接続されている。また接点
Ｂはトランジスタ６０のコレクタと抵抗６３及びコンデ
ンサ６２の一端とに接続されている。このうち抵抗６３
の他端には電源電圧ＶB が供給されている。抵抗６１，
６５の接続点である接点Ｃにはトランジスタ６４のコレ
クタとコンデンサ６６の一端とが接続されている。そし
てコンデンサ６２，６６の他端とトランジスタ６０，６
４のエミッタとはそれぞれ基準電位点に接続されてい
る。トランジスタ６０，６４のベースにはそれぞれＭＰ
Ｕ３５からの制御信号が供給される。
【００２６】このような構成にした場合、トランジスタ
６０だけを“ＯＮ”、トランジスタ６４だけを“Ｏ
Ｎ”、そしてトランジスタ６０、６４を共に“ＯＦＦ”
の３段階の調整を行うことができる。
６０だけを“ＯＮ”、トランジスタ６４だけを“Ｏ
Ｎ”、そしてトランジスタ６０、６４を共に“ＯＦＦ”
の３段階の調整を行うことができる。
【００２７】以上記述したようにＶＣＯ２８の発振させ
る周波数によりバラクタダイオード３１のアノードにか
ける電圧を変化させることで、従来に比べ、同調電圧の
変化を小さくすることができる。これにより位相検波感
度の変化率が小さい領域だけを使用してＶＣＯ２８の発
振周波数を制御することができるので、ＰＬＬ回路の伝
達関数、過渡応答雑音帯域幅等の特性の変化率も小さく
することができる。また位相検波感度の変化による符号
誤り率の劣化を抑えることができるので、符号誤り率の
チャンネル間偏差が縮小し、符号誤り率の最適化を計る
ことができる。
る周波数によりバラクタダイオード３１のアノードにか
ける電圧を変化させることで、従来に比べ、同調電圧の
変化を小さくすることができる。これにより位相検波感
度の変化率が小さい領域だけを使用してＶＣＯ２８の発
振周波数を制御することができるので、ＰＬＬ回路の伝
達関数、過渡応答雑音帯域幅等の特性の変化率も小さく
することができる。また位相検波感度の変化による符号
誤り率の劣化を抑えることができるので、符号誤り率の
チャンネル間偏差が縮小し、符号誤り率の最適化を計る
ことができる。
【００２８】尚、電圧調整回路における調整は何段階で
も構わない。
も構わない。
【００２９】
【発明の効果】前述したようにＶＣＯ２８の発振周波数
によりバラクタダイオード３１のアノードにかける電圧
を変化させることで、同調電圧の変化を小さくすること
ができる。これにより位相検波感度の変化率が小さい領
域でＶＣＯ２８の発振周波数を制御することができるの
で、ＰＬＬ回路の伝達関数、過渡応答雑音帯域幅等の特
性の変化率も小さくすることができる。また位相検波感
度の変化による符号誤り率の劣化を抑えることができる
ので、符号誤り率のチャンネル間偏差が縮小し、符号誤
り率の最適化を計ることができる。
によりバラクタダイオード３１のアノードにかける電圧
を変化させることで、同調電圧の変化を小さくすること
ができる。これにより位相検波感度の変化率が小さい領
域でＶＣＯ２８の発振周波数を制御することができるの
で、ＰＬＬ回路の伝達関数、過渡応答雑音帯域幅等の特
性の変化率も小さくすることができる。また位相検波感
度の変化による符号誤り率の劣化を抑えることができる
ので、符号誤り率のチャンネル間偏差が縮小し、符号誤
り率の最適化を計ることができる。
【図１】本発明に係る第１実施例の構成を示す構成図
【図２】本発明に係る第２実施例の構成を示す構成図
【図３】衛星放送用受信機のチューナー部の構成を示す
ブロック図
ブロック図
【図４】従来の構成を示す構成図
【図５】位相比較器５２の出力パルス信号の一例を説明
する説明図
する説明図
２８…ＶＣＯ ３０…インダクタンス ３１…バラクタダイオード ３４…ＰＬＬ回路 ３５…ＭＰＵ ３６…ＯＳＣ ３７…ループフィルタ ４１…電圧調整回路 ５１…プログラマブルカウンタ ５２…位相比較器 ５４…カウンタ
Claims (1)
- 【請求項１】供給される同調電圧により発振周波数を制
御する電圧制御発振手段と、 この電圧制御発振手段の発振周波数と基準周波数とを、
比較データをもとに比較し、比較結果に相当するパルス
信号を出力する比較手段と、 前記パルス信号が供給され、このパルス信号を積分した
同調電圧を前記電圧制御手段に供給する積分手段と、 前記電圧制御発振手段に接続され、前記同調電圧に少な
くとも２段階の電圧を切り替えながら加算する電圧加算
手段と、 この電圧加算手段の切り替えを制御する制御信号と、前
記比較手段の比較データとを出力する制御手段とを具備
したことを特徴とする周波数シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26785691A JPH05110964A (ja) | 1991-10-16 | 1991-10-16 | 周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26785691A JPH05110964A (ja) | 1991-10-16 | 1991-10-16 | 周波数シンセサイザ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110964A true JPH05110964A (ja) | 1993-04-30 |
Family
ID=17450586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26785691A Pending JPH05110964A (ja) | 1991-10-16 | 1991-10-16 | 周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110964A (ja) |
-
1991
- 1991-10-16 JP JP26785691A patent/JPH05110964A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731182B2 (en) | Voltage-controlled oscillator and communication apparatus employing the same | |
| USRE41207E1 (en) | Fully integrated ALL- CMOS AM transmitter with automatic antenna tuning | |
| USRE40620E1 (en) | Fully integrated All-CMOS AM transmitter with automatic antenna tuning | |
| US6490441B1 (en) | Tuning circuit device with built-in band pass integrated on semiconductor substrate together with PLL circuit | |
| US7711395B2 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| US6968168B1 (en) | Variable oscillator | |
| US7501907B1 (en) | Self-biased active VCO level shifter | |
| US4506232A (en) | Third order PLL with increased high frequency gain | |
| US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
| JP3563678B2 (ja) | 高周波受信装置 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JPH05110964A (ja) | 周波数シンセサイザ回路 | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| JPH0241934B2 (ja) | ||
| US6624709B2 (en) | Voltage-controlled oscillator and electronic device using the same | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP4699791B2 (ja) | 受信装置 | |
| JP2000201022A (ja) | 局部発振回路 | |
| JPH0349473Y2 (ja) | ||
| JPS61251314A (ja) | 電子同調式受信機 | |
| US6172578B1 (en) | Oscillation circuit suitable for upper heterodyne receiver | |
| JPH0787345B2 (ja) | 局部発振装置 | |
| JPH0227612Y2 (ja) | ||
| JPS61251303A (ja) | 増幅回路 |