JPH05110829A - Picture data processor - Google Patents

Picture data processor

Info

Publication number
JPH05110829A
JPH05110829A JP3271240A JP27124091A JPH05110829A JP H05110829 A JPH05110829 A JP H05110829A JP 3271240 A JP3271240 A JP 3271240A JP 27124091 A JP27124091 A JP 27124091A JP H05110829 A JPH05110829 A JP H05110829A
Authority
JP
Japan
Prior art keywords
image data
picture data
circuit
reduction
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3271240A
Other languages
Japanese (ja)
Inventor
Sumio Kita
純男 喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3271240A priority Critical patent/JPH05110829A/en
Publication of JPH05110829A publication Critical patent/JPH05110829A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the data processing speed of the picture data processing unit having a decoding function and a reduction function of picture data. CONSTITUTION:A decoding circuit 12 receives compressed picture data from a memory 11 under the control of a control circuit 15 to decode the picture data before compression. The decoded picture data are written in a line buffer 13 and given to a reduction circuit 14 simultaneously. Upon the receipt of the picture data from the decoding circuit 12, the reduction circuit 14 executes logic arithmetic operation to reduce the picture at a prescribed reduction rate. A memory control circuit 15 checks a bit number of the picture data outputted from the reduction circuit 14 and writes the result to the memory 11 every time the bit number reaches a prescribed bit number. In the picture data processor, after the decoding processing, the picture data are directly given to the reduction circuit 14 without being stored in the memory 11 and the reduction processing is executed, then the processing time is reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、圧縮された画像データ
を復元し、縮小処理を施して表示するための画像データ
処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data processing apparatus for decompressing compressed image data, performing reduction processing and displaying the compressed image data.

【0002】[0002]

【従来の技術】高解像度画像の全体をCRTディスプレ
イなどに表示する場合、一般に画像データの間引き等、
画像の縮小処理が行われるが、画像データは、通常、デ
ータ圧縮されてメモリに蓄積されているため、縮小処理
に先だって圧縮前の画像データを復元する必要がある。
このような処理を行う従来の画像処理装置の一例を図3
に示す。データ圧縮された高解像度画像データはメモリ
31に格納されており、復元回路32はこのメモリ31
から画像データを読み出し、所定の処理を行って圧縮前
の画像データを復元する。復元回路32は復元した画像
データをメモリ31に書き込む。縮小回路33はメモリ
31から復元された画像データを読み出し、所定の縮小
処理を行う。縮小処理後のデータはメモリ31に書き込
まれる。メモリ31に書き込まれた画像データはその
後、ビデオRAMに転送され、CRTディスプレイ等の
表示装置により表示される。
2. Description of the Related Art Generally, when displaying a high-resolution image on a CRT display or the like, it is common to thin out image data.
Although image reduction processing is performed, since the image data is usually compressed in data and stored in the memory, it is necessary to restore the image data before compression before the reduction processing.
An example of a conventional image processing apparatus that performs such processing is shown in FIG.
Shown in. The data-compressed high-resolution image data is stored in the memory 31, and the decompression circuit 32 uses the memory 31.
The image data is read from the image data, and predetermined processing is performed to restore the image data before compression. The restoration circuit 32 writes the restored image data in the memory 31. The reduction circuit 33 reads the restored image data from the memory 31 and performs a predetermined reduction process. The data after the reduction processing is written in the memory 31. The image data written in the memory 31 is then transferred to the video RAM and displayed by a display device such as a CRT display.

【0003】[0003]

【発明が解決しようとする課題】このような従来の画像
処理装置では、圧縮された画像データからもとの画像デ
ータを復元した後、画像データを一旦、メモリに格納
し、その後、再びメモリから画像データを読み出して縮
小処理を実行するので、復元開始から画像表示完了まで
に要する時間が長いという問題がある。
In such a conventional image processing apparatus, the original image data is restored from the compressed image data, the image data is once stored in the memory, and then the image data is again stored in the memory. Since the image data is read and the reduction processing is executed, there is a problem that it takes a long time from the start of restoration to the completion of image display.

【0004】本発明は、このような問題に鑑みなされた
ものであり、その目的は、圧縮された画像データを復元
し、縮小処理を施して表示する画像データ処理装置にお
いて、復元開始から画像表示完了までに要する時間を短
縮することにある。
The present invention has been made in view of the above problems, and an object thereof is to display an image from the start of restoration in an image data processing apparatus for restoring compressed image data, performing reduction processing, and displaying. To reduce the time required to complete.

【0005】[0005]

【課題を解決するための手段】本発明の画像データ処理
装置は、前記目的を達成するために、圧縮された画像デ
ータを格納する格納手段と、圧縮された画像データを格
納手段から読み出して元の画像データに復元する復元手
段と、復元手段から出力される復元された画像データに
縮小処理を施して格納手段に書き込む縮小処理手段と、
縮小処理の施された画像データを格納手段から外部に転
送する手段とを備えたことを特徴とする。
In order to achieve the above-mentioned object, an image data processing apparatus of the present invention stores a compressed image data and a compressed image data read from the storage unit. Restoring means for restoring the image data to the image data, reduction processing means for performing reduction processing on the restored image data output from the restoring means, and writing the same in the storage means,
And a means for transferring the reduced image data from the storage means to the outside.

【0006】[0006]

【作用】復元手段は、格納手段から読み出された圧縮デ
ータから元の高解像度画像データを復元する。復元され
たデータは、縮小処理手段に直接渡され、間引き等の縮
小処理が実行される。縮小処理の施されたデータは格納
手段に書き込まれる。書き込まれたデータはビデオRA
M等に転送され、画像が表示される。
The restoring means restores the original high resolution image data from the compressed data read from the storing means. The restored data is directly passed to the reduction processing means, and reduction processing such as thinning is executed. The data subjected to the reduction processing is written in the storage means. The written data is video RA
It is transferred to M etc. and the image is displayed.

【0007】[0007]

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図1に本発明による画像処理装置のブ
ロック図を示す。同図において、メモリ11にはデータ
圧縮された高解像度画像データが格納される。復元回路
12は、メモリ11から読み出された圧縮データに対し
て復元処理を行い、圧縮前の画像データを復元する。ラ
インバッファ13には、復元回路12により復元された
画像データの1ライン分が記憶される。この1ライン分
のデータは、MR(modified READ)方式
あるいはMMR(modified modified
READ)方式で圧縮された画像データを復元する場
合の参照ラインのデータとして使用される。縮小回路1
4は、高解像度画像を縮小するために復元回路12から
出力される復元画像データに対して所定の論理演算を実
行し、処理結果をメモリ11に書き込む。メモリ制御回
路15は、メモリ11から復元回路12への画像データ
の読み出し、復元回路12から出力される画像データの
ラインバッファ13への書き込み/読み出し、縮小回路
14が出力する画像データのメモリ11への書き込み等
を制御する。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows a block diagram of an image processing apparatus according to the present invention. In the figure, the memory 11 stores high-resolution image data that has been data-compressed. The decompression circuit 12 performs decompression processing on the compressed data read from the memory 11 to decompress the image data before compression. The line buffer 13 stores one line of the image data restored by the restoration circuit 12. The data for one line can be recorded in MR (modified READ) system or MMR (modified modified).
It is used as reference line data when decompressing image data compressed by the READ method. Reduction circuit 1
Reference numeral 4 executes a predetermined logical operation on the restored image data output from the restoration circuit 12 in order to reduce the high resolution image, and writes the processing result in the memory 11. The memory control circuit 15 reads the image data from the memory 11 to the restoration circuit 12, writes / reads the image data output from the restoration circuit 12 to the line buffer 13, and writes the image data output from the reduction circuit 14 to the memory 11. Control writing and so on.

【0008】次に図2のフローチャートを参照して上記
画像データ処理装置の動作を説明する。先ず、縮小処理
の実行に先だって処理に必要なパラメータ(縮小率な
ど)を各回路に設定する(ステップS21)。復元回路
12は、制御信号及びメモリ11をアクセスするための
アドレス信号をメモリ制御回路15に出力し、圧縮画像
データを要求する(ステップS22)。メモリ制御回路
15はこの要求を受け取ると、復元回路12からのアド
レス信号をメモリ11に与え、その信号が指定するアド
レスの画像データを復元回路12に出力させる(ステッ
プS23)。
Next, the operation of the image data processing apparatus will be described with reference to the flowchart of FIG. First, prior to the execution of the reduction processing, parameters (reduction ratio etc.) necessary for the processing are set in each circuit (step S21). The decompression circuit 12 outputs a control signal and an address signal for accessing the memory 11 to the memory control circuit 15 to request compressed image data (step S22). When the memory control circuit 15 receives this request, it supplies the address signal from the restoration circuit 12 to the memory 11, and causes the restoration circuit 12 to output the image data of the address designated by the signal (step S23).

【0009】復元回路12はメモリ11から出力される
圧縮画像データから圧縮前のもとの画像データを復元
し、これを制御回路15の制御のもとでラインバッファ
13に書き込むと同時に縮小回路14に渡す。縮小回路
14は復元回路12から受け取った復元画像データに対
し、高解像度画像を所定の倍率で縮小するための論理演
算処理を実行する(ステップS24)。メモリ制御回路
15は、このとき縮小回路14が出力する画像データの
ビット数を調べ(ステップS25)、所定のビット数に
達していれば、これをメモリ11に書き込み、そうでな
ければステップS27に進む。
The decompression circuit 12 decompresses the original image data before compression from the compressed image data output from the memory 11, and writes it in the line buffer 13 under the control of the control circuit 15 and at the same time the reduction circuit 14 Pass to. The reduction circuit 14 performs a logical operation process on the restored image data received from the restoration circuit 12 to reduce the high resolution image by a predetermined magnification (step S24). At this time, the memory control circuit 15 checks the number of bits of the image data output from the reduction circuit 14 (step S25). If the number of bits reaches the predetermined number, the memory control circuit 15 writes this in the memory 11, and otherwise, to step S27. move on.

【0010】ステップS27で、1ライン分の圧縮画像
データの復元処理が終了したか否かを調べる。“NO”
の場合にはステップS24〜27の処理が繰り返され
る。1ライン分の復元処理および縮小処理が終了した場
合には、画像1頁分の処理が終了したか否かを調べる
(ステップS28)。“NO”の場合にはステップS2
2に戻り、1ページ分の処理を終了するまで、ステップ
S22〜28を繰り返す。
In step S27, it is checked whether or not the restoration processing of the compressed image data for one line is completed. "NO"
In the case of, the processing of steps S24 to S27 is repeated. When the restoration process and the reduction process for one line are completed, it is checked whether or not the process for one page of the image is completed (step S28). If "NO", step S2
Returning to step 2, steps S22 to S28 are repeated until the processing for one page is completed.

【0011】[0011]

【発明の効果】本発明の画像データ処理装置において
は、復元手段から出力される復元された画像データは、
直接縮小処理手段に渡されて縮小処理が施こされ、その
後メモリに書き込まれる。従って、復元開始から画像表
示完了までに要する時間が短縮されるという効果を有す
る。
In the image data processing device of the present invention, the restored image data output from the restoring means is
The data is directly passed to the reduction processing means, subjected to the reduction processing, and then written in the memory. Therefore, there is an effect that the time required from the start of restoration to the completion of image display is shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による画像処理装置のブロック図であ
る。
FIG. 1 is a block diagram of an image processing apparatus according to the present invention.

【図2】図1の画像処理装置の動作を説明するためのフ
ローチャートである。
FIG. 2 is a flowchart for explaining the operation of the image processing apparatus in FIG.

【図3】従来の画像処理装置のブロック図である。FIG. 3 is a block diagram of a conventional image processing apparatus.

【符号の説明】[Explanation of symbols]

11、31 メモリ 12、32 復元回路 13 ラインバッファ 14、33 論理演算縮小回路 15 メモリ制御回路 11, 31 memory 12, 32 restoration circuit 13 line buffer 14, 33 logical operation reduction circuit 15 memory control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 画像データの復元機能及び縮小機能を有
する画像データ処理装置であって、圧縮された画像デー
タを格納する格納手段と、前記圧縮された画像データを
前記格納手段から読み出して元の画像データに復元する
復元手段と、前記復元手段から出力される復元された画
像データに縮小処理を施して前記格納手段に書き込む縮
小処理手段と、該縮小処理の施された画像データを前記
格納手段から外部に転送する手段とを備えたことを特徴
とする画像データ処理装置。
1. An image data processing device having an image data restoring function and a reducing function, comprising: storing means for storing compressed image data; and original data obtained by reading the compressed image data from the storing means. Restoration means for restoring the image data, reduction processing means for performing reduction processing on the restored image data output from the restoration means and writing the same in the storage means, and the reduced image data for the storage means And a means for transferring the image data to the outside.
JP3271240A 1991-10-18 1991-10-18 Picture data processor Pending JPH05110829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3271240A JPH05110829A (en) 1991-10-18 1991-10-18 Picture data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3271240A JPH05110829A (en) 1991-10-18 1991-10-18 Picture data processor

Publications (1)

Publication Number Publication Date
JPH05110829A true JPH05110829A (en) 1993-04-30

Family

ID=17497311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3271240A Pending JPH05110829A (en) 1991-10-18 1991-10-18 Picture data processor

Country Status (1)

Country Link
JP (1) JPH05110829A (en)

Similar Documents

Publication Publication Date Title
US5513301A (en) Image compression and decompression apparatus with reduced frame memory
US5438376A (en) Image processing apparatus and image reception apparatus using the same
JPH05110829A (en) Picture data processor
KR100306371B1 (en) Mpeg decoder having two memory controller and decoding method thereof
JP3154741B2 (en) Image processing apparatus and system
JPH10105672A (en) Computer and memory integrated circuit with operation function to be used in this computer
JP2862121B2 (en) Image processing circuit
JPS60119170A (en) Connecting device of facsimile
JP2707481B2 (en) Image processing device
JPH01218174A (en) Image data expansion device
JPH0664600B2 (en) Image display device
JPH09330194A (en) Information processor
JPS60254280A (en) Picture processor
JPS58215868A (en) Line memory circuit for encode-decoder of facsimile for suppressing two dimensional redundancy
JPS63300363A (en) Image processing system
JPS63149768A (en) Picture information processor
JPH0219898A (en) Image decoding and displaying device
JPS63269869A (en) Coding circuit
JPH03277069A (en) Compression expansion controller
JP2002247378A (en) Video memory control method for compressed image data
JPH0326177A (en) Compression and expansion controller for image data
JPH0774969A (en) Picture processing method and its device
JP2001320570A (en) Circuit and method for decoding and rotating image and computer readable recording medium with their program stored therein
JPH08202861A (en) Data processor
JPH06303439A (en) Image data processor