JPH05109926A - Hybrid integrated circuit and microstrip substrate - Google Patents

Hybrid integrated circuit and microstrip substrate

Info

Publication number
JPH05109926A
JPH05109926A JP29661491A JP29661491A JPH05109926A JP H05109926 A JPH05109926 A JP H05109926A JP 29661491 A JP29661491 A JP 29661491A JP 29661491 A JP29661491 A JP 29661491A JP H05109926 A JPH05109926 A JP H05109926A
Authority
JP
Japan
Prior art keywords
semiconductor element
header
integrated circuit
high output
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29661491A
Other languages
Japanese (ja)
Inventor
Takeji Fujiwara
多計治 藤原
Yoichi Yasui
洋一 安井
Hirobumi Yamashita
博文 山下
Takefumi Ito
武文 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29661491A priority Critical patent/JPH05109926A/en
Publication of JPH05109926A publication Critical patent/JPH05109926A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a header operate as a compact and light heat dissipating material and to prevent a high output semiconductor element and a dielectric substrate from peeling off due to thermal stress by constituting the header of carbon fiber reinforced aluminum alloy and by joining a circuit substrate and the high output semiconductor element thereon. CONSTITUTION:A high output semiconductor element 1 is joined to a projecting part of a header 3 having a projecting part. A signal from a matching circuit and a driving circuit formed in an alumina substrate 2 is input and power amplification, etc., are performed. A value of linear expansion coefficient of carbon fiber reinforced aluminum alloy is close to that of linear expansion coefficient of the high output semiconductor element 1. That is, matching is possible in terms thermal expansion coefficient between the header 3 and the high output semiconductor 1. The high output semiconductor element 1 can be prevented from cracking and peeling due to thermal stress caused by heat generated in a matching process and heat generation during operation even if the high output semiconductor element 1 is directly joined to the header 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、通信機器などに用い
られる混成集積回路およびマイクロストリップ基板に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit and a microstrip substrate used for communication equipment and the like.

【0002】[0002]

【従来の技術】図7は例えば日立評論第72巻第12号
(1990年12月)P.104に記載された従来の高
出力混成集積回路の要部を示す断面図である。図におい
て、1は高出力半導体素子、2は整合回路などが形成さ
れたアルミナ基板、4ははんだなどの接合材、5は放熱
用の銅ヒートシンク、6はアルミナ基板2を搭載した銅
ヘッダである。
2. Description of the Related Art FIG. 7 shows, for example, Hitachi Review Volume 72, No. 12, December 1990. FIG. 10 is a cross-sectional view showing a main part of a conventional high-power hybrid integrated circuit described in 104. In the figure, 1 is a high-power semiconductor element, 2 is an alumina substrate on which a matching circuit or the like is formed, 4 is a bonding material such as solder, 5 is a copper heat sink for heat dissipation, and 6 is a copper header on which the alumina substrate 2 is mounted. ..

【0003】次に動作について説明する。高出力混成集
積回路は、通信機器などに搭載され、アルミナ基板2に
形成された整合回路や駆動回路からの信号を入力した高
出力半導体素子1によって電力増幅などを行う。その
際、高出力半導体素子1から生ずる熱は、銅ヒートシン
ク5を介して、さらにアルミナ基板2を経由して銅ヘッ
ダ6に伝わり、銅ヘッダ6で逃がされる。
Next, the operation will be described. The high-output hybrid integrated circuit is mounted on a communication device or the like and performs power amplification or the like by the high-output semiconductor element 1 to which signals from the matching circuit and the drive circuit formed on the alumina substrate 2 are input. At that time, the heat generated from the high-power semiconductor element 1 is transmitted to the copper header 6 through the copper heat sink 5 and further through the alumina substrate 2, and is released by the copper header 6.

【0004】また、図8は従来の混成マイクロ波集積回
路を示す部分断面図である。図において、14a〜14
cは金属筐体41の内側底面に接合された金属板、15
a,15bは金属板14a,14bに接合されたマイク
ロストリップ基板などの誘電体基板、16は金属筐体4
1の内側底面と金属板14a〜14cとを、および金属
板14a,14bと誘電体基板15a,15bとを接合
する接合材、17は金属板14cに実装された半導体素
子(誘電体基板15a,15b上に実装されることもあ
る)、19は金属筐体41の内部を外部環境から隔絶す
るための蓋である。
FIG. 8 is a partial sectional view showing a conventional hybrid microwave integrated circuit. In the figure, 14a to 14
c is a metal plate joined to the inner bottom surface of the metal housing 41, 15
Reference numerals a and 15b are dielectric substrates such as microstrip substrates joined to the metal plates 14a and 14b, and 16 is a metal housing 4.
1 is a bonding material for bonding the inner bottom surface of the metal plate 14a to 14c and the metal plates 14a and 14b to the dielectric substrates 15a and 15b; and 17 is a semiconductor element mounted on the metal plate 14c (dielectric substrate 15a, 15 may be mounted on 15b), and 19 is a lid for isolating the inside of the metal housing 41 from the external environment.

【0005】このような混成マイクロ波集積回路におい
て、金属筐体41の材質は、航空機や船舶に搭載される
場合などには、重量的な制限からアルミニウム(密度:
2.7g/cm3 )などの軽い金属材料とされる。
In such a hybrid microwave integrated circuit, the material of the metal casing 41 is aluminum (density: density:
It is considered to be a light metal material such as 2.7 g / cm 3 ).

【0006】ところが、アルミニウムの線膨張係数は2
4ppm /℃であるが、半導体素子17については例えば
ガリウム砒素の場合は6ppm /℃であり、誘電体基板1
5a,15bについてはアルミナの場合は6ppm /℃で
ある。すなわち、金属筐体41の線膨張係数と半導体素
子17および誘電体基板15a,15bのそれらとは大
きく異なっている。
However, the linear expansion coefficient of aluminum is 2
4 ppm / ° C., but for the semiconductor element 17, for example, in the case of gallium arsenide, it is 6 ppm / ° C.
5a and 15b are 6 ppm / ° C. in the case of alumina. That is, the linear expansion coefficient of the metal casing 41 and those of the semiconductor element 17 and the dielectric substrates 15a and 15b are significantly different.

【0007】このために、周囲環境の温度変化に応じ
て、半導体素子17および誘電体基板15a,15bに
対して大きな熱応力が生ずることがある。その結果、誘
電体基板15a,15bが割れたり、半導体素子17や
誘電体基板15a,15bが剥離するといった不都合が
生ずる。この問題を解決するために、接合材16として
低応力の接着樹脂を用いたり、コバール(線膨張係数:
6.5ppm /℃)の金属板4を介在させたりして、半導
体素子17および誘電体基板15a,15bに対する応
力低減が図られている。
Therefore, a large thermal stress may occur on the semiconductor element 17 and the dielectric substrates 15a and 15b depending on the temperature change of the surrounding environment. As a result, the dielectric substrates 15a and 15b are broken, and the semiconductor element 17 and the dielectric substrates 15a and 15b are peeled off. In order to solve this problem, a low stress adhesive resin is used as the bonding material 16, or Kovar (coefficient of linear expansion:
The stress on the semiconductor element 17 and the dielectric substrates 15a and 15b is reduced by interposing the metal plate 4 (6.5 ppm / ° C.).

【0008】図9は従来のマイクロストリップ基板の要
部を示す断面図である。図において、23は誘電体基
板、24a〜24cは誘電体基板23上にペースト印刷
や蒸着などによって形成された配線パターン、25は誘
電体基板23において配線パターン24a〜24cが形
成されている面とは反対側の面に配線パターン24a〜
24c形成と同様の方法で形成された接地導体である。
FIG. 9 is a sectional view showing a main part of a conventional microstrip substrate. In the figure, 23 is a dielectric substrate, 24a to 24c are wiring patterns formed on the dielectric substrate 23 by paste printing or vapor deposition, and 25 is a surface of the dielectric substrate 23 on which wiring patterns 24a to 24c are formed. On the opposite side of the wiring pattern 24a ~
It is a ground conductor formed by the same method as that of forming 24c.

【0009】このようなマイクロストリップ基板は、例
えば混成マイクロ波集積回路に実装されて用いられる。
そして、誘電体基板23として、強度を確保するという
観点から、一般には例えば0.635mmの厚さのアルミ
ナ基板が用いられる。
Such a microstrip substrate is used by being mounted on, for example, a hybrid microwave integrated circuit.
As the dielectric substrate 23, an alumina substrate having a thickness of, for example, 0.635 mm is generally used from the viewpoint of ensuring strength.

【0010】ここで、例えば50Ωのマイクロストリッ
プ線路を形成する場合に、アルミナの比誘電率は9.6
であるから、配線パターン24a〜24cの線路の幅と
誘電体の厚さとの比をw/h=1とする必要がある。す
なわち、誘電体厚さと同じ幅の線路を形成する必要があ
り、この場合には、線路の幅は0.635mmとなる。ま
た、マイクロ波回路において、配線パターンによってフ
ィルタなど種々の機能を実現することができる。ところ
が、前述したように、線路の幅が誘電体厚さおよび誘電
率で規定されているので、基板のサイズは必然的に定ま
ってくる。
Here, for example, when forming a 50 Ω microstrip line, the relative dielectric constant of alumina is 9.6.
Therefore, it is necessary to set the ratio of the width of the line of the wiring patterns 24a to 24c and the thickness of the dielectric to w / h = 1. That is, it is necessary to form a line having the same width as the dielectric thickness, and in this case, the line width is 0.635 mm. Further, in the microwave circuit, various functions such as a filter can be realized depending on the wiring pattern. However, as described above, since the width of the line is defined by the dielectric thickness and the dielectric constant, the size of the substrate is inevitably determined.

【0011】[0011]

【発明が解決しようとする課題】従来の混成集積回路お
よびマイクロストリップ基板は以上のように構成されて
いるので、図7に示された高出力混成集積回路にあって
は、放熱を効率よく行うために構造が複雑化し、また、
銅ヒートシンク5と高出力半導体素子1との間の線膨張
係数の違いから高出力半導体素子1が剥離するといった
可能性がある。さらに、銅ヒートシンク5および銅ヘッ
ダ6を用いているので重くなり、小型化および軽量化が
困難であるという問題点があった。
Since the conventional hybrid integrated circuit and the microstrip substrate are configured as described above, the high output hybrid integrated circuit shown in FIG. 7 efficiently radiates heat. Structure is complicated,
There is a possibility that the high-power semiconductor element 1 may peel off due to the difference in linear expansion coefficient between the copper heat sink 5 and the high-power semiconductor element 1. Further, since the copper heat sink 5 and the copper header 6 are used, the weight becomes heavy and it is difficult to reduce the size and weight.

【0012】また、図8に示された混成マイクロ波集積
回路にあっては、誘電体基板15a,15bや半導体素
子17と金属筐体41の底面との間に金属板14a〜1
4cを介在させているので、製造する際に部品点数が多
くなったり工数が増えたりするなどの問題点があった。
Further, in the hybrid microwave integrated circuit shown in FIG. 8, the metal plates 14a to 1b are provided between the dielectric substrates 15a and 15b and the semiconductor element 17 and the bottom surface of the metal housing 41.
Since 4c is interposed, there are problems such as an increase in the number of parts and an increase in man-hours during manufacturing.

【0013】そして、図9に示されたマイクロストリッ
プ基板にあっては、小型化を図るためにはより高誘電率
の誘電体基板23を用いたり誘電体厚さを薄くしたりす
る必要があるが、誘電体厚さを薄くすると基板強度が低
下したり金属筐体内に実装する場合に取扱いが難しくな
ったりして、実際には小型化することは困難であるとい
う問題点があった。
In the microstrip substrate shown in FIG. 9, it is necessary to use a dielectric substrate 23 having a higher dielectric constant or to reduce the dielectric thickness in order to reduce the size. However, when the thickness of the dielectric is reduced, there is a problem that it is difficult to reduce the size in practice because the strength of the substrate is lowered and the handling becomes difficult when mounting in a metal housing.

【0014】この発明は上記のような問題点を解消する
ためになされたもので、小型軽量化されるとともに信頼
性が向上し、かつ、製造に際して工数を低減させること
ができる混成集積回路およびマイクロストリップ基板を
得ることを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and is a hybrid integrated circuit and a micro, which are reduced in size and weight, have improved reliability, and can reduce the number of steps in manufacturing. The purpose is to obtain a strip substrate.

【0015】[0015]

【課題を解決するための手段】請求項1記載の発明に係
る混成集積回路は、ヘッダを、炭素繊維強化アルミニウ
ム合金からなり、その上に回路基板および高出力半導体
素子が接合されたものとしたものである。
According to a first aspect of the present invention, there is provided a hybrid integrated circuit in which a header is made of a carbon fiber reinforced aluminum alloy, and a circuit board and a high power semiconductor element are bonded to the header. It is a thing.

【0016】また、請求項2記載の発明に係る混成集積
回路は、金属筐体として炭素繊維強化アルミニウム合金
を用い、この金属筐体の内側底面に絶縁皮膜処理を施し
て誘電体層としたものである。
In the hybrid integrated circuit according to the second aspect of the present invention, a carbon fiber reinforced aluminum alloy is used as the metal case, and the inner bottom surface of the metal case is subjected to an insulating film treatment to form a dielectric layer. Is.

【0017】そして、請求項3記載の発明に係るマイク
ロストリップ基板は、炭素繊維強化アルミニウム合金か
らなる金属基体の表面に絶縁皮膜処理を施して誘電体層
としたものである。
The microstrip substrate according to the third aspect of the invention is a dielectric layer formed by subjecting the surface of a metal base made of a carbon fiber reinforced aluminum alloy to an insulating film treatment.

【0018】[0018]

【作用】請求項1記載の発明におけるヘッダは、比較的
熱伝導率がよく、また、密度が銅などのそれより小さい
ので、小型軽量の放熱材として作用する。かつ、線膨張
係数がガリウム砒素などやアルミナのそれと近いので、
高出力半導体素子や誘電体基板が熱応力によって剥離す
ることを防止する。
The header according to the first aspect of the present invention has a relatively high thermal conductivity and has a density smaller than that of copper or the like, so that it functions as a small and lightweight heat dissipation material. And since the coefficient of linear expansion is close to that of gallium arsenide and alumina,
The high-power semiconductor element and the dielectric substrate are prevented from peeling due to thermal stress.

【0019】また、請求項2記載の発明における金属筐
体は、線膨張係数がガリウム砒素などやアルミナのそれ
と近いので、従来の金属筐体の重量と同程度の重量を維
持した上で、半導体素子が熱応力によって剥離すること
を防止する。また、誘電体層は、金属筐体と一体形成さ
れ、基板を接着するまたは接合するという工程を省略さ
せる。
Further, since the metal housing of the second aspect of the present invention has a coefficient of linear expansion close to that of gallium arsenide, etc. or alumina, the weight of the conventional metal housing is maintained at the same level as that of the semiconductor. The element is prevented from peeling due to thermal stress. Further, the dielectric layer is formed integrally with the metal housing, and the step of adhering or joining the substrates can be omitted.

【0020】そして、請求項3記載の発明における誘電
体層は、金属基体上に形成されるので薄くてよく、その
結果、配線パターンの線路幅を細くでき、基板の小型化
を実現する。
The dielectric layer according to the third aspect of the invention may be thin because it is formed on the metal substrate. As a result, the line width of the wiring pattern can be reduced, and the substrate can be miniaturized.

【0021】[0021]

【実施例】実施例1.図1はこの発明の第1の実施例に
よる高出力混成集積回路の要部を示す断面図である。図
において、3は炭素繊維強化アルミニウム合金からなる
ヘッダであり、その他のものは同一符号を付して図7に
示したものと同一のものである。
EXAMPLES Example 1. FIG. 1 is a sectional view showing a main part of a high power hybrid integrated circuit according to a first embodiment of the present invention. In the figure, 3 is a header made of carbon fiber reinforced aluminum alloy, and other parts are the same as those shown in FIG. 7 with the same reference numerals.

【0022】また、図2は本出願に係る出願人と同一出
願人による平成2年10月9日付の特許出願(特願平2
−272666号)に示された炭素繊維強化アルミニウ
ム合金の特性を示す特性図である。図において、A1
4 は、それぞれ炭素繊維体積含有率0.15,0.
3,0.4,0.55の場合を示している。
FIG. 2 is a patent application filed on October 9, 1990 by the same applicant as the applicant of the present application (Japanese Patent Application No.
3 is a characteristic diagram showing characteristics of the carbon fiber reinforced aluminum alloy shown in No. 272666). In the figure, A 1 ~
A 4 are carbon fiber volume contents of 0.15, 0.
The case of 3, 0.4, and 0.55 is shown.

【0023】図1に示す高出力混成集積回路において、
高出力半導体素子1は、凸状部を有するヘッダ3の凸部
に接合されている。そして、アルミナ基板2に形成され
た整合回路や駆動回路からの信号を入力して電力増幅な
どを行う。
In the high power hybrid integrated circuit shown in FIG.
The high-power semiconductor element 1 is joined to the convex portion of the header 3 having the convex portion. Then, a signal from a matching circuit or a driving circuit formed on the alumina substrate 2 is input to perform power amplification or the like.

【0024】炭素繊維強化アルミニウム合金の線膨張係
数は3〜16ppm /℃の範囲で選択可能であり(図2参
照)、銅の線膨張係数約17ppm /℃に比べて、高出力
半導体素子1の線膨張係数に近い値である。すなわち、
ヘッダ3と高出力半導体素子1との間で、熱膨張係数に
ついて整合をとることができる。
The linear expansion coefficient of the carbon fiber reinforced aluminum alloy can be selected in the range of 3 to 16 ppm / ° C. (see FIG. 2), and the linear expansion coefficient of copper is about 17 ppm / ° C. It is a value close to the linear expansion coefficient. That is,
It is possible to match the thermal expansion coefficient between the header 3 and the high-power semiconductor element 1.

【0025】よって、高出力半導体素子1を直接ヘッダ
3に接合しても、接合工程において生ずる熱や動作時の
発熱によって、高出力半導体素子1が熱応力によって割
れたり剥離したりすることは防止される。すなわち、信
頼性が確保される。また、炭素繊維強化アルミニウム合
金の熱伝導率は127w/m・K と比較的良いことから、動
作時の発熱は、十分にヘッダ3から放熱される。
Therefore, even if the high-power semiconductor element 1 is directly bonded to the header 3, the high-power semiconductor element 1 is prevented from cracking or peeling due to thermal stress due to heat generated in the bonding process or heat generated during operation. To be done. That is, reliability is secured. Further, since the thermal conductivity of the carbon fiber reinforced aluminum alloy is relatively good at 127 w / m · K, the heat generated during the operation is sufficiently radiated from the header 3.

【0026】さらに、炭素繊維強化アルミニウム合金の
密度は例えば約2.5g/cm3 (図2におけるA2 点)で
あり、この高出力混成集積回路は、銅ヘッダおよび銅ヒ
ートシンクを用いた従来のものに比べて、重量は約1/
3となっている。
Further, the density of the carbon fiber reinforced aluminum alloy is, for example, about 2.5 g / cm 3 (point A 2 in FIG. 2), and this high-power hybrid integrated circuit has a conventional structure using a copper header and a copper heat sink. Compared to ones, the weight is about 1 /
It is 3.

【0027】実施例2.図3はこの発明の第2の実施例
による混成マイクロ波集積回路を示す部分断面図であ
る。図において、11は炭素繊維強化アルミニウム合金
からなる金属筐体、12は金属筐体11の内側底面にア
ルマイト処理を施すことにより形成された絶縁酸化皮
膜、13a,13bは絶縁皮膜12上に形成された配線
パターンである。その他のものは同一符号を付して図8
に示したものと同一のものである。
Example 2. FIG. 3 is a partial sectional view showing a hybrid microwave integrated circuit according to a second embodiment of the present invention. In the figure, 11 is a metal housing made of carbon fiber reinforced aluminum alloy, 12 is an insulating oxide film formed by subjecting the inner bottom surface of the metal housing 11 to alumite treatment, and 13a and 13b are formed on the insulating film 12. It is a wiring pattern. The other parts have the same reference numerals and are shown in FIG.
It is the same as that shown in.

【0028】このような構造の混成マイクロ波集積回路
において、金属筐体11は炭素繊維強化アルミニウム合
金を成形したものであるが、前述したように、炭素繊維
強化アルミニウム合金の線膨張係数は3〜16ppm /℃
の範囲で選択可能である。
In the hybrid microwave integrated circuit having such a structure, the metal housing 11 is formed by molding a carbon fiber reinforced aluminum alloy, and as described above, the linear expansion coefficient of the carbon fiber reinforced aluminum alloy is 3 to. 16ppm / ℃
The range can be selected.

【0029】従って、例えば半導体素子17がガリウム
砒素によるものである場合には、線膨張係数が6ppm /
℃になるように炭素繊維が配合された炭素繊維強化アル
ミニウム合金を用いればよい。その場合には、金属筐体
11と半導体素子17との間で線膨張係数が整合する。
従って、熱応力による半導体素子17の割れや剥離は防
止される。
Therefore, for example, when the semiconductor element 17 is made of gallium arsenide, the linear expansion coefficient is 6 ppm /
A carbon fiber reinforced aluminum alloy in which carbon fibers are mixed so that the temperature becomes ℃ may be used. In that case, the linear expansion coefficient is matched between the metal housing 11 and the semiconductor element 17.
Therefore, cracking or peeling of the semiconductor element 17 due to thermal stress is prevented.

【0030】また、誘電体層である絶縁酸化皮膜12
は、アルマイト処理によって形成されたアルミナである
が、金属筐体11と一体成形されているので、集積回路
製造時の工数削減に貢献する。さらに、金属筐体11と
一体成形されることは、十分な強度を絶縁酸化皮膜12
に与え、その結果、誘電体層である絶縁酸化皮膜12は
薄いものでもかまわない。従って、例えば配線パターン
13a,13bでマイクロストリップ線路を形成する場
合などに、その配線パターン13a,13bを細くで
き、集積回路の小型化を達成できる。
Insulating oxide film 12 which is a dielectric layer
Is alumina formed by alumite treatment, but since it is formed integrally with the metal casing 11, it contributes to reduction of man-hours at the time of manufacturing the integrated circuit. Further, being integrally molded with the metal casing 11, the insulating oxide film 12 has sufficient strength.
As a result, the insulating oxide film 12, which is the dielectric layer, may be thin. Therefore, for example, when forming a microstrip line with the wiring patterns 13a and 13b, the wiring patterns 13a and 13b can be made thin, and miniaturization of the integrated circuit can be achieved.

【0031】なお、上記実施例では金属筐体11を炭素
繊維強化アルミニウム合金によるものとしたが、アルミ
ニウム珪素合金によってもよい。
Although the metal casing 11 is made of carbon fiber reinforced aluminum alloy in the above embodiment, it may be made of aluminum silicon alloy.

【0032】実施例3.図4はこの発明の第3の実施例
による混成マイクロ波集積回路の要部を示す断面図であ
る。この場合には、半導体素子17は、接地をダイの裏
面で行うものである。また、図4において、31は金属
筐体11の内側底面において絶縁酸化皮膜が形成されな
い領域である。
Example 3. FIG. 4 is a sectional view showing a main part of a hybrid microwave integrated circuit according to the third embodiment of the present invention. In this case, the semiconductor element 17 is grounded on the back surface of the die. Further, in FIG. 4, reference numeral 31 denotes a region where the insulating oxide film is not formed on the inner bottom surface of the metal casing 11.

【0033】この場合には、金属筐体11の内側底面に
絶縁酸化皮膜12を形成する際に、半導体素子17が実
装される領域はマスクされる。そのようにして、絶縁酸
化皮膜が形成されない領域31ができる。また、金属筐
体11は接地導体としうるので、その領域31に半導体
素子17のダイを接合すれば、ダイの裏面での接地を実
現することができる。
In this case, when the insulating oxide film 12 is formed on the inner bottom surface of the metal casing 11, the region where the semiconductor element 17 is mounted is masked. Thus, the region 31 where the insulating oxide film is not formed is formed. Further, since the metal case 11 can be used as a ground conductor, if the die of the semiconductor element 17 is joined to the region 31 thereof, the earth on the back surface of the die can be realized.

【0034】なお、上記各実施例において、金属筐体1
1の内側底面に絶縁酸化皮膜を形成することによって誘
電体層を得る場合について説明したが、誘電体層を高誘
電率ペーストなどで形成してもよく、それらの場合にも
同様の効果を奏する。
In each of the above embodiments, the metal casing 1
Although the case where the dielectric layer is obtained by forming an insulating oxide film on the inner bottom surface of No. 1 has been described, the dielectric layer may be formed of a high-dielectric-constant paste or the like, and similar effects are obtained in those cases as well. ..

【0035】実施例4.図5はこの発明の第4の実施例
による混成マイクロ波集積回路の要部を示す断面図であ
る。図において、32は半導体素子17が実装される領
域である。
Example 4. FIG. 5 is a sectional view showing a main part of a hybrid microwave integrated circuit according to the fourth embodiment of the present invention. In the figure, 32 is a region in which the semiconductor element 17 is mounted.

【0036】この場合には、金属筐体11の内側底面に
絶縁酸化皮膜12を形成した後、半導体素子17を実装
すべき領域の皮膜を削り取る。そして、半導体素子17
のダイの裏面を金属筐体11に接合すれば、ダイの裏面
での接地を実現することができる。なお、削り取る深さ
を調整すれば、半導体素子17の入出力電極の高さを調
整することができる。
In this case, after forming the insulating oxide film 12 on the inner bottom surface of the metal casing 11, the film in the region where the semiconductor element 17 is to be mounted is scraped off. Then, the semiconductor element 17
By bonding the back surface of the die to the metal casing 11, it is possible to realize grounding on the back surface of the die. The height of the input / output electrodes of the semiconductor element 17 can be adjusted by adjusting the depth of scraping.

【0037】実施例5.図6はこの発明の第5の実施例
によるマイクロストリップ基板の要部を示す断面図であ
る。図において、21は炭素繊維強化アルミニウム合金
による金属基体、22は金属基体21上に形成された絶
縁酸化皮膜などの誘電体層、24a〜24cは配線パタ
ーンである。
Example 5. FIG. 6 is a sectional view showing an essential part of a microstrip substrate according to the fifth embodiment of the present invention. In the figure, 21 is a metal base made of carbon fiber reinforced aluminum alloy, 22 is a dielectric layer such as an insulating oxide film formed on the metal base 21, and 24a to 24c are wiring patterns.

【0038】この場合には、金属基体21は、接地導体
となるとともに誘電体層22の強度を補助する役割を果
たす。従って、誘電体層22の厚さを従来の誘電体基板
の厚さより薄くすることができ、その結果、配線パター
ン24a〜24cを細くできるので、基板サイズを小さ
くすることができる。
In this case, the metal substrate 21 serves as a ground conductor and also serves to assist the strength of the dielectric layer 22. Therefore, the thickness of the dielectric layer 22 can be made thinner than that of the conventional dielectric substrate, and as a result, the wiring patterns 24a to 24c can be made thinner, and the substrate size can be made smaller.

【0039】また、従来の基板の重量はほとんどが誘電
体層の重量で占められていた。例えば、誘電体層として
アルミナを用いた場合には、その密度は3.7g/cm3
ある。一方、本実施例において、基板の重量は金属基体
21の重量で左右される。そして、金属基体21の密度
は約2.5g/cm3 である(図2におけるA2 点の場
合)。すなわち、本実施例によるマイクロストリップ基
板は、従来のものよりも軽量化がはかられている。
Most of the weight of the conventional substrate is occupied by the weight of the dielectric layer. For example, when alumina is used as the dielectric layer, its density is 3.7 g / cm 3 . On the other hand, in this embodiment, the weight of the substrate depends on the weight of the metal base 21. The density of the metal substrate 21 is about 2.5 g / cm 3 (at the point A 2 in FIG. 2). That is, the microstrip substrate according to the present embodiment is lighter than the conventional one.

【0040】なお、上記各実施例では、誘電体層として
絶縁酸化皮膜によるものを示したが、他の絶縁皮膜であ
ってもよい。また、上記各実施例では、混成マイクロ波
集積回路について説明したが、他の周波数帯に用いられ
る混成集積回路に対しても同様に適用可能である。
In each of the above-mentioned embodiments, the dielectric layer is made of an insulating oxide film, but other insulating films may be used. Further, in each of the above-mentioned embodiments, the hybrid microwave integrated circuit has been described, but the same can be applied to the hybrid integrated circuit used in other frequency bands.

【0041】[0041]

【発明の効果】以上のように、請求項1記載の発明によ
れば、混成集積回路を、炭素繊維強化アルミニウム合金
によるヘッダを用いる構成としたので、高出力半導体素
子とヘッダとの間の線膨張係数の整合をとることができ
ることから半導体素子を直接ヘッダに接合でき、構造が
簡略化された、小型で軽量かつ信頼性の高いものが得ら
れる効果がある。
As described above, according to the first aspect of the present invention, since the hybrid integrated circuit is configured to use the header made of carbon fiber reinforced aluminum alloy, the line between the high power semiconductor element and the header is formed. Since the expansion coefficients can be matched, the semiconductor element can be directly bonded to the header, and there is an effect that a small structure, a light weight, and a high reliability can be obtained.

【0042】また、請求項2記載の発明によれば、混成
集積回路を、炭素繊維強化アルミニウム合金による金属
筐体を用い、かつ、誘電体層を金属筐体と一体成形した
構成としたので、半導体素子と金属筐体との間の線膨張
係数の整合をとることができ、また、誘電体層を薄くす
ることができ、小型で信頼性が高く、かつ、製造工程を
簡略化できるものが得られる効果がある。
According to the second aspect of the present invention, the hybrid integrated circuit has a structure in which a metal housing made of carbon fiber reinforced aluminum alloy is used and the dielectric layer is integrally molded with the metal housing. What is possible is to match the linear expansion coefficient between the semiconductor element and the metal case, to make the dielectric layer thin, to be small and highly reliable, and to simplify the manufacturing process. There is an effect to be obtained.

【0043】そして、請求項3記載の発明によれば、マ
イクロストリップ基板を、炭素繊維強化アルミニウム合
金による金属基体上に誘電体層を形成する構成としたの
で、配線パターンの幅を細くでき、小型で軽量のものが
得られる効果がある。
According to the third aspect of the invention, since the microstrip substrate has the structure in which the dielectric layer is formed on the metal base made of carbon fiber reinforced aluminum alloy, the width of the wiring pattern can be made narrow and the size is small. It has the effect of being lightweight.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例による高出力混成集積
回路の要部を示す断面図である。
FIG. 1 is a sectional view showing an essential part of a high-power hybrid integrated circuit according to a first embodiment of the present invention.

【図2】炭素繊維強化アルミニウム合金の特性を示す特
性図である。
FIG. 2 is a characteristic diagram showing characteristics of a carbon fiber reinforced aluminum alloy.

【図3】この発明の第2の実施例による混成マイクロ波
集積回路を示す部分断面図である。
FIG. 3 is a partial sectional view showing a hybrid microwave integrated circuit according to a second embodiment of the present invention.

【図4】この発明の第3の実施例による混成マイクロ波
集積回路の要部を示す断面図である。
FIG. 4 is a sectional view showing an essential part of a hybrid microwave integrated circuit according to a third embodiment of the present invention.

【図5】この発明の第4の実施例による混成マイクロ波
集積回路の要部を示す断面図である。
FIG. 5 is a sectional view showing an essential part of a hybrid microwave integrated circuit according to a fourth embodiment of the present invention.

【図6】この発明の第5の実施例によるマイクロストリ
ップ基板の要部を示す断面図である。
FIG. 6 is a sectional view showing an essential part of a microstrip substrate according to a fifth embodiment of the present invention.

【図7】従来の高出力混成集積回路の要部を示す断面図
である。
FIG. 7 is a cross-sectional view showing a main part of a conventional high-power hybrid integrated circuit.

【図8】従来の混成マイクロ波集積回路を示す部分断面
図である。
FIG. 8 is a partial cross-sectional view showing a conventional hybrid microwave integrated circuit.

【図9】従来のマイクロストリップ基板の要部を示す断
面図である。
FIG. 9 is a cross-sectional view showing a main part of a conventional microstrip substrate.

【符号の説明】 1 高出力半導体素子 2 アルミナ基板(回路基板) 3 ヘッダ 11 金属筐体 12 絶縁酸化皮膜(誘電体層) 21 金属基体 22 誘電体層[Explanation of reference numerals] 1 high-power semiconductor element 2 alumina substrate (circuit board) 3 header 11 metal housing 12 insulating oxide film (dielectric layer) 21 metal substrate 22 dielectric layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 武文 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社材料研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takefumi Ito 8-1-1 Tsukaguchihonmachi, Amagasaki City Mitsubishi Electric Corporation

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 炭素繊維強化アルミニウム合金からなる
ヘッダと、このヘッダ上に接合された高出力半導体素子
および回路基板とを備えた混成集積回路。
1. A hybrid integrated circuit comprising a header made of carbon fiber reinforced aluminum alloy, and a high power semiconductor device and a circuit board bonded on the header.
【請求項2】 炭素繊維強化アルミニウム合金からなる
金属筐体と、この金属筐体の内側底面に絶縁皮膜処理が
施された層であって配線パターンが形成された誘電体層
とを備えた混成集積回路。
2. A hybrid comprising a metal housing made of a carbon fiber reinforced aluminum alloy, and a dielectric layer having a wiring pattern formed on the inner bottom surface of the metal housing, the layer being subjected to an insulating film treatment. Integrated circuit.
【請求項3】 炭素繊維強化アルミニウム合金からなる
金属基体と、この金属基体の表面に絶縁皮膜処理が施さ
れた層であって配線パターンが形成された誘電体層とを
備えたマイクロストリップ基板。
3. A microstrip substrate provided with a metal base made of a carbon fiber reinforced aluminum alloy, and a dielectric layer having a wiring pattern formed on the surface of the metal base and having an insulating film treatment.
JP29661491A 1991-10-17 1991-10-17 Hybrid integrated circuit and microstrip substrate Pending JPH05109926A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29661491A JPH05109926A (en) 1991-10-17 1991-10-17 Hybrid integrated circuit and microstrip substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29661491A JPH05109926A (en) 1991-10-17 1991-10-17 Hybrid integrated circuit and microstrip substrate

Publications (1)

Publication Number Publication Date
JPH05109926A true JPH05109926A (en) 1993-04-30

Family

ID=17835836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29661491A Pending JPH05109926A (en) 1991-10-17 1991-10-17 Hybrid integrated circuit and microstrip substrate

Country Status (1)

Country Link
JP (1) JPH05109926A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324875A (en) * 2001-04-26 2002-11-08 Fuji Photo Film Co Ltd Semiconductor package base and semiconductor package
JP2009200250A (en) * 2008-02-21 2009-09-03 Nec Corp Mounting structure of semiconductor device
CN109036167A (en) * 2018-09-14 2018-12-18 东莞市和镁五金有限公司 A kind of LED display bottom case and its manufacturing process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324875A (en) * 2001-04-26 2002-11-08 Fuji Photo Film Co Ltd Semiconductor package base and semiconductor package
JP2009200250A (en) * 2008-02-21 2009-09-03 Nec Corp Mounting structure of semiconductor device
CN109036167A (en) * 2018-09-14 2018-12-18 东莞市和镁五金有限公司 A kind of LED display bottom case and its manufacturing process

Similar Documents

Publication Publication Date Title
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
EP1351301B1 (en) Semiconductor built-in millimeter-wave band module
US6809931B2 (en) Heat sink apparatus that provides electrical isolation for integrally shielded circuit
US7445968B2 (en) Methods for integrated circuit module packaging and integrated circuit module packages
US5736783A (en) High frequency microelectronics package
US4951014A (en) High power microwave circuit packages
US5483101A (en) Multilayer printed circuit board
JPH1126623A (en) Electronic device and manufacture thereof
JP2003086728A (en) Method of manufacturing high-frequency circuit and device using the same
US5753972A (en) Microelectronics package
US6172412B1 (en) High frequency microelectronics package
JPH05109926A (en) Hybrid integrated circuit and microstrip substrate
JP2616698B2 (en) Composite high frequency circuit module
JP3216626B2 (en) Amplifier
JP2603310B2 (en) High frequency integrated circuit package
JP2000183488A (en) Hybrid module
JP2758273B2 (en) Mounting structure of high-frequency planar circuit module
JPH05167218A (en) Mounting structure of power amplifier
JP3638528B2 (en) Package for storing semiconductor elements
JP3481353B2 (en) Integrated circuit substrate and method of manufacturing the same
JP2583507B2 (en) Semiconductor mounting circuit device
JP2003249596A (en) Input/output terminal and package for storing semiconductor element
Calif Wein et a1.
Going et al. Wein et al.
JP2002299487A (en) Package for storing semiconductor element and semiconductor device