JPH05108594A - Signal processor - Google Patents

Signal processor

Info

Publication number
JPH05108594A
JPH05108594A JP3266628A JP26662891A JPH05108594A JP H05108594 A JPH05108594 A JP H05108594A JP 3266628 A JP3266628 A JP 3266628A JP 26662891 A JP26662891 A JP 26662891A JP H05108594 A JPH05108594 A JP H05108594A
Authority
JP
Japan
Prior art keywords
coupling
output
signal
nerve cell
coupling coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3266628A
Other languages
Japanese (ja)
Inventor
Takashi Kitaguchi
貴史 北口
Toshiyuki Furuta
俊之 古田
Hirotoshi Eguchi
裕俊 江口
Shuji Motomura
修二 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3266628A priority Critical patent/JPH05108594A/en
Publication of JPH05108594A publication Critical patent/JPH05108594A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the versatility of neuron and to make the device easy to be used by realizing digital configuration so as to secure operations and to facilitate turning to a hardware. CONSTITUTION:Memories 26a, 26b are provided to hold the pair of two coupling coefficients showing excited coupling and suppressed coupling in respect to plural input signals 25, versatility is realized so as not to limit the coupling between neurons into the excited coupling or the suppressed coupling, ANDing means 27a, 27b AND the input signals 25 and the respective coupling coefficients, afterwards, the calculated results of these ANDing means 27a, 27b are ORed by first ORing means 28a, 28b with the same pair and therefore, both couplins are properly grouped into the excited coupling group and the suppressed coupling group so as not to be realized at the same time. Afterwards, a prescribed operation processing is executed concerning the ANDed and ORed results by groups.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば画像や音声の認
識、ロボット等の位置制御、エアコンの温度制御、ロケ
ットの軌道制御等のような各種運動の制御に適用可能
な、神経細胞を模倣したニューラルコンピュータ等の信
号処理装置に関する。
INDUSTRIAL APPLICABILITY The present invention is applicable to control of various movements such as image and voice recognition, position control of robots, temperature control of air conditioners, orbit control of rockets, etc. The present invention relates to a signal processing device such as a neural computer.

【0002】[0002]

【従来の技術】生体の情報処理の基本的な単位である神
経細胞(ニューロン)の機能を模倣し、さらに、この
「神経細胞模倣素子」(神経細胞ユニット)をネットワ
ークにし、情報の並列処理を目指したのが、いわゆるニ
ューラルネットワークである。文字認識や連想記憶、運
動制御等、生体ではいとも簡単に行われていても、従来
のノイマン型コンピュータではなかなか達成しないもの
が多い。生体の神経系、特に生体特有の機能、即ち並列
処理、自己学習等をニューラルネットワークにより模倣
して、これらの問題を解決しようとする試みが盛んに行
われている。
2. Description of the Related Art The function of a nerve cell (neuron), which is a basic unit of information processing of a living body, is mimicked, and further, this "nerve cell mimicking element" (nerve cell unit) is connected to a network to process information in parallel. The aim is a so-called neural network. Although it is easy to perform character recognition, associative memory, motion control, etc. in a living body, there are many things that conventional Neumann computers cannot easily achieve. There have been many attempts to solve these problems by imitating a neural system of a living body, in particular, a function peculiar to the living body, that is, parallel processing, self-learning, etc. by a neural network.

【0003】まず、従来のニューラルネットワークのモ
デルについて説明する。図21はある1つの神経細胞ユ
ニットAを表す図であり、図22はこれをネットワーク
にしたものである。A1,A2,A3 は各々神経細胞ユニ
ットを表す。1つの神経細胞ユニットは多数の他の神経
細胞ユニットと結合しており、それらから受けた信号を
処理して出力を出す。図22の場合、ネットワークは階
層型であり、神経細胞ユニットA2 は1つ前(左側)の
層の神経細胞ユニットA1 より信号を受け、1つ後(右
側)の層の神経細胞ユニットA3 へ出力する。
First, a conventional neural network model will be described. FIG. 21 is a diagram showing a certain nerve cell unit A, and FIG. 22 is a network thereof. A 1 , A 2 , and A 3 each represent a nerve cell unit. One neuronal cell unit is coupled to a number of other neuronal cell units and processes the signals received from them to produce an output. In the case of FIG. 22, the network is hierarchical, and the nerve cell unit A 2 receives a signal from the nerve cell unit A 1 in the previous layer (left side) and the nerve cell unit A in the next layer (right side). Output to 3 .

【0004】より詳細に説明する。まず、図21の神経
細胞ユニットAにおいて、他の神経細胞ユニットと自分
のユニットとの結合の度合いを表すのが結合係数と呼ば
れるもので、i番目の神経細胞ユニットとj番目の神経
細胞ユニットの結合係数を一般にTijで表す。結合に
は、相手のユニット(自己のユニットに信号を送ってく
るユニット)からの信号が大きい程自己のユニット出力
が大きくなる興奮性結合と、相手のユニットからの信号
が大きい程自己のユニット出力が小さくなる抑制性結合
とがあり、Tij>0が興奮性結合、Tij<0が抑制性結
合を表す。今、自分の神経細胞ユニットがj番目のユニ
ットであるとし、i番目の神経細胞ユニットの出力をy
i とするとこれに結合係数Tijを掛けたTiji が、自
分のユニットへの入力となる。前述したように、1つの
神経細胞ユニットは多数の神経細胞ユニットと結合して
いるので、それらのユニットに対するTiji を足し合
わせた結果なるΣTiji が、ネットワーク内における
自分の神経細胞ユニットへの入力となる。これを内部電
位といい、uj で表す。
A more detailed description will be given. First, in the nerve cell unit A of FIG. 21, the degree of coupling between another nerve cell unit and its own unit is called a coupling coefficient, and the coupling coefficient of the i-th nerve cell unit and the j-th nerve cell unit The coupling coefficient is generally represented by T ij . For the coupling, excitatory coupling in which the larger the signal from the other unit (the unit that sends a signal to the own unit) is, the larger the own unit output is, and the larger the signal from the other unit is, the own unit output Is an inhibitory bond, where T ij > 0 represents an excitatory bond, and T ij <0 represents an inhibitory bond. Now, let's say that our nerve cell unit is the jth unit, and the output of the ith nerve cell unit is y.
If it is i , T ij y i obtained by multiplying this by the coupling coefficient T ij becomes the input to the own unit. As described above, since one nerve cell unit is connected to many nerve cell units, ΣT ij y i, which is the result of adding T ij y i for these units, is It becomes an input to the unit. This is called the internal potential and is represented by u j .

【0005】[0005]

【数1】 [Equation 1]

【0006】次に、この入力(内部電位)に対して閾値
を加えて非線形な処理をすることで、その神経細胞ユニ
ットの出力とする。この時に用いる関数を神経細胞応答
関数と呼び、非線形関数として、(2)式及び図23に示
すようなシグモイド関数を用いる。
Next, a threshold value is added to this input (internal potential) to perform non-linear processing, and the result is output from the nerve cell unit. The function used at this time is called a nerve cell response function, and the sigmoid function as shown in equation (2) and FIG. 23 is used as the nonlinear function.

【0007】[0007]

【数2】 [Equation 2]

【0008】このような神経細胞ユニットを図22に示
すようにネットワークに構成した時には、各結合係数T
ijを与え、(1)(2)式を次々と計算することにより、情
報の並列処理が可能となり、最終的な出力が得られるも
のである。
When such a nerve cell unit is constructed in a network as shown in FIG. 22, each coupling coefficient T
By providing ij and sequentially calculating equations (1) and (2), parallel processing of information becomes possible and a final output is obtained.

【0009】このような階層型ニューラルネットワーク
において、ある入力に対して望ましい結果が出力される
ように、結合係数Tijを更新していくような学習を行な
うことにより、所望のニューラルネットワークを構築す
る。このような学習方法として最も広く用いられている
のは誤差逆伝搬法、いわゆるバックプロパゲーション法
である。
In such a hierarchical neural network, a desired neural network is constructed by performing learning such that the coupling coefficient T ij is updated so that a desired result is output for a certain input. .. The most widely used such learning method is the error back-propagation method, so-called back-propagation method.

【0010】このようなネットワークを電気回路により
実現したものの一例として、図24に示すようなものが
ある。これは、特開昭62−295188号公報中に示
されるもので、基本的には、S字形伝達関数を有する複
数の増幅器1と、各増幅器1の出力を他の層の増幅器の
入力に一点鎖線で示すように接続する抵抗性フィードバ
ック回路網2とが設けられている。各増幅器1の入力側
には接地されたコンデンサと接地された抵抗とによるC
R時定数回路3が個別に接続されている。そして、入力
電流I1,I2,〜,In が各増幅器1の入力に供給さ
れ、出力はこれらの増幅器1の出力電圧の集合から得ら
れる。
An example of such a network realized by an electric circuit is shown in FIG. This is disclosed in Japanese Patent Laid-Open No. 62-295188, and basically, a plurality of amplifiers 1 having an S-shaped transfer function, and the output of each amplifier 1 is input to the input of the amplifier of another layer. A resistive feedback network 2 is provided which is connected as shown by the dashed line. The input side of each amplifier 1 has a C connected by a grounded capacitor and a grounded resistor.
The R time constant circuits 3 are individually connected. Then, the input current I 1, I 2, ~, I n is supplied to the input of the amplifier 1, the output is obtained from a set of these amplifiers 1 output voltage.

【0011】ここに、ネットワークへの入力や出力の信
号強度を電圧で表し、神経細胞ユニット間の結合の強さ
は、各細胞間の入出力ラインを結ぶ抵抗4(抵抗性フィ
ードバック回路網2中の格子点)の抵抗値で表され、神
経細胞応答関数は各増幅器1の伝達関数で表される。即
ち、図24において複数の増幅器1は反転出力及び非反
転出力を有し、かつ、各増幅器1の入力には入力電流供
給手段なるCR時定数回路3を有しており、予め選定さ
れた第1の値、又は予め選定された第2の値である抵抗
4(Tij)で増幅器3の各々の出力を入力に接続するフ
ィードバック回路網2とされている。抵抗4はi番目の
増幅器出力とj番目の増幅器入力との間の相互コンダク
タンスを表し、回路網が平衡する複数の極小値を作るよ
うに選定され、複数の極小値を持ったエネルギー関数を
最小にするようにしている。また、神経細胞間の結合に
は、興奮性と抑制性とがあり数学的には結合係数の正負
符号により表されるが、回路上の定数で正負を実現する
のは困難であるので、ここでは、増幅器1の出力を2つ
に分け、一方の出力を反転させることにより、正負の2
つの信号を生成し、これを適当に選択することにより実
現するようにしている。また、図23に示したシグモイ
ド関数に相当するものとしては増幅器が用いられてい
る。
Here, the signal strength of the input and output to the network is represented by a voltage, and the strength of the coupling between the nerve cell units is the resistance 4 (in the resistive feedback network 2) connecting the input / output lines between the cells. Is represented by the resistance value of each of the amplifiers 1, and the nerve cell response function is represented by the transfer function of each amplifier 1. That is, in FIG. 24, the plurality of amplifiers 1 have an inverting output and a non-inverting output, and each input of the amplifiers 1 has a CR time constant circuit 3 as an input current supply means, which is selected in advance. The feedback network 2 connects each output of the amplifier 3 to the input by a resistor 4 (T ij ) having a value of 1 or a second value selected in advance. Resistor 4 represents the transconductance between the i-th amplifier output and the j-th amplifier input and is chosen to create multiple minima that the network will balance to minimize the energy function with multiple minima. I am trying to In addition, the coupling between nerve cells has excitability and inhibitory property, and is mathematically represented by the sign of the coupling coefficient, but it is difficult to realize the sign with a constant on the circuit. Then, by dividing the output of the amplifier 1 into two and inverting one output, positive and negative 2
It is realized by generating two signals and selecting them appropriately. Further, an amplifier is used as the one corresponding to the sigmoid function shown in FIG.

【0012】一方、デジタル回路でニューラルネットを
実現したものの例を図25ないし図27を参照して説明
する。図25は単一の神経細胞の回路構成を示し、各シ
ナプス回路6を樹状突起回路7を介して細胞体回路8に
接続してなる。図26はその内のシナプス回路6の構成
例を示し、係数回路9を介して入力パルスfに倍率a
(フィードバック信号に掛ける倍率で1又は2)を掛け
た値が入力されるレートマルチプライヤ10を設けてな
り、レートマルチプライヤ10には重み付けの値wを記
憶したシナプス荷重レジスタ11が接続されている。ま
た、図27は細胞体回路8の構成例を示し、制御回路1
2、アップ/ダウンカウンタ13、レートマルチプライ
ヤ14及びゲート15を順に接続してなり、さらに、ア
ップ/ダウンメモリ16が設けられている。
On the other hand, an example in which a neural network is realized by a digital circuit will be described with reference to FIGS. FIG. 25 shows a circuit configuration of a single nerve cell, in which each synapse circuit 6 is connected to a cell body circuit 8 via a dendrite circuit 7. FIG. 26 shows an example of the configuration of the synapse circuit 6 in which the input pulse f is multiplied by a factor a through the coefficient circuit 9.
A rate multiplier 10 to which a value obtained by multiplying (a multiplication factor of 1 or 2 by the feedback signal) is input is provided, and the rate multiplier 10 is connected to a synapse weight register 11 that stores a weighting value w. . Further, FIG. 27 shows a configuration example of the cell body circuit 8, and the control circuit 1
2, an up / down counter 13, a rate multiplier 14 and a gate 15 are sequentially connected, and an up / down memory 16 is further provided.

【0013】これは、神経細胞ユニットの入出力をパル
ス列で表し、そのパルス密度で信号の量を表している。
結合係数は2進数で表し、メモリ16上に保存してお
く。入力信号をレートマルチプライヤ14のクロックへ
入力し、結合係数をレート値へ入力することによって、
入力信号のパルス密度をレート値に応じて減らしてい
る。これは、バックプロパゲーションモデルの式のTij
i の部分に相当する。次に、ΣTiji のΣの部分
は、樹状突起回路7によって示されるOR回路で実現し
ている。結合には興奮性、抑制性があるので、予めグル
ープ分けしておき、各々のグループ別にORをとる。こ
の2つの出力をカウンタ13のアップ側、ダウン側に入
力しカウントすることで出力が得られる。この出力は2
進数であるので、再びレートマルチプライヤ14を用い
て、パルス密度に変換する。このユニットをネットワー
クにすることによって、ニューラルネットワークが実現
できる。
[0013] In this, the input and output of the nerve cell unit is represented by a pulse train, and the pulse density represents the amount of signal.
The coupling coefficient is represented by a binary number and stored in the memory 16. By inputting the input signal into the clock of the rate multiplier 14 and inputting the coupling coefficient into the rate value,
The pulse density of the input signal is reduced according to the rate value. This is the T ij of the backpropagation model equation.
It corresponds to the part of y i . Next, the Σ portion of ΣT ij y i is realized by the OR circuit shown by the dendrite circuit 7. Since the coupling has excitatory and inhibitory properties, it is divided into groups in advance and OR is taken for each group. An output is obtained by inputting these two outputs to the up side and down side of the counter 13 and counting. This output is 2
Since it is a decimal number, the rate multiplier 14 is used again to convert it into a pulse density. A neural network can be realized by making this unit a network.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、前者の
アナログ回路方式には、次のような問題点がある。 信号の強度を電位や電流などのアナログ値で表し、
内部の演算もアナログ的に行わせる場合、温度特性や電
源投入直後のドリフト等により、その値が変化する。 ネットワークであるので、素子の数も多く必要とす
るが、各々の特性を揃えることは困難である。 1つの素子の精度や安定性が問題となったとき、そ
れをネットワークにしたとき、新たな問題を生ずる可能
性があり、ネットワーク全体で見たときの動きが予想で
きない。 結合係数Tijが固定であり、予めシミュレーション
などの他の方法で学習させた値を使うしかなく、自己学
習ができない。
However, the former analog circuit system has the following problems. The signal strength is represented by an analog value such as electric potential or current,
When the internal calculation is also performed in an analog manner, its value changes due to temperature characteristics, drift immediately after power-on, and the like. Since it is a network, a large number of elements are required, but it is difficult to make the respective characteristics uniform. When the accuracy or stability of one element becomes a problem, it may cause a new problem when it is used as a network, and the behavior when viewed in the whole network cannot be predicted. Since the coupling coefficient T ij is fixed and the value learned in advance by another method such as simulation is used, self-learning cannot be performed.

【0015】また、後者のデジタル回路によるネットワ
ーク構成の場合も、現実にはアップダウンカウンタ1
3、レートマルチプライヤ14を用いる等、非常に複雑
で大規模な回路となってしまう。
Also, in the latter case of the network configuration of digital circuits, the up / down counter 1 is actually used.
3. Use of the rate multiplier 14 results in a very complicated and large-scale circuit.

【0016】このように従来技術による場合、アナログ
回路方式では動作に確実性がなく、数値計算による学習
方法も計算が複雑であり、ハードウエア化に適さず、動
作が確実なデジタル方式のものは回路構成が大規模で複
雑である。
As described above, according to the prior art, the analog circuit system is not reliable in operation, and the learning method by numerical calculation is complicated in calculation. The circuit configuration is large and complicated.

【0017】このような欠点を解消するため、ネットワ
ーク内部の演算を動作が確実なデジタル回路構成により
行ない、かつ、ハードウエア化を容易としたシンプルな
信号処理方法ないしは装置が、特願平2−412448
号、特願平3−29342号等として本出願人により提
案されている。さらには、あるニューロンと他のニュー
ロンとの間の結合に対して興奮性と抑制性との2つの結
合係数を同時に持つことにより、ニューロンの柔軟性を
高める提案もなされているが、その場合のより適切な演
算処理については言及されていない。
In order to solve such a drawback, a simple signal processing method or device which performs a calculation inside the network by a digital circuit configuration which ensures reliable operation and facilitates hardware implementation is disclosed in Japanese Patent Application No. 4124848
And Japanese Patent Application No. 3-29342. Further, it has been proposed to increase the flexibility of neurons by simultaneously having two coupling coefficients, excitatory and inhibitory, with respect to the coupling between one neuron and another neuron. No more appropriate arithmetic processing is mentioned.

【0018】[0018]

【課題を解決するための手段】請求項1記載の発明で
は、複数の入力信号に対して各々興奮性結合と抑制性結
合との2つの結合係数の組を保持するメモリと、前記入
力信号と前記各結合係数との論理積を演算する論理積演
算手段と、これらの論理積演算手段による演算結果を同
じ組同士で論理演算を行なう第1論理演算手段と、これ
らの第1論理演算手段による演算結果を興奮性結合グル
ープと抑制性結合グループとに2分して各々のグループ
で論理和を演算する論理和演算手段と、これらの論理和
演算手段の演算結果の論理演算を行ない出力信号を得る
う第2演算手段とを有する信号処理手段を設け、請求項
2記載の発明では、信号処理手段が、メモリに格納され
た各結合係数を可変させる結合係数可変手段を有するも
のとし、さらに、請求項3記載の発明では、複数の信号
処理手段を網状に接続した。
According to a first aspect of the present invention, a memory that holds two sets of coupling coefficients of excitatory coupling and inhibitory coupling for a plurality of input signals, and the input signal. The logical product calculating means for calculating a logical product with each of the coupling coefficients, the first logical calculating means for performing a logical operation on the same result by the logical product calculating means, and the first logical calculating means An OR operation means for dividing an operation result into an excitatory connection group and an inhibitory connection group and performing an OR operation in each group, and a logical operation of the operation results of these OR operation means, and outputting an output signal. A signal processing means having a second calculating means for obtaining is provided, and in the invention according to claim 2, the signal processing means has a coupling coefficient varying means for varying each coupling coefficient stored in the memory. Contract In the invention of claim 3, and connecting a plurality of signal processing means net.

【0019】[0019]

【作用】結合には興奮性結合と抑制性結合とがあるの
で、各入力信号毎に興奮性結合と抑制性結合との結合係
数の組を持つことにより、柔軟性を持たせるが、この
際、第1論理演算手段により各々の結合係数と入力信号
との論理積処理結果を処理して両方の結合を同時に持つ
ことのない結果となるように興奮性結合グループと抑制
性結合グループとに適正にグループ分けし、後はグルー
プ別に論理和演算及びその演算結果について所定の演算
処理を行なうことにより、論理処理のみによる簡単なデ
ジタル回路構成にして適正な出力信号が得られるものと
なる。この際、メモリに格納された各結合係数を結合係
数可変手段により可変させることにより、自己学習機能
を持たせることが可能となり、柔軟性向上及び能力の向
上を図れるものとなる。このような機能を持つ信号処理
手段を網状に接続することにより、柔軟性の高いニュー
ラルネットワークシステムを構築し得るものとなる。
[Function] Since the coupling includes excitatory coupling and inhibitory coupling, flexibility is provided by having a pair of coupling coefficients of excitatory coupling and inhibitory coupling for each input signal. Appropriate for the excitatory coupling group and the inhibitory coupling group so that the logical product processing result of each coupling coefficient and the input signal is processed by the first logical operation means and the result does not have both couplings at the same time. Then, the logical OR operation and the predetermined operation processing of the operation result are performed for each group, so that an appropriate output signal can be obtained with a simple digital circuit configuration only by the logical processing. At this time, by varying each coupling coefficient stored in the memory by the coupling coefficient varying means, a self-learning function can be provided, and flexibility and capability can be improved. By connecting the signal processing means having such a function like a net, a highly flexible neural network system can be constructed.

【0020】[0020]

【実施例】本発明の一実施例を図1ないし図20に基づ
いて説明する。まず、自己学習機能を持つデジタル論理
回路を用いた神経細胞ユニット(ニューロン素子)及び
ニューラルネットワークについて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. First, a nerve cell unit (neuron element) and a neural network using a digital logic circuit having a self-learning function will be described.

【0021】まず、本実施例のニューロン及びニューラ
ルネットワークはデジタル構成によりハードウエア化し
たものであるが、基本的な考え方としては、 神経細胞ユニットに関する入出力信号、中間信号、
結合係数、教師信号などは全て、「0」「1」の2値で
表されたパルス列で表す。 ネットワーク内部での信号の量は、パルス密度で表
す(ある一定時間内の「1」の数)。 神経細胞ユニット内での計算は、パルス列同士の論
理演算で表す。 結合係数のパルス列はメモリ上に置く。 学習は、このパルス列を書換えることで実現する。 学習については、与えられた教師信号パルス列を元
に誤差を計算し、これに基づいて、結合係数パルス列を
変化させる。このとき、誤差の計算、結合係数の変化分
の計算も、全て、「0」「1」のパルス列の論理演算で
行う。 ようにしたものである。
First, the neurons and neural networks of this embodiment are digitalized and implemented as hardware, but the basic idea is to input / output signals, intermediate signals,
The coupling coefficient, the teacher signal, etc. are all represented by a binary pulse train of "0" and "1". The amount of signal inside the network is represented by the pulse density (the number of "1" s within a certain fixed time). The calculation in the nerve cell unit is represented by a logical operation between pulse trains. The pulse train of the coupling coefficient is placed in the memory. Learning is realized by rewriting this pulse train. For learning, the error is calculated based on the given teacher signal pulse train, and the coupling coefficient pulse train is changed based on the error. At this time, the calculation of the error and the change of the coupling coefficient are all performed by the logical operation of the pulse train of "0" and "1". It was done like this.

【0022】以下、この思想について説明する。まず、
デジタル論理回路による信号処理に関し、フォワードプ
ロセスにおける信号処理を説明する。図2は1つの神経
細胞ユニット(神経細胞模倣素子)20に相当する部分
を示し、ニューラルネットワーク全体としては例えば図
3に示すように階層型とされる。入出力は、全て、
「1」「0」に2値化され、かつ、同期化されたものが
用いられる。入力信号yi の値(強度)はパルス密度で
表現し、例えば図4に示すパルス列のようにある一定時
間内にある「1」の状態数で表す。即ち、図4の例は、
4/6を表し、同期パルス6個中に信号は「1」が4
個、「0」が2個である。このとき、「1」と「0」の
並び方は、ランダムであることが望ましい。
The idea will be described below. First,
Regarding signal processing by a digital logic circuit, signal processing in the forward process will be described. FIG. 2 shows a portion corresponding to one nerve cell unit (nerve cell mimicking element) 20, and the neural network as a whole is of a hierarchical type as shown in FIG. Input and output are all
The one that is binarized into “1” and “0” and synchronized is used. The value (intensity) of the input signal y i is represented by a pulse density, and is represented by the number of states of “1” within a certain time as in the pulse train shown in FIG. 4, for example. That is, the example of FIG.
4/6, and the signal "1" is 4 in 6 sync pulses.
There are two "0" s. At this time, it is desirable that the arrangement of "1" and "0" is random.

【0023】一方、各神経細胞ユニット20間の結合の
度合を示す結合係数Tijも同様にパルス密度で表現し、
「0」と「1」とのパルス列として予めメモリ上に用意
しておく。図5の例は、「101010」=3/6を表
す式である。この場合も、「1」と「0」の並び方はラ
ンダムであることが望ましい。
On the other hand, the coupling coefficient T ij indicating the degree of coupling between the nerve cell units 20 is also expressed by pulse density,
The pulse train of "0" and "1" is prepared in advance in the memory. The example of FIG. 5 is an expression representing “101010” = 3/6. Also in this case, it is desirable that the arrangement of "1" and "0" is random.

【0024】そして、この結合係数パルス列を同期クロ
ックに応じてメモリ上より順次読出し、図2に示すよう
に各々ANDゲート21により入力信号パルス列との論
理積をとる(yi ∩ Tij)。これを、神経細胞jへの入
力とする。上例の場合で説明すると、入力信号が「10
1101」として入力されたとき、これと同期してメモ
リ上よりパルス列を呼出し、順次ANDをとることによ
り、図6に示すような「101000」が得られ、これ
は入力yi が結合係数Tijにより変換されパルス密度が
2/6となることを示している。
Then, this coupling coefficient pulse train is sequentially read from the memory in response to the synchronous clock, and as shown in FIG. 2, each AND gate 21 ANDs with the input signal pulse train (y i ∩ T ij ). This is used as an input to the nerve cell j. In the case of the above example, the input signal is “10
When input as "1101", a pulse train is called from the memory in synchronism with this, and "101000" as shown in FIG. 6 is obtained by sequentially performing AND, which means that the input y i is the coupling coefficient T ij. It is shown that the pulse density becomes 2/6 by the conversion.

【0025】ANDゲート21の出力のパルス密度は、
近似的には入力信号のパルス密度と結合係数のパルス密
度との積となり、アナログ方式の結合係数と同様の機能
を有する。これは、信号の列が長いほど、また、「1」
と「0」との並び方がランダムであるほど、数値の積に
近い機能を持つことになる。なお、入力パルス列に比べ
て結合係数のパルス列が短く、読出すべきデータがなく
なったら、再びデータの先頭に戻って読出しを繰返えせ
ばよい。
The pulse density of the output of the AND gate 21 is
It is approximately the product of the pulse density of the input signal and the pulse density of the coupling coefficient, and has the same function as the analog coupling coefficient. This is because the longer the signal train is, the more "1"
The more random the arrangement of "0" and "0", the closer to the product of numerical values it has. When the pulse train of the coupling coefficient is shorter than the input pulse train and there is no data to be read, the head of the data may be returned to and the reading may be repeated.

【0026】1つの神経細胞ユニット20は多入力であ
るので、前述した「入力信号と結合係数とのAND」も
多数あり、次にOR回路22によりこれらの論理和をと
る。入力は同期化されているので、例えば1番目のデー
タが「101000」、2番目のデータが「01000
0」の場合、両者のORをとると、「111000」と
なる。これを多入力(m個)同時に計算し出力とする
と、例えば図7に示すようになる。これは、アナログ計
算における和の計算及び非線形関数(シグモイド関数)
の部分に対応している。
Since one nerve cell unit 20 has multiple inputs, there are also many "ANDs of the input signal and the coupling coefficient" described above, and then the OR circuit 22 takes the logical sum of these. Since the inputs are synchronized, for example, the first data is "101000" and the second data is "01000".
In the case of “0”, the OR of both is “111000”. If multiple inputs (m pieces) are calculated at the same time and they are output, it becomes as shown in FIG. 7, for example. This is the sum calculation and non-linear function (sigmoid function) in analog calculation.
It corresponds to the part of.

【0027】パルス密度が低い場合、そのORをとった
もののパルス密度は、各々のパルス密度の和に近似的に
一致する。パルス密度が高くなるにつれ、OR回路22
の出力は段々飽和してくるので、パルス密度の和とは一
致せず、非線形性が出てくる。ORの場合、パルス密度
は1よりも大きくなることがなく、かつ、0より小さく
なることもなく、さらには、単調増加関数であり、シグ
モイド関数と近似的に同等となる。
When the pulse density is low, the pulse density of its OR is approximately equal to the sum of the pulse densities. As the pulse density increases, the OR circuit 22
Since the output of is gradually saturated, it does not match the sum of pulse densities, and nonlinearity appears. In the case of OR, the pulse density does not become larger than 1 and does not become smaller than 0, and is a monotonically increasing function, which is approximately equivalent to the sigmoid function.

【0028】ところで、結合には興奮性と抑制性がある
が、パルス密度では負を表現できないので、本実施例で
は、まず、各ニューロン間の結合において興奮性結合係
数と抑制性結合係数との両方を同時に持つものとする。
即ち、1つの結合に対して正の結合係数Tij(+) と負の
結合係数Tij(-) との組が同時に存在するものとする。
そして、入力信号と各々の結合係数Tij(+) ,Tij(-)
とのAND出力結果を、その組同士で比較演算して、各
組からの出力を興奮性結合グループと抑制性結合グルー
プとに2分する。具体的には、興奮性結合側からの出力
が「1」で、抑制性結合側の出力が「0」のときには興
奮性結合グループに対する出力を「1」とし抑制性結合
グループに対する出力を「0」とする。また、逆に、興
奮性結合側からの出力が「0」で、抑制性結合側の出力
が「1」のときには興奮性結合グループに対する出力を
「0」とし抑制性結合グループに対する出力を「1」と
する。それ以外の場合には興奮性、抑制性結合の両グル
ープへの出力をともに「0」とする。即ち、仮に興奮性
結合側、抑制性結合側がともに「1」になるようなこと
があってもグループ分けに際しては相殺され、悪影響の
度合いが減少するものとなる。
By the way, although the coupling has excitability and inhibitory property, the pulse density cannot express the negative. Therefore, in this embodiment, first, in the coupling between the neurons, the excitatory coupling coefficient and the inhibitory coupling coefficient are combined. Have both at the same time.
That is, it is assumed that a combination of a positive coupling coefficient T ij (+) and a negative coupling coefficient T ij (−) exists for one coupling at the same time.
Then, the input signal and the respective coupling coefficients T ij (+) and T ij (-)
The AND output result of and is compared between the groups, and the output from each group is divided into an excitatory coupling group and an inhibitory coupling group. Specifically, when the output from the excitatory coupling side is "1" and the output from the inhibitory coupling side is "0", the output to the excitatory coupling group is "1" and the output to the inhibitory coupling group is "0". ". On the contrary, when the output from the excitatory coupling side is “0” and the output from the inhibitory coupling side is “1”, the output to the excitatory coupling group is “0” and the output to the inhibitory coupling group is “1”. ". In other cases, the outputs to both groups of excitatory and inhibitory connections are set to "0". That is, even if both the excitatory coupling side and the inhibitory coupling side become “1”, they are offset in grouping, and the degree of adverse effect is reduced.

【0029】このようにグループ分けした後は、各グル
ープ内でOR演算し、OR演算結果について所定の論理
演算処理を施してそのニューロンの出力信号を決定す
る。例えば、興奮性結合グループのOR結果が「1」で
抑制性結合グループのOR結果が「0」の場合にのみ
「1」を出力し、それ以外の場合には「0」を出力す
る。
After grouping in this way, an OR operation is performed within each group, and a predetermined logical operation process is performed on the OR operation result to determine the output signal of the neuron. For example, "1" is output only when the OR result of the excitatory coupling group is "1" and the OR result of the inhibitory coupling group is "0", and "0" is output otherwise.

【0030】論理式で表現すると、次の(3)〜(5)式で
示される。
When expressed by a logical expression, it is expressed by the following expressions (3) to (5).

【0031】[0031]

【数3】 [Equation 3]

【0032】神経細胞ユニット20のネットワークは、
バックプロパゲーションと同様な階層型(即ち、図3)
とする。そして、ネットワーク全体を同期させておけ
ば、各層とも上述した機能により計算できる。
The network of nerve cell units 20 is
Hierarchical type similar to backpropagation (ie, Figure 3)
And If the entire network is synchronized, each layer can be calculated by the functions described above.

【0033】次に、学習(バックプロパゲーション)に
おける信号演算処理について説明する。基本的には、以
下のa又はbにより誤差信号を求め、次いで、cの方法
により結合係数の値を変化させるようにすればよい。
Next, the signal calculation processing in learning (back propagation) will be described. Basically, the error signal may be obtained by the following a or b, and then the value of the coupling coefficient may be changed by the method of c.

【0034】まず、aとして最終層における誤差信号に
ついて説明する。最終層で各神経細胞ユニットにおける
誤差信号を出力信号と教師信号とにより計算する。ここ
に、そのときの入力に対して望ましい出力を、教師信号
としてパルス列で与える。一般に、誤差を数値で表すと
正、負の両方をとり得るが、パルス密度ではそれを同時
に表現できないので、+成分を表す信号と、−成分を表
す信号との2種類を用いて誤差信号を表現する。即ち、
j番目の神経細胞ユニットの誤差信号は、図9のように
示される。つまり、誤差信号の+成分は教師信号パルス
と出力パルスとの違っている部分(1,0)又は(0,
1)の内、教師信号側に存在するパルス、他方、−成分
は同様に出力側に存在するパルスである。換言すれば、
出力パルスに誤差信号+パルスを付け加え、誤差信号−
パルスを取り除くと、教師パルスとなることになる。即
ち、これらの正負の誤差信号δj(+),δj(-)を論理式で
表現すると、各々(6)(7)式のようになる。このような
誤差信号パルスを元に結合係数を後述するように変化さ
せることになる。
First, the error signal in the final layer will be described as a. In the final layer, the error signal in each nerve cell unit is calculated by the output signal and the teacher signal. Here, a desired output with respect to the input at that time is given by a pulse train as a teacher signal. Generally, if the error is expressed by a numerical value, it can take both positive and negative values, but since it cannot be expressed simultaneously by the pulse density, an error signal can be obtained by using two kinds of signals, one representing a + component and the other representing a − component. Express. That is,
The error signal of the jth nerve cell unit is shown in FIG. In other words, the + component of the error signal is the portion (1, 0) or (0,
Among 1), the pulse existing on the teacher signal side, on the other hand, the-component is the pulse existing on the output side as well. In other words,
Error signal + pulse is added to the output pulse, and error signal −
Removing the pulse will result in a teacher pulse. That is, when these positive and negative error signals δ j (+) and δ j (-) are expressed by logical expressions, the expressions (6) and (7) are obtained. The coupling coefficient is changed based on such an error signal pulse as described later.

【0035】[0035]

【数4】 [Equation 4]

【0036】次に、bとして中間層における誤差信号を
求める方法を説明する。まず、上記の誤差信号を逆伝播
させ、最終層とその1つ前の層との結合係数だけでな
く、さらにその前の層の結合係数も変化する。そのた
め、中間層における各神経細胞ユニットでの誤差信号を
計算する必要がある。中間層のある神経細胞ユニットか
ら、さらに1つ先の層の各神経細胞ユニットへ信号を伝
播させたのとは、丁度逆の要領で1つ先の層の各神経細
胞ユニットにおける誤差信号を集めてきて、自己の誤差
信号とする。このことは、神経細胞ユニット内での前述
した演算式(3)〜(5)や図4〜図8に示した場合と同じ
ような要領で行うことができる。ただし、神経細胞ユニ
ット内での前述した処理と異なるのは、yは1つの信号
であるのに対して、δは正、負を表す信号として2つの
信号を持ち、その両方の信号を考慮する必要があること
である。従って、結合係数Tの正負に応じて2つの場合
に分ける必要がある。
Next, a method of obtaining an error signal in the intermediate layer as b will be described. First, the above-mentioned error signal is back-propagated to change not only the coupling coefficient between the final layer and the layer immediately before it, but also the coupling coefficient of the layer before that. Therefore, it is necessary to calculate the error signal in each nerve cell unit in the middle layer. Signals are propagated from a neuron unit with an intermediate layer to each neuron unit in the next layer, which is exactly the reverse of the procedure of collecting error signals in each neuron unit in the next layer. And use it as its own error signal. This can be performed in the same manner as the above-described arithmetic expressions (3) to (5) and the cases shown in FIGS. 4 to 8 in the nerve cell unit. However, the difference from the above-mentioned processing in the nerve cell unit is that y is one signal, while δ has two signals as a signal showing positive and negative, and both signals are considered. It is necessary. Therefore, it is necessary to divide into two cases depending on whether the coupling coefficient T is positive or negative.

【0037】まず、興奮性結合の場合を説明する。この
場合、中間層のある神経細胞ユニットについて、1つ先
の層(図3における最終層)のj番目の神経細胞ユニッ
トでの誤差信号+と、その神経細胞ユニットと自己(図
3における中間層のある神経細胞ユニット)との結合係
数のANDをとったもの(δj(+) ∩ Tij)を各神経細
胞ユニットについて求め、さらに、これら同士のORを
とる{∪(δj(+) ∩Tij)}。これを自己の神経細胞
ユニットの誤差信号+とする。即ち、図10に示すよう
になる。
First, the case of excitatory coupling will be described. In this case, for a nerve cell unit having an intermediate layer, the error signal + at the jth nerve cell unit of the layer immediately before (the last layer in FIG. 3), the nerve cell unit and self (intermediate layer in FIG. 3) For each nerve cell unit, an AND (δ j (+) ∩ T ij ) of the coupling coefficient with a certain nerve cell unit) is obtained, and the OR between them is taken {∪ (δ j (+) ∩ T ij )}. This is defined as the error signal + of its own nerve cell unit. That is, it becomes as shown in FIG.

【0038】同様に、1つ先の層の神経細胞ユニットで
の誤差信号−と結合係数とのANDをとり、さらにこれ
ら同士のORをとることにより、自己の神経細胞ユニッ
トの誤差信号−とする。即ち、図11に示すようにな
る。
Similarly, the error signal of the nerve cell unit of the previous layer is ANDed with the coupling coefficient, and the difference between them is ORed to obtain the error signal of its own nerve cell unit. .. That is, it becomes as shown in FIG.

【0039】次に、抑制性結合の場合を説明する。この
場合、1つ先の層の神経細胞ユニットでの誤差信号−と
その神経細胞ユニットと自己との結合係数のANDをと
り、さらにこれら同士のORをとる。これを、自己の神
経細胞ユニットの誤差信号+とする。即ち、図12に示
すようになる。
Next, the case of inhibitory binding will be described. In this case, the AND of the error signal in the nerve cell unit of the layer one layer ahead and the coupling coefficient of the nerve cell unit and the self is taken, and further the OR between them is taken. This is defined as the error signal + of its own nerve cell unit. That is, it becomes as shown in FIG.

【0040】また、1つ先の誤差信号+と結合係数との
ANDをとり、さらにこれら同士のORをとることによ
り、同様に、自己の神経細胞ユニットの誤差信号−とす
る。即ち、図13に示すようになる。
Further, by ANDing the preceding error signal + and the coupling coefficient and further ORing them, the error signal − of its own nerve cell unit is similarly obtained. That is, it becomes as shown in FIG.

【0041】さらに、この神経細胞ユニットの、興奮性
結合の誤差信号+と抑制性結合の誤差信号+とのORを
とり、これをこのユニットの誤差信号δi(+)とする。同
様に、興奮性結合の誤差信号−と抑制性結合の誤差信号
−とのORをとり、これをこのユニットの誤差信号δ
i(-)とする。
Further, the error signal + of the excitatory connection and the error signal + of the inhibitory connection of this nerve cell unit are ORed, and this is taken as the error signal δ i (+) of this unit. Similarly, the error signal of the excitatory coupling and the error signal of the inhibitory coupling are ORed, and this is calculated as the error signal δ of this unit.
i (-)

【0042】以上をまとめると、(8)式に示すようにな
る。
The above is summarized as shown in equation (8).

【0043】[0043]

【数5】 [Equation 5]

【0044】さらに、学習のレート(学習定数)に相当
する機能を設けてもよい。数値計算でレートが1以下の
とき、さらに学習能力が高まる。これはパルス列の演算
ではパルス列を間引くことによって実現できる。本実施
例では、カウンタ的な考え方をし、図14、図15に示
すようなものとした。例えば、学習レートη=0.5で
は元の信号のパルス列を1つ置きに間引くが、元の信号
のパルスが等間隔でなくても、元のパルス列に対して間
引くことができる。図14,図15中、η=0.5の場
合はパルスを1つ置きに間引き、η=0.33の場合は
パルスを2つ置きに残し、η=0.67の場合はパルス
を2つ置きに1回間引くことを示す。
Further, a function corresponding to the learning rate (learning constant) may be provided. When the rate is 1 or less in the numerical calculation, the learning ability is further enhanced. This can be realized by thinning out the pulse train in the pulse train calculation. In the present embodiment, a counter-like idea is adopted and the one shown in FIGS. 14 and 15 is adopted. For example, at the learning rate η = 0.5, every other pulse train of the original signal is thinned out, but even if the pulses of the original signal are not evenly spaced, it is possible to thin out the original pulse train. In FIGS. 14 and 15, when η = 0.5, every other pulse is thinned out, when η = 0.33, every two pulses are left, and when η = 0.67, two pulses are left. Indicates that every other thinning is performed once.

【0045】このようにして、誤差信号を間引くことに
より学習レートの機能を持たせる。このような誤差信号
の間引きは、通常市販されているカウンタの出力を論理
演算することやフリップフロップを用いることにより容
易に実現できる。特に、カウンタを用いた場合、学習定
数ηの値を任意、かつ、容易に設定できるので、ネット
ワークの特性を制御することも可能となる。
Thus, the learning rate function is provided by thinning out the error signal. Such thinning out of the error signal can be easily realized by logically operating the output of a counter commercially available or using a flip-flop. In particular, when a counter is used, the value of the learning constant η can be set arbitrarily and easily, so that the characteristics of the network can be controlled.

【0046】さらに、cとして、このような誤差信号に
より各結合係数を変化させる方法について説明する。変
化させたい結合係数が属しているライン(図3参照)に
対応する、1つ前の神経細胞ユニットからの出力yi
自己の神経細胞ユニットの誤差信号δj(+)又はδj(-)
のANDをとる(δj∩yi)(図16,図17参照)。
このようにして得られた2つの信号を各々ΔTij(+)
ΔTij(-)とする。
Further, as c, a method of changing each coupling coefficient by such an error signal will be described. The output y i from the immediately preceding neuron unit and the error signal δ j (+) or δ j ( -of the own neuron unit corresponding to the line to which the coupling coefficient to be changed belongs (see FIG. 3) ) And (δ j ∩ y i ) (see FIGS. 16 and 17).
The two signals thus obtained are respectively expressed by ΔT ij (+) ,
Let ΔT ij (-) .

【0047】そして、今度はこのΔTijを元に新しいT
ijを求めるが、このTijは絶対値成分であるので、元の
ijが興奮性か抑制性かで場合分けする。興奮性の場
合、元のTijに対してΔTij(+)の成分を増やし、ΔT
ij(-)の成分を減らす。即ち、図18に示すようにな
る。逆に、抑制性の場合は元のTijに対しΔTij(+)
成分を減らし、ΔTij(-)の成分を増やす。即ち、図1
9に示すようになる。
Then, based on this ΔT ij , a new T
ij is obtained. Since this T ij is an absolute value component, it is classified depending on whether the original T ij is excitatory or inhibitory. In the case of excitability, the component of ΔT ij (+) is increased with respect to the original T ij , and ΔT
Reduce the components of ij (-) . That is, it becomes as shown in FIG. On the contrary, in the case of the suppressive property, the component of ΔT ij (+) is reduced and the component of ΔT ij (−) is increased with respect to the original T ij . That is, FIG.
It becomes as shown in 9.

【0048】以上をまとめると、(9)式のようになる。The above can be summarized as in equation (9).

【0049】[0049]

【数6】 [Equation 6]

【0050】以上の学習則に基づいてネットワークの計
算をする。
The network is calculated based on the above learning rule.

【0051】次に、以上のアルゴリズムに基づく実際の
回路構成を説明する。図1及び図20にその回路構成例
を示すが、ネットワーク全体の構成は図3と同様であ
る。図1は図3中のライン(結線)に相当する部分の回
路を示し、図20は図3中の丸(各神経細胞ユニット2
0)に相当する部分の回路を示す。これらの図1及び図
20構成の回路を図3のようにネットワークにすること
により、自己学習可能なデジタル式のニューラルネット
ワークが実現できる。
Next, an actual circuit configuration based on the above algorithm will be described. 1 and 20 show examples of the circuit configuration, the configuration of the entire network is the same as that in FIG. FIG. 1 shows a circuit of a portion corresponding to a line (connection) in FIG. 3, and FIG. 20 shows a circle (each nerve cell unit 2 in FIG. 3).
The circuit of the part corresponding to 0) is shown. A digital neural network capable of self-learning can be realized by forming the circuits having the configurations of FIGS. 1 and 20 into a network as shown in FIG.

【0052】まず、図1から説明する。図中、25は神
経細胞ユニットへの入力信号であり、図4に相当する。
図5に示したような結合係数の値は個別に1組ずつのメ
モリ、具体的にはシストレジスタ26a,26bに格納
しておく。これらのシフトレジスタ26a,26bは、
通常のシフトレジスタと同様の機能を持つものであれば
よく、例えば、RAMとアドレスコントローラとの組合
せによるもの等であってもよい。ここに、一方のシフト
レジスタ26aは興奮性結合係数を記憶し、他方のシフ
トレジスタ26bは抑制性結合係数を記憶したものであ
る。これらのシフトレジスタ26a,26bから順次読
出された内容は入力信号25とともに各々論理積演算手
段となるANDゲート27a,27bに入力されて論理
積がとられる。このような論理積結果は、結合が興奮性
のものと抑制性のものとがあるが、各々第1論理演算手
段となる片側インバータ付きのANDゲート28a,2
8bにより演算処理され、興奮性結合グループへの出力
29と抑制性結合グループへの出力30とにグループ分
けされる。即ち、ANDゲート28aにおいては興奮性
側のANDゲート27a出力から抑制性側のANDゲー
ト27b出力の影響を取り除く処理をして興奮性結合グ
ループに対する出力29を得るものであり、同様に、A
NDゲート28bにおいては抑制性側のANDゲート2
7b出力から興奮性側のANDゲート27a出力の影響
を取り除く処理をして抑制性結合グループに対する出力
30を得るものである。
First, FIG. 1 will be described. In the figure, 25 is an input signal to the nerve cell unit and corresponds to FIG.
The value of the coupling coefficient as shown in FIG. 5 is individually stored in each set of memories, specifically, in the shift registers 26a and 26b. These shift registers 26a and 26b are
The shift register may have a function similar to that of a normal shift register, and may be, for example, a combination of a RAM and an address controller. Here, one shift register 26a stores the excitatory coupling coefficient, and the other shift register 26b stores the inhibitory coupling coefficient. The contents sequentially read from these shift registers 26a and 26b are input together with the input signal 25 to AND gates 27a and 27b, which serve as a logical product calculating means, and logical products are taken. Such logical product results include those of excitatory type and inhibitory type of coupling, and the AND gates 28a, 2a with one-sided inverters respectively serving as first logical operation means.
8b is processed and grouped into an output 29 to the excitatory coupling group and an output 30 to the inhibitory coupling group. That is, in the AND gate 28a, the output 29 for the excitatory coupling group is obtained by removing the influence of the output of the AND gate 27b on the inhibitory side from the output of the AND gate 27a on the excitatory side.
In the ND gate 28b, the AND gate 2 on the inhibitory side
The output of the AND gate 27a on the excitatory side is removed from the 7b output to obtain the output 30 for the inhibitory coupling group.

【0053】また、図20に示すように各入力処理(図
7に相当)をする複数のORゲート構成で論理和演算手
段となるゲート回路33a,33bが設けられている。
さらに、同図に示すように図8に示した興奮性結合グル
ープが「1」で、抑制性結合グループが「0」のときに
のみ出力「1」を出し、それ以外の場合には出力「0」
を出すANDゲート34aとインバータ34bとによる
第2論理演算手段としてのゲート回路34が設けられて
いる。
Further, as shown in FIG. 20, gate circuits 33a and 33b are provided as OR operation means in a plurality of OR gate configurations for performing respective input processes (corresponding to FIG. 7).
Further, as shown in FIG. 8, the output "1" is output only when the excitatory coupling group shown in FIG. 8 is "1" and the inhibitory coupling group is "0". 0 ”
There is provided a gate circuit 34 as a second logical operation means by an AND gate 34a for outputting and an inverter 34b.

【0054】次に、誤差信号について説明する。図20
に示す回路には誤差信号35,36が入力される。これ
らの誤差信号35,36は複数のORゲート構成のゲー
ト回路37で各々集められた後((8)式の処理)、学習
レートに相当する処理(図14及び図15の処理)を分
周回路38で受けて、1つ前の層に対する誤差信号3
9,40として出力される。ここに、中間層における誤
差信号を計算するため図10〜図13に示したような処
理は、図1中に示すANDゲート、ORゲート構成のゲ
ート回路41により行われ、+,−に応じて、1つ前の
層の神経細胞ユニットへ出力するための誤差信号42,
43が得られる。
Next, the error signal will be described. Figure 20
Error signals 35 and 36 are input to the circuit shown in FIG. These error signals 35 and 36 are collected by a gate circuit 37 having a plurality of OR gates (processing of equation (8)), and then the processing corresponding to the learning rate (processing of FIGS. 14 and 15) is divided. The error signal 3 received by the circuit 38 for the previous layer
It is output as 9,40. Here, the processing as shown in FIGS. 10 to 13 for calculating the error signal in the intermediate layer is performed by the gate circuit 41 having the AND gate and OR gate configuration shown in FIG. Error signal 42 for output to the neuron unit of the previous layer,
43 is obtained.

【0055】さらに、本実施例では、各入力25毎に1
組のシフトレジスタ26a,26bを持つため、自己学
習機能による結合係数の書換えも各々のシフトレジスタ
26a,26bについて行われる。このため、図1中に
示すように+,−の誤差信号39,40を用いて、新た
な結合係数を計算するための図10〜図13及び(8)式
の処理を行うANDゲート、インバータ、ORゲート構
成の結合係数可変回路45が設けられ、各シフトレジス
タ26a,26bのデータ入口側に接続されている。こ
の方式によれば、神経細胞ユニットの結合が、興奮性か
抑制性かに限定されないため、ネットワークが柔軟性を
持ち、実際の応用において汎用性を持つことになる。
Further, in this embodiment, 1 is set for each input 25.
Since the pair of shift registers 26a and 26b is provided, the coupling coefficient is rewritten by the self-learning function for each shift register 26a and 26b. Therefore, as shown in FIG. 1, by using the + and − error signals 39 and 40, AND gates and inverters for performing the processes of FIGS. 10 to 13 and the formula (8) for calculating a new coupling coefficient. , OR gate configuration coupling coefficient variable circuit 45 is provided and connected to the data inlet side of each shift register 26a, 26b. According to this method, the connection of the nerve cell units is not limited to excitatory or inhibitory, so that the network has flexibility and has versatility in actual applications.

【0056】なお、本発明を構成する上では、上記の構
成例に限らず、同等の機能を有するものであればよく、
さらには、全てをハードウエア構成することなく、その
一部又は全部をソフトウエアで実現するようにしてもよ
い。
It should be noted that the present invention is not limited to the above-described configuration example as long as it has equivalent functions.
Further, some or all of them may be realized by software without configuring all by hardware.

【0057】[0057]

【発明の効果】本発明は、上述したように構成したの
で、請求項1記載の発明によれば、結合には興奮性結合
と抑制性結合とがあるので、各入力信号毎に興奮性結合
と抑制性結合との結合係数の組を持つことにより、各ニ
ューロン間の結合が、興奮性か抑制性かに限定されない
ため、ネットワークが柔軟性を持ち、実際の応用におい
て汎用性を持たせることができ、この際、第1論理演算
手段により各々の結合係数と入力信号との論理積処理結
果を処理して両方の結合を同時に持つことのない結果と
なるように興奮性結合グループと抑制性結合グループと
に適正にグループ分けし、後はグループ別に論理和演算
及びその演算結果について所定の演算処理を行なうの
で、論理処理のみによる簡単なデジタル回路構成にして
適正な出力信号を得ることができ、また、請求項2記載
の発明によれば、メモリに格納された各結合係数を結合
係数可変手段により可変させ得るようにしたので、自己
学習機能を持たせることが可能となり、より一層の柔軟
性向上及び能力の向上を図れるものとなり、請求項3記
載の発明によれば、このような機能を持つ信号処理手段
を網状に接続することにより、柔軟性の高いニューラル
ネットワークシステムを構築できるものとなる。
Since the present invention is configured as described above, according to the invention described in claim 1, since there are excitatory coupling and inhibitory coupling in the coupling, excitatory coupling is performed for each input signal. By having a pair of coupling coefficients of and inhibitory coupling, the connection between each neuron is not limited to excitatory or inhibitory, so that the network has flexibility and has versatility in actual applications. At this time, the first logical operation means processes the logical product processing result of each coupling coefficient and the input signal to obtain a result in which both couplings are not held at the same time. Properly classify the group into a combined group, and then perform OR operation and predetermined operation processing on the operation result for each group, so that an appropriate output signal can be obtained by a simple digital circuit configuration only by logical operation. According to the invention described in claim 2, since each coupling coefficient stored in the memory can be varied by the coupling coefficient varying means, it becomes possible to provide a self-learning function. According to the invention of claim 3, the signal processing means having such a function is connected like a net to construct a highly flexible neural network system. It will be possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の要部を示すロジック回路図
である。
FIG. 1 is a logic circuit diagram showing a main part of an embodiment of the present invention.

【図2】基本的な信号処理を行なうための論理回路図で
ある。
FIG. 2 is a logic circuit diagram for performing basic signal processing.

【図3】ネットワーク構成例を示す模式図である。FIG. 3 is a schematic diagram showing a network configuration example.

【図4】論理演算例を示すタイミングチャートである。FIG. 4 is a timing chart showing an example of logical operation.

【図5】論理演算例を示すタイミングチャートである。FIG. 5 is a timing chart showing an example of logical operation.

【図6】論理演算例を示すタイミングチャートである。FIG. 6 is a timing chart showing an example of logical operation.

【図7】論理演算例を示すタイミングチャートである。FIG. 7 is a timing chart showing an example of logical operation.

【図8】論理演算例を示すタイミングチャートである。FIG. 8 is a timing chart showing an example of logical operation.

【図9】論理演算例を示すタイミングチャートである。FIG. 9 is a timing chart showing an example of logical operation.

【図10】論理演算例を示すタイミングチャートであ
る。
FIG. 10 is a timing chart showing an example of logical operation.

【図11】論理演算例を示すタイミングチャートであ
る。
FIG. 11 is a timing chart showing an example of logical operation.

【図12】論理演算例を示すタイミングチャートであ
る。
FIG. 12 is a timing chart showing an example of logical operation.

【図13】論理演算例を示すタイミングチャートであ
る。
FIG. 13 is a timing chart showing an example of logical operation.

【図14】論理演算例を示すタイミングチャートであ
る。
FIG. 14 is a timing chart showing an example of logical operation.

【図15】論理演算例を示すタイミングチャートであ
る。
FIG. 15 is a timing chart showing an example of logical operation.

【図16】論理演算例を示すタイミングチャートであ
る。
FIG. 16 is a timing chart showing an example of logical operation.

【図17】論理演算例を示すタイミングチャートであ
る。
FIG. 17 is a timing chart showing an example of logical operation.

【図18】論理演算例を示すタイミングチャートであ
る。
FIG. 18 is a timing chart showing an example of logical operation.

【図19】論理演算例を示すタイミングチャートであ
る。
FIG. 19 is a timing chart showing an example of logical operation.

【図20】各部の構成例を示す論理回路図である。FIG. 20 is a logic circuit diagram showing a configuration example of each unit.

【図21】従来例を示す1つのユニット構成を示す概念
図である。
FIG. 21 is a conceptual diagram showing one unit configuration showing a conventional example.

【図22】そのニューラルネットワーク構成の概念図で
ある。
FIG. 22 is a conceptual diagram of the neural network configuration.

【図23】シグモイド関数を示すグラフである。FIG. 23 is a graph showing a sigmoid function.

【図24】1つのユニットの具体的構成を示す回路図で
ある。
FIG. 24 is a circuit diagram showing a specific configuration of one unit.

【図25】デジタル構成例を示すブロック図である。FIG. 25 is a block diagram illustrating a digital configuration example.

【図26】その一部の回路図である。FIG. 26 is a circuit diagram of a part thereof.

【図27】異なる一部の回路図である。FIG. 27 is a different partial circuit diagram.

【符号の説明】[Explanation of symbols]

20 信号処理手段 26a,26b メモリ 27a,27b 論理積演算手段 28a,28b 第1論理演算手段 33a,33b 論理和演算手段 34 第2論理演算手段 45 結合係数可変手段 20 signal processing means 26a, 26b memories 27a, 27b logical product calculating means 28a, 28b first logical calculating means 33a, 33b logical sum calculating means 34 second logical calculating means 45 coupling coefficient varying means

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本村 修二 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shuji Motomura 1-3-6 Nakamagome, Ota-ku, Tokyo Within Ricoh Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の入力信号に対して各々興奮性結合
と抑制性結合との2つの結合係数の組を保持するメモリ
と、前記入力信号と前記各結合係数との論理積を演算す
る論理積演算手段と、これらの論理積演算手段による演
算結果を同じ組同士で論理演算を行なう第1論理演算手
段と、これらの第1論理演算手段による演算結果を興奮
性結合グループと抑制性結合グループとに2分して各々
のグループで論理和を演算する論理和演算手段と、これ
らの論理和演算手段の演算結果の論理演算を行ない出力
信号を得る第2演算手段とを有する信号処理手段を設け
たことを特徴とする信号処理装置。
1. A memory for holding a set of two coupling coefficients of excitatory coupling and inhibitory coupling for a plurality of input signals, and a logic for calculating a logical product of the input signal and each coupling coefficient. The product operation means, the first logic operation means for performing the logic operation of the operation results by these logic product operation means in the same group, and the operation results by these first logic operation means are the excitatory coupling group and the inhibitory coupling group. Signal processing means having a logical sum operation means for performing a logical sum operation in each group and a second operation means for performing an logical operation of the operation result of these logical sum operation means and obtaining an output signal. A signal processing device provided.
【請求項2】 信号処理手段が、メモリに格納された各
結合係数を可変させる結合係数可変手段を有することを
特徴とする請求項1記載の信号処理装置。
2. The signal processing device according to claim 1, wherein the signal processing means has a coupling coefficient varying means for varying each coupling coefficient stored in the memory.
【請求項3】 複数の信号処理手段を網状に接続したこ
とを特徴とする請求項1又は2記載の信号処理装置。
3. The signal processing device according to claim 1, wherein a plurality of signal processing means are connected in a mesh.
JP3266628A 1991-10-16 1991-10-16 Signal processor Pending JPH05108594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3266628A JPH05108594A (en) 1991-10-16 1991-10-16 Signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3266628A JPH05108594A (en) 1991-10-16 1991-10-16 Signal processor

Publications (1)

Publication Number Publication Date
JPH05108594A true JPH05108594A (en) 1993-04-30

Family

ID=17433467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3266628A Pending JPH05108594A (en) 1991-10-16 1991-10-16 Signal processor

Country Status (1)

Country Link
JP (1) JPH05108594A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418333B2 (en) 2013-06-10 2016-08-16 Samsung Electronics Co., Ltd. Synapse array, pulse shaper circuit and neuromorphic system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418333B2 (en) 2013-06-10 2016-08-16 Samsung Electronics Co., Ltd. Synapse array, pulse shaper circuit and neuromorphic system

Similar Documents

Publication Publication Date Title
JPH07111090A (en) Signal processor
US5485548A (en) Signal processing apparatus using a hierarchical neural network
JPH05165987A (en) Signal processor
JPH05108594A (en) Signal processor
JPH05108598A (en) Signal processor
JPH05108597A (en) Signal processor
JP2612640B2 (en) Signal processing circuit, signal processing network, signal processing device, and signal processing method
JPH05108599A (en) Signal processor
JPH05135001A (en) Signal processor
JP3256553B2 (en) Learning method of signal processing device
JPH05307624A (en) Signal processor
JP3338713B2 (en) Signal processing device
JPH05165989A (en) Signal processor
JP2549454B2 (en) Neuron mimetic network and neuron mimicking unit
JPH056356A (en) Method and device for processing signal
JPH04229361A (en) Learning method for neural network and signal processor using the same
JPH05290014A (en) Signal processor
JPH05120254A (en) Signal processor
JPH056351A (en) Signal processor
JP3255425B2 (en) Signal processing method
JP3130913B2 (en) Signal processing device
JPH05216859A (en) Signal processor
JP2517662B2 (en) Chain controller
JPH04235663A (en) Method and device for signal processing
JPH05210650A (en) Signal processor