JPH05103260A - Video signal synthesizer - Google Patents

Video signal synthesizer

Info

Publication number
JPH05103260A
JPH05103260A JP28388591A JP28388591A JPH05103260A JP H05103260 A JPH05103260 A JP H05103260A JP 28388591 A JP28388591 A JP 28388591A JP 28388591 A JP28388591 A JP 28388591A JP H05103260 A JPH05103260 A JP H05103260A
Authority
JP
Japan
Prior art keywords
video signal
input
synthesizing
image memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28388591A
Other languages
Japanese (ja)
Inventor
Masanori Imada
匡則 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28388591A priority Critical patent/JPH05103260A/en
Publication of JPH05103260A publication Critical patent/JPH05103260A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To successively attain a picture synthesis by synchronizing the video signal of one arbitrary system of the plural video systems with the other video signal. CONSTITUTION:An input signal respectively supplied from a video input terminal 11 and a synchronizing input terminal 12 is transmitted through a synchronizing separator circuit 13 to a scan frequency measuring and judging circuit 14. An output signal from the circuit 14 is transmitted to an MPU 15, and a picture memory controller 18 is controlled by the MPU 15 by a control signal for setting the writing capacity of the input video signal so that the data writing area of a picture memory 20 can be set. The picture memory controller 18 reads out the data from the picture memory 20 synchronously with a reading clock in the system of the input video signal, and the output video signal obtained by synthesizing the input video signal with the other video signal by a synthesizing circuit 25 is outputted from a video output terminal 26.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば複数の映像信号
方式の任意の一つの方式の映像信号に対してを他の画像
情報に基づく映像信号を自動的に変換して合成する映像
信号合成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal synthesis for automatically converting a video signal of any one of a plurality of video signal systems into a video signal based on other image information and synthesizing the video signal. It relates to the device.

【0002】[0002]

【従来の技術】現在、映像信号を表示するテレビジョン
受像機やモニタは、現行の放送方式に基づきNTSC、
PAL、SECAM方式やいわゆるクリアビジョン、ハ
イビジョン等のようにそれぞれ異なるスキャン周波数で
動作して映像表示している。また、最近、現行の放送方
式と異なるコンピュータ用のモニタ上に表示させたコン
ピュータ映像を放送に利用するためスキャン周波数を変
換して用いることが多くなっている。
2. Description of the Related Art Currently, television receivers and monitors for displaying video signals are based on the current broadcasting system, NTSC,
PAL, SECAM, so-called clear vision, high-definition, etc. operate at different scan frequencies to display images. Further, recently, in order to use a computer image displayed on a monitor for a computer, which is different from the current broadcasting system, for broadcasting, the scan frequency is often converted and used.

【0003】一般的に、画面合成する場合に用いるスイ
ッチャーは、スキャン周波数が共に同一のスキャン周波
数の映像信号同士の画面合成を行っている。ここで、上
記テレビジョン受像機やモニタは、複数のスキャン周波
数に応じて表示させるようなマルチスキャンタイプのも
のが比較的容易に実現でき、各種の方式の入力映像信号
を一つのモニタで表示するモニタも作られている。しか
し、互いに異なる方式間の映像信号合成する映像信号合
成装置は、いわゆるライン補間等の処理が必要となるた
め、回路構成が複雑化する。
In general, a switcher used for screen synthesizing performs screen synthesizing of video signals having the same scan frequency. Here, the above-mentioned television receiver or monitor can be relatively easily realized as a multi-scan type that is displayed according to a plurality of scan frequencies, and various types of input video signals are displayed on one monitor. A monitor is also made. However, a video signal synthesizing device for synthesizing video signals between different systems requires a process such as so-called line interpolation, which complicates the circuit configuration.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記映像信
号合成装置において、各方式毎の走査線数が異なる場合
に、ライン補間等の処理が各方式に対して必要になる。
すなわち、走査線を増減させて所望の走査線本数に対応
させて補間操作したり、また、インタレース/ノンイン
タレースの方式に合わせて演算を行う等の処理が必要に
なるため装置自体の構成が複雑化してしまう。このこと
により、上記映像信号合成装置は、非常に高価なものに
なってしまう。また、映像信号合成装置は、予め設定し
た方式間の変換を行う映像信号の合成にしか対応できな
い。
In the above video signal synthesizing apparatus, when the number of scanning lines for each method is different, processing such as line interpolation is required for each method.
That is, the number of scanning lines is increased / decreased to perform an interpolation operation corresponding to a desired number of scanning lines, and a process such as calculation according to an interlaced / non-interlaced method is required. Becomes complicated. As a result, the video signal synthesizing apparatus becomes very expensive. Further, the video signal synthesizing apparatus can only deal with synthesizing the video signals for performing conversion between preset methods.

【0005】そこで、本発明は上述の実情に鑑み、簡単
な構成で、入力される複数の方式の任意の一つの方式の
映像信号に他の画像情報に基づく映像信号を自動的に対
応させて容易に画面合成できるような映像信号合成装置
の提供を目的とするものである。
In view of the above-mentioned circumstances, the present invention has a simple structure to automatically associate a video signal of any one of a plurality of input systems with a video signal based on other image information. It is an object of the present invention to provide a video signal synthesizing device that enables easy screen synthesis.

【0006】[0006]

【課題を解決するための手段】本発明に係る映像信号合
成装置は、複数の映像信号方式の任意の一つの方式の映
像信号に対して他の画像情報に基づく映像信号を合成し
て出力する映像信号合成装置であって、上記入力映像信
号のスキャン周波数を測定するスキャン周波数測定手段
と、上記他の画像情報が書き込まれる画像メモリと、上
記スキャン周波数測定手段からのデータに基づき上記画
像メモリ内の画像情報書込領域の容量を設定する書込容
量設定手段と、上記書込容量設定手段の設定値に応じて
上記画像メモリ内に設定された書込領域に対して上記画
像情報を書き込み/読み出し制御する画像メモリ制御手
段と、上記画像メモリからの出力映像信号と上記入力映
像信号とを合成する映像合成手段とを有することによ
り、上述した課題を解決する。
A video signal synthesizing apparatus according to the present invention synthesizes a video signal of any one of a plurality of video signal systems with a video signal based on other image information and outputs it. A video signal synthesizing apparatus, comprising: a scan frequency measuring means for measuring a scan frequency of the input video signal; an image memory in which the other image information is written; and an image memory in the image memory based on data from the scan frequency measuring means. Writing capacity setting means for setting the capacity of the image information writing area, and writing / writing the image information to / from the writing area set in the image memory according to the set value of the writing capacity setting means. By having an image memory control means for controlling reading and an image synthesizing means for synthesizing an output video signal from the image memory and the input video signal, the above-mentioned problems can be solved. It is decided.

【0007】[0007]

【作用】本発明に係る映像信号合成装置は、入力される
映像信号の画像情報であるスキャン周波数を測定して、
上記入力映像信号の画像情報に基づいて他の映像信号を
画像メモリを用いて変換して入力映像信号と合成出力す
る。
The video signal synthesizing apparatus according to the present invention measures the scan frequency, which is the image information of the input video signal,
Based on the image information of the input video signal, another video signal is converted using an image memory and combined with the input video signal and output.

【0008】[0008]

【実施例】本発明に係る映像信号合成装置における一実
施例について図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a video signal synthesizing apparatus according to the present invention will be described with reference to the drawings.

【0009】本発明の映像信号合成装置について図1に
示す概略的な回路構成を参照しながら説明する。図1に
示す映像信号合成装置のそれぞれ映像入力端子11と同
期入力端子12に供給される入力映像信号と入力同期信
号には、各種の映像信号方式の任意の一つの方式の映像
信号と同期信号が供給されている。上記入力映像信号
は、後述する合成回路23に供給されると共に、同期分
離回路13に供給する。また、上記入力同期信号は、上
記同期分離回路13に供給すると共に出力端子27を介
して出力同期信号として出力される。
The video signal synthesizing apparatus of the present invention will be described with reference to the schematic circuit configuration shown in FIG. The input video signal and the input sync signal supplied to the video input terminal 11 and the sync input terminal 12 of the video signal synthesizer shown in FIG. 1 include a video signal and a sync signal of any one of various video signal systems. Is being supplied. The input video signal is supplied to the synthesizing circuit 23, which will be described later, and also to the sync separation circuit 13. The input sync signal is supplied to the sync separation circuit 13 and is output as an output sync signal via the output terminal 27.

【0010】ここで、上記入力映像信号を同期分離回路
13に送るのは、上記入力端子12から供給される入力
同期信号がない場合、入力映像信号から同期信号を分離
するため等に用いている。このようにして、同期分離回
路13は、水平同期信号Hと垂直同期信号Vを分離して
スキャン周波数測定手段であるスキャン周波数測定及び
判別回路14に供給する。
Here, the input video signal is sent to the sync separation circuit 13 for separating the sync signal from the input video signal when there is no input sync signal supplied from the input terminal 12. .. In this way, the sync separation circuit 13 separates the horizontal sync signal H and the vertical sync signal V and supplies them to the scan frequency measuring and discriminating circuit 14, which is the scan frequency measuring means.

【0011】上記スキャン周波数測定及び判別回路14
は、上記入力映像信号の方式(特に該方式で規定されて
いる走査線数)を検出するために、スキャン周波数を測
定する。このスキャン周波数は、水平方向及び垂直方向
の周波数(fH ,fV )である。また、上記入力映像信
号が、インタレース走査かノンインタレース走査かの判
別もこの回路で行っている。このスキャン周波数測定及
び判別回路14は、後述するMPU15の制御に応じて
動作している。このスキャン周波数測定及び判別回路1
4で測定・判別された信号は、MPU15に送出する。
The scan frequency measuring and discriminating circuit 14
Measures the scan frequency in order to detect the system of the input video signal (in particular, the number of scanning lines defined in the system). The scan frequency is a horizontal frequency and a vertical frequency (f H , f V ). The circuit also determines whether the input video signal is interlaced scanning or non-interlaced scanning. The scan frequency measuring and discriminating circuit 14 operates under the control of the MPU 15 described later. This scan frequency measurement and discrimination circuit 1
The signal measured and discriminated in 4 is sent to the MPU 15.

【0012】上記MPU15は、上記スキャン周波数測
定及び判別回路14からのデータに基づき他の画像情報
が書き込まれる画像メモリ20内の画像情報書込領域の
容量を設定する書込容量設定手段である。換言すると、
このMPU15は、入力映像信号の方式に応じた例えば
走査線数が何本になるか設定している。また、このMP
U15は、シリアル入力/出力インターフェース(以下
SIOと略す)17の入出力を制御している。上記SI
O17は、位置指定を行うタブレット16を接続してい
る。また、上記MPU15は、このタブレット16から
送られる指定位置が画像メモリ上のどのアドレスになる
か等の情報も演算して画像メモリコントローラ18及び
プリスケーラ24に供給する。このアドレス演算に、上
記検出された走査線数が用いられる。
The MPU 15 is a writing capacity setting means for setting the capacity of the image information writing area in the image memory 20 in which other image information is written based on the data from the scan frequency measuring and discriminating circuit 14. In other words,
The MPU 15 sets the number of scanning lines, for example, according to the system of the input video signal. Also, this MP
The U 15 controls input / output of a serial input / output interface (hereinafter abbreviated as SIO) 17. SI above
O17 is connected to the tablet 16 for specifying the position. The MPU 15 also calculates information such as which address on the image memory the designated position sent from the tablet 16 is, and supplies it to the image memory controller 18 and the prescaler 24. The detected number of scanning lines is used for this address calculation.

【0013】上記画像メモリコントローラ18は、上記
画像メモリ20内に設定された書込領域に対して上記画
像情報を書き込み/読み出し制御する画像メモリ制御手
段である。この画像メモリコントローラ18は、上記M
PU15からの制御信号に応じて必要な走査線分だけ画
像メモリ20のメモリ量を可変設定して確保させてい
る。
The image memory controller 18 is an image memory control means for controlling the writing / reading of the image information in the writing area set in the image memory 20. This image memory controller 18 is
According to the control signal from the PU 15, the memory amount of the image memory 20 is variably set and secured by a necessary scanning line segment.

【0014】上記画像メモリ20は、例えば各種ある映
像信号方式の中でフレームメモリとして最大容量を用意
しておく。この画像メモリ20の使用領域は、上述した
ように入力映像信号の方式の走査線数に応じた領域を設
定してこの領域に上記他の方式の画像情報の書き込みを
行う。また、画像メモリコントローラ18は、いわゆる
位相ロックドループ(PLL)19の一構成要素になっ
ている。
The image memory 20 has a maximum capacity as a frame memory among various video signal systems. As described above, the use area of the image memory 20 is set according to the number of scanning lines of the input video signal method, and the image information of the other method is written in this area. The image memory controller 18 is also a component of a so-called phase locked loop (PLL) 19.

【0015】ここで、このPLL回路19は、上記位相
比較器21、ローパスフィルタ(LPF)22、電圧制
御発振器(VCO)23、プリスケーラ24及び画像メ
モリコントローラ18でループを構成している。上記画
像メモリコントローラ18は、内部水平同期信号(Int.
HD) をいわゆる位相ロックドループ(PLL)19内の
位相比較器21に供給している。また、上記位相比較器
21は、上記同期分離回路13からの水平同期信号Hを
外部水平同期信号として取り込んでいる。位相比較器2
1は、この両者の位相をLPF22を介して電圧制御発
振器(VCO)23に送る。上記電圧制御発振器23
は、分周器であるプリスケーラ24に高周波を送出す
る。プリスケーラ24は、上記MPU15からの制御信
号に応じて供給される高周波信号を分周して画像メモリ
コントローラ18にクロックCKとして供給する。
The PLL circuit 19 comprises a loop including the phase comparator 21, the low pass filter (LPF) 22, the voltage controlled oscillator (VCO) 23, the prescaler 24 and the image memory controller 18. The image memory controller 18 has an internal horizontal synchronizing signal (Int.
HD) is supplied to a phase comparator 21 in a so-called phase locked loop (PLL) 19. Further, the phase comparator 21 takes in the horizontal sync signal H from the sync separation circuit 13 as an external horizontal sync signal. Phase comparator 2
1 sends both phases to the voltage controlled oscillator (VCO) 23 via the LPF 22. The voltage controlled oscillator 23
Sends a high frequency to the prescaler 24 which is a frequency divider. The prescaler 24 divides the high frequency signal supplied according to the control signal from the MPU 15 and supplies it to the image memory controller 18 as a clock CK.

【0016】このようにしてPLL19は、上記MPU
15からの制御信号に応じて画像メモリコントローラ1
8に供給するクロックを可変制御している。
In this way, the PLL 19 is connected to the MPU.
Image memory controller 1 according to a control signal from 15.
The clock supplied to 8 is variably controlled.

【0017】上記画像メモリコントローラ18は、上記
画像メモリ20に書き込まれた他の画像情報を上記入力
映像信号の方式のスキャン周波数で読み出すことによっ
て、上記入力映像信号との合成に際して必要となる同期
をとっている。このように他の画像情報は、入力映像信
号と同じ方式(すなわち、同じ同期関係)の映像信号と
して合成回路25に送出される。
The image memory controller 18 reads the other image information written in the image memory 20 at the scan frequency of the system of the input video signal so as to achieve the synchronization required for the synthesis with the input video signal. I am taking it. In this way, the other image information is sent to the synthesizing circuit 25 as a video signal of the same system (that is, the same synchronization relationship) as the input video signal.

【0018】上記合成回路25は、上記画像メモリ20
からの出力映像信号と入力映像端子11からの入力映像
信号とを合成する映像合成手段である。このようにして
合成回路25は、入力された映像信号と他の画像情報を
共に、入力映像信号の方式の画像情報に同期させて合成
や置換を行って出力端子26に合成された出力映像信号
を出力する。
The synthesizing circuit 25 includes the image memory 20.
Is a video synthesizing means for synthesizing the output video signal from the input video signal from the input video terminal 11. In this way, the synthesizing circuit 25 synthesizes and replaces both the input video signal and other image information in synchronization with the image information of the system of the input video signal, and outputs the output video signal synthesized at the output terminal 26. Is output.

【0019】このように構成することによって、この出
力端子26を介して合成された出力映像信号は、タブレ
ット16で選択した任意のスキャン周波数を入力映像信
号のスキャン周波数に容易に対応することができるよう
になる。しかもこの映像信号合成装置は、タブレット1
6で設定するスキャン周波数が従来の予め設定した方式
だけの映像信号の合成に限定されるものでないため、任
意に連続的に設定することができる。また、従来の複雑
で高価な映像信号合成装置を簡単な構成で実現すること
ができ、入力映像信号に対する他の映像信号の各スキャ
ン周波数を自動的に入力映像信号のスキャン周波数に対
応させることができる。
With this configuration, the output video signal synthesized through the output terminal 26 can easily correspond to the scan frequency of the input video signal at any scan frequency selected by the tablet 16. Like Moreover, this video signal synthesizer
Since the scan frequency set in 6 is not limited to the conventional combination of the video signals of only the preset method, it can be continuously set arbitrarily. Further, the conventional complex and expensive video signal synthesizer can be realized with a simple configuration, and each scan frequency of another video signal with respect to the input video signal can be automatically made to correspond to the scan frequency of the input video signal. it can.

【0020】ここで、従来の映像信号合成装置では、固
定された一つの方式に対応した例えばフレームメモリを
準備しておきライン補間処理等により入力映像信号の各
スキャン周波数に対応した映像に変換していたため、回
路構成が複雑化していた。
Here, in the conventional video signal synthesizing apparatus, for example, a frame memory corresponding to one fixed system is prepared and converted into an image corresponding to each scan frequency of the input video signal by line interpolation processing or the like. Therefore, the circuit configuration was complicated.

【0021】しかしながら、本実施例では、入力映像信
号の各スキャン周波数に対応した映像にするため、入力
映像信号の方式の走査線数に合わせて画像メモリの容量
を確保して画像メモリから入力映像信号の方式と同じス
キャン周波数で読み出すことによって他の画像情報を入
力映像信号の方式に変換している。このようにこの画像
情報の変換には、従来用いていたライン補間等の処理回
路が不要になる。従って、映像信号合成装置は、複雑な
回路構成が不要になり、回路を簡単にすることができ
る。
However, in this embodiment, in order to form an image corresponding to each scan frequency of the input video signal, the capacity of the image memory is secured in accordance with the number of scanning lines of the system of the input video signal, and the input video is input from the image memory. Other image information is converted into the input video signal system by reading at the same scan frequency as the signal system. As described above, the conversion of the image information does not require a processing circuit such as line interpolation which has been conventionally used. Therefore, the video signal synthesizing device does not require a complicated circuit configuration and can simplify the circuit.

【0022】実際に前述したように現在、NTSC、P
AL、SECAMの方式変換に停まらず、高精細度のい
わゆるクリアビジョン(以下EDTVと略す)や各種コ
ンピュータ信号を方式変換して容易に合成することがで
きる。この映像合成によって映像信号合成装置は、生じ
る図形や文字等に歪なく表示することができる。なお、
本発明の映像信号合成装置は、いわゆるIDTV方式や
上記EDTV方式に限定されるものでなく、原理的にさ
らに高精細度のいわゆるハイビジョンにも対応させるこ
とも可能である。
Actually, as mentioned above, NTSC, P
It is possible to easily combine the so-called clear vision (hereinafter abbreviated as EDTV) of high definition and various computer signals by system conversion without being limited to the system conversion of AL and SECAM. By this video composition, the video signal composition apparatus can display the generated figure, character, etc. without distortion. In addition,
The video signal synthesizing apparatus of the present invention is not limited to the so-called IDTV system and the EDTV system, and in principle, it can be applied to so-called high-definition high-definition.

【0023】[0023]

【発明の効果】以上の説明からも明らかなように、本発
明の映像信号合成装置によれば、上記入力映像信号のス
キャン周波数を測定するスキャン周波数測定手段と、上
記他の画像情報が書き込まれる画像メモリと、上記スキ
ャン周波数測定手段からのデータに基づき上記画像メモ
リ内の画像情報書込領域の容量を設定する書込容量設定
手段と、上記書込容量設定手段の設定値に応じて上記画
像メモリ内に設定された書込領域に対して上記画像情報
を書き込み/読み出し制御する画像メモリ制御手段と、
上記画像メモリからの出力映像信号と上記入力映像信号
とを合成する映像合成手段とを有してなることにより、
簡単な構成で複数の映像信号方式の中の任意の一つの方
式の映像信号に対して他の画像情報に基づく映像信号と
を合成して出力することができる。
As is apparent from the above description, according to the video signal synthesizing apparatus of the present invention, the scan frequency measuring means for measuring the scan frequency of the input video signal and the other image information are written. An image memory, a write capacity setting means for setting the capacity of an image information writing area in the image memory based on data from the scan frequency measuring means, and the image according to the set value of the write capacity setting means. Image memory control means for controlling writing / reading of the image information to / from a writing area set in the memory;
By having a video synthesizing means for synthesizing the output video signal from the image memory and the input video signal,
With a simple configuration, a video signal of any one of a plurality of video signal systems can be combined with a video signal based on other image information and output.

【0024】また、上記映像信号合成装置は、入力映像
信号に対して同期関係をなす他の映像信号へ自動的に可
変的に行うことができる。
Further, the video signal synthesizing apparatus can automatically and variably perform another video signal having a synchronous relationship with the input video signal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る映像信号合成装置の一実施例にお
ける概略的なブロック図である。
FIG. 1 is a schematic block diagram of an embodiment of a video signal synthesizing apparatus according to the present invention.

【符号の説明】[Explanation of symbols]

11・・・・・・・・・・・・映像入力端子 12・・・・・・・・・・・・同期入力端子 13・・・・・・・・・・・・同期分離回路 14・・・・・・・・・・・・スキャン周波数測定及び
判別回路 15・・・・・・・・・・・・MPU 16・・・・・・・・・・・・タブレット 18・・・・・・・・・・・・画像メモリコントローラ 19・・・・・・・・・・・・PLL回路 20・・・・・・・・・・・・画像メモリ 25・・・・・・・・・・・・合成回路 26・・・・・・・・・・・・映像出力端子 27・・・・・・・・・・・・同期出力端子
11: Video input terminal 12: Synchronous input terminal 13: Synchronous separation circuit 14 ··········· Scan frequency measurement and discrimination circuit 15 ····· MPU 16 ····· Tablet 18 ··· Image memory controller 19 PLL circuit 20 Image memory 25・ ・ ・ ・ Composite circuit 26 ・ ・ ・ ・ ・ ・ ・ Video output terminal 27 ・ ・ ・ ・ ・ ・ ・ Synchronous output terminal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の映像信号方式の任意の一つの方式
の映像信号に対して他の画像情報に基づく映像信号を合
成して出力する映像信号合成装置であって、 上記入力映像信号のスキャン周波数を測定するスキャン
周波数測定手段と、 上記他の画像情報が書き込まれる画像メモリと、 上記スキャン周波数測定手段からのデータに基づき上記
画像メモリ内の画像情報書込領域の容量を設定する書込
容量設定手段と、 上記書込容量設定手段の設定値に応じて上記画像メモリ
内に設定された書込領域に対して上記画像情報を書き込
み/読み出し制御する画像メモリ制御手段と、 上記画像メモリからの出力映像信号と上記入力映像信号
とを合成する映像合成手段とを有することを特徴とする
映像信号合成装置。
1. A video signal synthesizing device for synthesizing and outputting a video signal based on another image information to a video signal of any one of a plurality of video signal systems, the scan of the input video signal. Scan frequency measuring means for measuring the frequency, image memory in which the other image information is written, and write capacity for setting the capacity of the image information writing area in the image memory based on the data from the scan frequency measuring means. Setting means, image memory control means for controlling writing / reading of the image information to / from the writing area set in the image memory according to the setting value of the writing capacity setting means, A video signal synthesizing apparatus comprising: a video synthesizing means for synthesizing an output video signal and the input video signal.
JP28388591A 1991-10-04 1991-10-04 Video signal synthesizer Withdrawn JPH05103260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28388591A JPH05103260A (en) 1991-10-04 1991-10-04 Video signal synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28388591A JPH05103260A (en) 1991-10-04 1991-10-04 Video signal synthesizer

Publications (1)

Publication Number Publication Date
JPH05103260A true JPH05103260A (en) 1993-04-23

Family

ID=17671440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28388591A Withdrawn JPH05103260A (en) 1991-10-04 1991-10-04 Video signal synthesizer

Country Status (1)

Country Link
JP (1) JPH05103260A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040077A1 (en) 2009-09-29 2011-04-07 シャープ株式会社 Image output device and image synthesizing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040077A1 (en) 2009-09-29 2011-04-07 シャープ株式会社 Image output device and image synthesizing method

Similar Documents

Publication Publication Date Title
US4580165A (en) Graphic video overlay system providing stable computer graphics overlayed with video image
EP0782333B1 (en) Image display apparatus
EP0806867A2 (en) Video signal processing apparatus
KR100255907B1 (en) Image signal processor and tv signal processing device
JPH05183833A (en) Display device
US5953075A (en) Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals
JPH04293384A (en) Image display device
JP2914140B2 (en) Television receiver
JP2001078115A (en) Clock supply device for digital video equipment
US6674482B1 (en) Apparatus for generating sync of digital television
EP0584824B1 (en) Oscillator circuit suitable for picture-in-picture system
US5126854A (en) Phase lock circuit for generating a phase synched synchronizing video signal
JPH05103260A (en) Video signal synthesizer
GB2248745A (en) Picture signal superposing circuit
JPH0832022B2 (en) Video signal converter
JP3407449B2 (en) Scan line conversion circuit
KR0164255B1 (en) Image signal converting apparatus for video camera
JP3085505B2 (en) PLL circuit for skew
JP2000092373A (en) Camera system and its control method
JPH02248178A (en) High definition television display device
JP2003304414A (en) Synchronizing signal generating circuit, video signal processing circuit, and video display unit
JPH0430789B2 (en)
JPH0767079A (en) Video signal converter
JPS60180290A (en) Television receiver
KR19980043397A (en) Aspect ratio automatic conversion display apparatus and method of television receiver

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107