JPH0498650A - 光ディスク媒体のアドレスチェック回路 - Google Patents
光ディスク媒体のアドレスチェック回路Info
- Publication number
- JPH0498650A JPH0498650A JP21543290A JP21543290A JPH0498650A JP H0498650 A JPH0498650 A JP H0498650A JP 21543290 A JP21543290 A JP 21543290A JP 21543290 A JP21543290 A JP 21543290A JP H0498650 A JPH0498650 A JP H0498650A
- Authority
- JP
- Japan
- Prior art keywords
- address
- optical disk
- circuit
- check circuit
- available
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 25
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、光ディスク装置を制御する光ディスク制御回
路と上位装置との間のデータ転送を制御するプロセッサ
を有する入出力制御用アダプタに関し、特に、光ディス
ク媒体のアドレスチェック回路に関する。
路と上位装置との間のデータ転送を制御するプロセッサ
を有する入出力制御用アダプタに関し、特に、光ディス
ク媒体のアドレスチェック回路に関する。
［従来の技術］
従来この種の光ディスク媒体のアドレスチェック回路は
、マイクロプロセッサによりアクセスしようとするアド
レスと光ディスク媒体の利用可能領域のすべてとをチェ
ックし、利用可能かどうか判断していた。
、マイクロプロセッサによりアクセスしようとするアド
レスと光ディスク媒体の利用可能領域のすべてとをチェ
ックし、利用可能かどうか判断していた。
［発明が解決しようとする課題］
上述した従来の光ディスク媒体のアドレスチェック回路
は、マイクロプログラムにより、アクセスしようとする
アドレスが複数の利用可能領域それぞれにアクセス可能
かを判断しているため、マイクロプログラムのステップ
数が比較的多くなり処理時間も比較的長かった。
は、マイクロプログラムにより、アクセスしようとする
アドレスが複数の利用可能領域それぞれにアクセス可能
かを判断しているため、マイクロプログラムのステップ
数が比較的多くなり処理時間も比較的長かった。
［課題を解決するための手段］
本発明の光ディスク媒体のアドレスチェック回路は、光
ディスク媒体の利用可能領域数が複数あるものに対して
それぞれの利用可能領域の開始アドレスと終了アドレス
をセットすることによりアクセスしようとするアドレス
が利用可能領域内にあるかどうかを判別するエラーチェ
ック回路と、前記エラーチェック回路によって出力され
るチェック信号をとり入れアクセス可能か判別するアク
セス可能回路とを具備することを特徴とする。
ディスク媒体の利用可能領域数が複数あるものに対して
それぞれの利用可能領域の開始アドレスと終了アドレス
をセットすることによりアクセスしようとするアドレス
が利用可能領域内にあるかどうかを判別するエラーチェ
ック回路と、前記エラーチェック回路によって出力され
るチェック信号をとり入れアクセス可能か判別するアク
セス可能回路とを具備することを特徴とする。
［実施例コ
次に零発、明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
この図に示す入出力制御装置内には、内部バス５００が
あり、内部バス５００にバス制御部４００が接続され上
位装置とのやりとりが実行される。
あり、内部バス５００にバス制御部４００が接続され上
位装置とのやりとりが実行される。
また内部バス５００にはマイクロプロセッサ２００、光
ディスク制御部１００．制御記憶３００、および光ディ
スク媒体の開始アドレスと終了アドレスをセットするこ
とによりアクセスしようとするアドレスが利用可能領域
内にあるかどうかを判別し、利用可能のとき有効を意味
するチェック信号を出力する複数のエラーチェック回路
６ｏＯが接続される。また、アクセス可能回路７００は
、複数のエラーチェック回路６ｏｏから出力されるチェ
ック信号をとりこみ１つだけチェック信号が有効のとき
利用可能信号を発生し、内部バス５００から読み出せる
。
ディスク制御部１００．制御記憶３００、および光ディ
スク媒体の開始アドレスと終了アドレスをセットするこ
とによりアクセスしようとするアドレスが利用可能領域
内にあるかどうかを判別し、利用可能のとき有効を意味
するチェック信号を出力する複数のエラーチェック回路
６ｏＯが接続される。また、アクセス可能回路７００は
、複数のエラーチェック回路６ｏｏから出力されるチェ
ック信号をとりこみ１つだけチェック信号が有効のとき
利用可能信号を発生し、内部バス５００から読み出せる
。
次にエラーチェック回路６００を説明する。スタートレ
ジスタ６１０は光ディスク媒体の利用可能領域の開始ア
ドレスを格納し、エンドレジスタ８２０は光ディスク媒
体の利用可能領域の終了アドレスを格納する。そして、
第１比較器６３０と第２比較器６４０はスタートレジス
タ６−１０とエンドレジスタ６２０とのアドレスを比較
し、その結果はエラーチェック回路θ５０に入力される
。
ジスタ６１０は光ディスク媒体の利用可能領域の開始ア
ドレスを格納し、エンドレジスタ８２０は光ディスク媒
体の利用可能領域の終了アドレスを格納する。そして、
第１比較器６３０と第２比較器６４０はスタートレジス
タ６−１０とエンドレジスタ６２０とのアドレスを比較
し、その結果はエラーチェック回路θ５０に入力される
。
エラーチェック回路６５０は利用可能のとき有効を意味
するチェック信号としての利用可能信号を出力する。
するチェック信号としての利用可能信号を出力する。
第２図は光ディスク媒体の利用可能領域の例を示す。こ
れは利用可能領域が２となり、第１利用可能領域と第２
利用可能領域である。第１利用可能領域は第１利用可能
開始アドレスから第１利用可能終了アドレスまで、第２
利用可能領域は第２利用可能開始アドレスから第２利用
可能終了アドレスまでである。
れは利用可能領域が２となり、第１利用可能領域と第２
利用可能領域である。第１利用可能領域は第１利用可能
開始アドレスから第１利用可能終了アドレスまで、第２
利用可能領域は第２利用可能開始アドレスから第２利用
可能終了アドレスまでである。
この実施例の全体の動作の説明を行なう。マイクロ命令
によって光ディスク媒体のそれぞれの利用可能開始アド
レスと利用可能終了アドレスとをスタートレジスタ６１
０とエンドレジスタ６２０にセットする。また、光ディ
スク装置にアクセスしようとするアドレスを光ディスク
制御部１００にセットすると第１比較器６３０と第２第
１比較器６３０を通り、エラーチェック回路６５０．ア
クセス可能回路７００を通過する。したがってアクセス
可能回路７００を内部バス５００を通して読み取ること
によってアクセスしようとするアドレスがアクセス可能
かどうかいくつもの領域を一度に判別が可能となる。
によって光ディスク媒体のそれぞれの利用可能開始アド
レスと利用可能終了アドレスとをスタートレジスタ６１
０とエンドレジスタ６２０にセットする。また、光ディ
スク装置にアクセスしようとするアドレスを光ディスク
制御部１００にセットすると第１比較器６３０と第２第
１比較器６３０を通り、エラーチェック回路６５０．ア
クセス可能回路７００を通過する。したがってアクセス
可能回路７００を内部バス５００を通して読み取ること
によってアクセスしようとするアドレスがアクセス可能
かどうかいくつもの領域を一度に判別が可能となる。
［発明の効果］
以上説明したように本発明は、それぞれの利用可能領域
の開始アドレスと終了アドレスを一度セットしておくこ
とにより、光ディスク装置のアクセスしようとするアド
レスがどの利用可能領域で使えるか、またはどの利用可
能領域でも使用不可なのかが一度に判別できるため、マ
イクロプロセッサの容量が減少し、アドレスチェックが
高速化される。
の開始アドレスと終了アドレスを一度セットしておくこ
とにより、光ディスク装置のアクセスしようとするアド
レスがどの利用可能領域で使えるか、またはどの利用可
能領域でも使用不可なのかが一度に判別できるため、マ
イクロプロセッサの容量が減少し、アドレスチェックが
高速化される。
第１図は本発明の一実施例のブロック図、第２図は同実
施例における光ディスク媒体の利用可能領域を示す図で
ある。 １００・・・光ディスク制御部、２００・・・マイクロ
プロセッサ、３００・・・制御記憶、４００・・・バス
制御部、５００・・・内部バス、６００・・・エラーチ
ェック回路、８１０・・・スタートレジスタ、６２０・
・・エンドレジスタ、θ３０・・・第１比較器、６４０
・・・第２比較器、６５０・・・エラーチェック回路、
７００・・・アクセス可能回路。
施例における光ディスク媒体の利用可能領域を示す図で
ある。 １００・・・光ディスク制御部、２００・・・マイクロ
プロセッサ、３００・・・制御記憶、４００・・・バス
制御部、５００・・・内部バス、６００・・・エラーチ
ェック回路、８１０・・・スタートレジスタ、６２０・
・・エンドレジスタ、θ３０・・・第１比較器、６４０
・・・第２比較器、６５０・・・エラーチェック回路、
７００・・・アクセス可能回路。
Claims (1)
- 光ディスク媒体の利用可能領域数が複数あるものに対
してそれぞれの利用可能領域の開始アドレスと終了アド
レスをセットすることによりアクセスしようとするアド
レスが利用可能領域内にあるかどうかを判別するエラー
チェック回路と、前記エラーチェック回路によって出力
されるチェック信号をとり入れアクセス可能か判別する
アクセス可能回路とを具備することを特徴とする光ディ
スク媒体のアドレスチェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21543290A JPH0498650A (ja) | 1990-08-15 | 1990-08-15 | 光ディスク媒体のアドレスチェック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21543290A JPH0498650A (ja) | 1990-08-15 | 1990-08-15 | 光ディスク媒体のアドレスチェック回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498650A true JPH0498650A (ja) | 1992-03-31 |
Family
ID=16672244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21543290A Pending JPH0498650A (ja) | 1990-08-15 | 1990-08-15 | 光ディスク媒体のアドレスチェック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498650A (ja) |
-
1990
- 1990-08-15 JP JP21543290A patent/JPH0498650A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517646A (en) | Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode | |
| JPS61163457A (ja) | 周辺入出力ユニツト | |
| JPH0883193A (ja) | インサーキットエミュレータ | |
| US6078742A (en) | Hardware emulation | |
| JP4359618B2 (ja) | コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 | |
| JPH0498650A (ja) | 光ディスク媒体のアドレスチェック回路 | |
| US4747039A (en) | Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units | |
| US5748922A (en) | Method and apparatus for reading data from a write only port | |
| US5797032A (en) | Bus for connecting extension cards to a data processing system and test method | |
| US6742073B1 (en) | Bus controller technique to control N buses | |
| JPH0750452B2 (ja) | バストレース機構 | |
| KR0176075B1 (ko) | 주변소자연결 버스 응답 장치 | |
| JPS6126700B2 (ja) | ||
| JP3224946B2 (ja) | 半導体集積回路 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JPS61239341A (ja) | メモリビジ−チエツク方式 | |
| KR100261080B1 (ko) | Pci버스와isa버스사이의통신제어회로및알고리듬 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPH02216565A (ja) | メモリテスト回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| KR19980050038A (ko) | 인터페이스 칩 및 인터페이스 칩의 내부 레지스터 억세스 방법 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPH10320269A (ja) | 搭載メモリサイズの検出方法 | |
| JPH054707B2 (ja) | ||
| JPH1021182A (ja) | 割り込み処理方式および制御装置 |