JPH0498424A - 電子計算機 - Google Patents

電子計算機

Info

Publication number
JPH0498424A
JPH0498424A JP2213949A JP21394990A JPH0498424A JP H0498424 A JPH0498424 A JP H0498424A JP 2213949 A JP2213949 A JP 2213949A JP 21394990 A JP21394990 A JP 21394990A JP H0498424 A JPH0498424 A JP H0498424A
Authority
JP
Japan
Prior art keywords
program
machine language
address
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2213949A
Other languages
English (en)
Inventor
Iwao Oe
大江 巌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2213949A priority Critical patent/JPH0498424A/ja
Publication of JPH0498424A publication Critical patent/JPH0498424A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、数値演算やデータ処理を行なうための電子計
算機に関する。
従来の技術 第5図は電子計算機の内部構成の一例を示している。第
5図において、1は中央演算装置、2は主記憶、3は周
辺インターフェース、4はハスである。第6図は第5図
に示す電子計算機の中央演算袋f1とバス4の詳細を示
しており、1は中央演算装置、4aは制御バス、4bは
データバス、4Cはアドレスバスである。
次に前記従来例の動作について説明する。中央演算装置
1が主記憶2上の機械語プログラムを実行する場合、中
央演算装置1は内部のプログラムカウンタの値を増加さ
せながらアドレスバス4cにアドレスを出力し、データ
バス4bから主記憶2上の命令を順番通りにフェッチし
、実行していく。分岐命令の場合には、オペランドで規
定されるアドレスをアドレスバス4cから出力し、デー
タバス4bから命令をフェッチしていくが、中央演算装
置1の内部で決定されたアドレスをそのままアドレス4
cに出力するという点においては同じである。
このように、前記従来の電子計算機では、主記憶2上に
順序よく並んだ機械語プログラムをその順番通りにフェ
ッチし、実行していくのに都合が良いように構成されて
いる。
発明が解決しようとする課題 しかしながら、前記従来の電子計算機では、主記憶上の
機械語プログラムは逆アセンブラ等のツールにより翻訳
可能であるため、第三者がプロダラムを解読し、盗用す
ることを防止することが避けられないという問題があっ
た。
本発明は、このような従来の問題を解決するものであり
、第三者によるプログラムの解読を極めて困難にするこ
とができる優れた電子計算機を提供することを目的とす
る。
課題を解決するための手段 本発明は、前記目的を達成するために、電子計算機の中
央演算装置に暗号化装置を設けてアドレスを暗号化し、
その暗号化のアルゴリズムに従って主記憶上にランダム
に配置された機械語プログラムによって動作させること
ができるようにしたものである。
作用 したがって、本発明によれば、アドレスを暗号化して主
記憶上に機械語プログラムをランダムに配置し、実行時
には本来の順序でフェッチし、デコードしていくことに
より、第三者がプログラムを解読し、盗用するのを極め
て困難にすることができるという効果を有する。
実施例 第1図は本発明の一実施例における電子計算機の基本構
成を示し、第5図に示す従来例とは中央演算装置に暗号
化装置が設けられていることが異なる。第1図において
、11は中央演算装置、12は主記憶、13は周辺イン
ターフェース、14はバス、15は暗号化装置である。
第2図は本実施例における中央演算装置11とバス14
の詳細を示しており、11は中央演算装置、14aは制
御バス、14bはデータバス、14cはアドレスバス、
15は暗号化装置である。
本実施例では、語長が8ビツト、アドレスバスの輻が1
6ビツトの電子計算機を仮定している。
第3図は本実施例の電子計算機上に実装するプログラム
の一例であり、16は暗号化以前のアドレス、17は翻
訳された機械語プログラム、18はアセンブリ言語であ
る。
第4図は第3図のプログラムの主記憶12上への実装説
明図であり、19はアドレス暗号化以前の機械語プログ
ラムの配置、すなわち従来の電子計算機における配置を
示し、20は本実施例におけるアドレス暗号化以後の機
械語プログラムの配置を示している。
次に前記実施例の動作について説明する。初めに、機械
語プログラムを主記憶12上に実装する方法を説明する
。第3図の機械語プログラム17はアセンブリ言語18
で翻訳された機械語プログラムである。第4図の機械語
プログラムの配置19は、機械語プログラム17をアド
レス16に従って主記憶12上に実装した場合を示して
おり、これは従来の電子計算機における機械語プログラ
ムの実装方法であり、このままでは逆アセンブラ等のツ
ールを用いることにより、第三者によって容易にプログ
ラムを解読されてしまう危険がある。そこで、このアド
レス16を暗号化装置15により暗号化し、そのアルゴ
リズムに従って機械語プログラム17を第4図の配置2
0に示すように主記憶12上に配置する。この方法によ
り機械語プログラムはランダムな配置となり、第三者に
よる解読が極めて困難になる。
次に中央演算装置11がこのランダムに配置された機械
語プログラムを解読し、実行する動作について説明する
。暗号化装置15は、中央演算装置11内部で決定され
たアドレス16を機械語プログラム17をランダムに配
置する時と同じアルゴリズムに従って暗号化し、アドレ
スバス14cに出力する。中央演算装置11は、このア
ドレスバス14cにより指定された命令およびオペラン
ドをフェッチした後、実行する。このサイクルを繰り返
すことにより、本実施例の電子計算機は動作していく。
すなわち第4図において、アドレス1000は暗号化装
置15によって1288に変換され、中央演算装置ll
は12B8の命令をフェッチし、実行する。次に中央演
算装置11内部でプログラムカウンタは1001にイン
クリメントされ、暗号化装置15がこれを58F3に変
換後、命令フェッチし、さらに0154・AE43・B
OFCのオペランドをフェッチした後、中央演算装置1
1は機械語プログラムの実行を行なう。
ここで、前記の暗号化アルゴリズムは、異なる入力に対
して同じアドレスを出力してはならず、ユニークな値を
出力するものでなければならない。また暗号化装置15
は、ハードウェア構成上中央演算装置11と独立してい
ても良いが、本明細書中の定義としては、そのように独
立した構成であっても中央演算装置11の一部とみなす
こととする。
このように、前記実施例によれば、中央演算装[11内
に暗号化装置15を設けてアドレスを暗号化するととも
に、その暗号化のアルゴリズムに従って主記憶上に機械
語プログラムをランダムに配置して動作させるようにし
たので、第三者によるプログラムの解読を極めて困難に
することができる利点がある。
発明の効果 本発明は、前記実施例から明らかなように、暗号化装置
を有してアドレスを暗号化する機能を持つ中央演算装置
と、その暗号化のアルゴリズムに従って主記憶上にラン
ダムに配置された機械語プログラムとにより動作させる
ので、第三者によるプログラムの解読を極ぬて困難にす
ることができるという効果を有する。
【図面の簡単な説明】
第1図は本発明の電子計算機の基本構成を示すブロック
図、第2図は同電子計算機の中央演算装置とバス部分の
詳細説明図、第3図は同電子計算機に実装するプログラ
ムの一例を示す図、第4図は同プログラムの主記憶上へ
の実装方法を示す図、第5図は従来の電子計算機の基本
構成を示すブロック図、第6図は従来の電子計算機にお
ける中央演算装置とバス部分の詳細説明図である。 11・・・中央演算装置、12・・・主記憶、13・・
・周辺インターフェース、14・・・バス、14a・・
・制御バス、14b・・・データバス、14C・・・ア
ドレスバス、15・・・暗号化装置、16・・・暗号化
以前のア下レス、17・・・機械語プログラム、18・
・・アセンブリ言語、19・・・暗号化以前の機械語プ
ログラムの配置、20・・・暗号化以後の機械語プログ
ラムの配置。 第1図 +2 +1 第2図 !000 1005・ 2000200+ push   rl move  data、rl cmp  rl、0 jne   1obe abel:push  r2 2000:  00 data:  db  ○ アトしス ブロクラム 価岨号化装置 プロクラムの配置 ノロソフムの1厘 tIpJs図 #PJG図

Claims (1)

    【特許請求の範囲】
  1. アドレスを暗号化するための暗号化装置を有する中央演
    算装置と、前記暗号化のアルゴリズムに従って主記憶上
    にランダムに配置された機械語プログラムとによって動
    作する電子計算機。
JP2213949A 1990-08-13 1990-08-13 電子計算機 Pending JPH0498424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2213949A JPH0498424A (ja) 1990-08-13 1990-08-13 電子計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2213949A JPH0498424A (ja) 1990-08-13 1990-08-13 電子計算機

Publications (1)

Publication Number Publication Date
JPH0498424A true JPH0498424A (ja) 1992-03-31

Family

ID=16647719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2213949A Pending JPH0498424A (ja) 1990-08-13 1990-08-13 電子計算機

Country Status (1)

Country Link
JP (1) JPH0498424A (ja)

Similar Documents

Publication Publication Date Title
JP2689998B2 (ja) 暗号動作を行う装置
US8428251B2 (en) System and method for stream/block cipher with internal random states
TW201717098A (zh) 具有金鑰雜湊訊息識別碼之處理器,方法,系統及指令
CN105099652B (zh) 数据加密、解密方法和装置
WO2016053729A1 (en) Method and system for secure management of computer applications
EP0137995A2 (en) Single-chip microcomputer with encryptable function on program memory
WO2019114122A1 (zh) 登录信息的加密方法、装置、电子设备及介质
US20070237324A1 (en) Cryptographic processing
JP2003152702A5 (ja)
US8707051B2 (en) Method and system for embedded high performance reconfigurable firmware cipher
EP1510899B1 (en) Memory management unit
CN110505054B (zh) 一种基于动态白盒的数据处理方法、装置及设备
EP4319041A1 (en) Cipher card and root key protection method therefor, and computer readable storage medium
JP3824121B2 (ja) 暗号データの復号化処理方法および装置
CN114124364A (zh) 密钥安全处理方法、装置、设备及计算机可读存储介质
US20220198068A1 (en) Privacy-enhanced computation via sequestered encryption
CN104636662A (zh) 一种数据处理方法和终端设备
JPH0498424A (ja) 電子計算機
JPH02155034A (ja) セキュリティ機能付き計算機
JPH11161162A (ja) 暗号化方法または復号化方法およびそれを用いた装置
CN111767552B (zh) 外挂闪存管理方法、mcu及电子设备、可读存储介质
JP4287397B2 (ja) 暗号文生成装置、暗号文復号装置、暗号文生成プログラム及び暗号文復号プログラム
CN106682525A (zh) 文件保护方法及装置
CN106570410B (zh) 一种数据的加密方法、解密方法、装置和系统
JP2000076144A (ja) 論理回路、マイクロコンピュータ、および論理回路・記憶回路間の通信方法