JPH0497461A - Memory test system - Google Patents

Memory test system

Info

Publication number
JPH0497461A
JPH0497461A JP2216241A JP21624190A JPH0497461A JP H0497461 A JPH0497461 A JP H0497461A JP 2216241 A JP2216241 A JP 2216241A JP 21624190 A JP21624190 A JP 21624190A JP H0497461 A JPH0497461 A JP H0497461A
Authority
JP
Japan
Prior art keywords
test
program
storage
test result
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2216241A
Other languages
Japanese (ja)
Inventor
Takeshi Yamada
毅 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2216241A priority Critical patent/JPH0497461A/en
Publication of JPH0497461A publication Critical patent/JPH0497461A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To automatically display a test result by a test program by re-storing the test program in a main memory device after executing memory tests on all the main storage areas, and re-starting up a system without interposing another's hand. CONSTITUTION:A test completion detecting processing part 240 starts up a test program re-storage processing part 260 when tests on all the areas of the main memory device 20 are performed, or when '1' is stored in a test completion flag area 6621, and makes a test execution processing part 230 execute the next address in the case other than that. The text program re-storage processing part 260 re-stores the test program 200 in the main memory device 20 from an external memory device 70. Thence, a test program re-starting processing part 270 starts up a test result display part 280 in the test program 200 re-stored in the main memory device 20. A started up test result display part 280 displays the test result stored in a test result storage part 660. Thereby, the test result is automatically displayed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサ内に記憶領域を有し、主記憶装置
の全領域を対象にしたメモリ試験方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a memory testing method that has a storage area within a processor and targets the entire area of the main storage device.

〔従来の技術〕[Conventional technology]

従来、全主記憶領域を対象にしたメモリ試験では、試験
実行終了後、主記憶装置内に格納されている試験プログ
ラムが破壊されているため、試験者がデータ処理装置に
接続されている操作パネルを操作することにより試験結
果を確認していた。
Conventionally, in memory tests that target the entire main memory area, the test program stored in the main memory is destroyed after the test execution is completed, so the tester must use the operation panel connected to the data processing device. The test results were confirmed by operating the .

又、従来のメモリ試験方式で試験プログラムを再度実行
させるには、試験者がデータ処理装置に接続された操作
パネルを操作し、試験プログラムを主記憶装置に再格納
させ、この試験プログラムを再起動させるという方法が
とられていた。
In addition, in order to run the test program again using the conventional memory test method, the tester operates the operation panel connected to the data processing device, stores the test program back into the main memory, and restarts the test program. The method used was to do so.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したように従来の全主記憶領域を対象にしたメモリ
試験方式では、試験終了後、主記憶装置上の試験プログ
ラムか破壊されてしまう。そのため試験結果を確認する
には、試験者か操作パネルを操作する必要がある。又、
試験プログラムを再び実行させるためには、試験者が、
毎回操作パネルを操作しシステムの再立ち上げを行い、
試験プログラムを主記憶装置に再格納する必要があり、
手間がかかり操作性が悪いという欠点かあった。
As described above, in the conventional memory test method that targets the entire main storage area, the test program on the main storage device is destroyed after the test is completed. Therefore, to check the test results, the tester must operate the operation panel. or,
In order to run the test program again, the tester must:
Each time, operate the operation panel to restart the system.
The test program must be restored to main memory,
The drawback was that it was time-consuming and difficult to use.

本発明の目的は、試験結果の表示を自動的に行うことか
でき、又、試験を繰返し実行させる場合、試験プログラ
ムを人手で再格納する必要かないメモリ試験方式を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a memory test method that can automatically display test results and that does not require manual re-storing of test programs when repeatedly executing tests.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のメモリ試験方式は、プロセ・ンサ内に記憶領域
を有し、データ処理装置の主記憶領域を試験するメモリ
試験方式において、主記憶装置内に格納された試験プロ
グラムの試験実行部を前記プロセッサ内の記憶領域に転
送する試験部転送手段と、転送された前記試験実行部を
起動させる試験実行部起動手段と、前記主記憶領域の試
験結果を前記プロセッサ内の記憶領域に格納する試験結
果格納手段と、試験終了後、前記試験プログラムを前記
主記憶装置に再格納する試験プロクラム再格納手段と、
前記試験プロクラム再格納手段に再格納された試験プロ
グラムを再起動させる試験再起動手段と、前記試験結果
格納手段に格納された試験結果を表示する試験結果表示
手段とを備える構成である。
The memory test method of the present invention has a storage area in a processor and tests the main storage area of a data processing device. A test section transfer means for transferring to a storage area in the processor, a test execution section activating section for activating the transferred test execution section, and a test result for storing the test result in the main storage area in the storage area in the processor. storage means; test program restorage means for restoring the test program in the main storage device after the test is completed;
The test program is configured to include test restart means for restarting the test program re-stored in the test program re-storage means, and test result display means for displaying the test results stored in the test result storage means.

〔実施例〕〔Example〕

次に、本の実施例について図面を参照して詳細に説明す
る。本発明の一実施例を示す第1図を参照すると、試験
システムは、キーボード7/デイスプレイ10と、主記
憶装置20と、プロセッサ30と、入出力制御装置40
と、外部記憶装置70と、母線90とから構成されてい
る。
Next, embodiments of the book will be described in detail with reference to the drawings. Referring to FIG. 1 showing one embodiment of the present invention, the test system includes a keyboard 7/display 10, a main storage device 20, a processor 30, and an input/output control device 40.
, an external storage device 70 , and a bus bar 90 .

主記憶装置20.プロセッサ30及び入出力制御装置4
0は母線90に接続され、入出力制御装置40には、入
出力手段であるキーホード/デイスプレィ10と、外部
記憶装置70とが接続されている。外部記憶装置70に
は、試験プログラム200が格納されている。
Main storage device 20. Processor 30 and input/output control device 4
0 is connected to a bus bar 90, and the input/output control device 40 is connected to a keyboard/display 10, which is input/output means, and an external storage device 70. A test program 200 is stored in the external storage device 70.

試験プログラム200は、試験部転送処理部210と、
試験起動処理部220と、試験実行処理部230と、試
験結果判定処理部240と、試験終了検出処理部250
と、試験プログラム再格納処理部(試験プログラム再格
納手段)260と、試験再起動処理部(試験再起動手段
)270と、試験結果表示処理部280とから構成され
ている。
The test program 200 includes a test section transfer processing section 210,
Test start processing section 220, test execution processing section 230, test result determination processing section 240, and test end detection processing section 250
, a test program restorage processing section (test program restorage means) 260, a test restart processing section (test restart means) 270, and a test result display processing section 280.

プロセッサ30内のプロセッサ内記憶領域60には、試
験実行処理格納部610と、試験結果判定処理格納部6
20と、試験終了検出処理格納部630と、試験プログ
ラム再格納処理格納部(試験プログラム再格納手段)6
40と、試験再起動処理格納部(試験再起動手段)65
0と、試験結果格納部660とが含まれる。
The in-processor storage area 60 in the processor 30 includes a test execution processing storage section 610 and a test result determination processing storage section 6.
20, a test end detection processing storage section 630, and a test program restorage processing storage section (test program restorage means) 6.
40 and a test restart processing storage unit (test restart means) 65
0 and a test result storage section 660.

第2図は第1図における試験結果格納部660の構成図
である。試験結果格納部660はエラー情報格納部66
1及び試験終了情報格納部662から構成されている。
FIG. 2 is a block diagram of the test result storage section 660 in FIG. 1. The test result storage section 660 is the error information storage section 66.
1 and a test completion information storage section 662.

エラー情報格納部661は、エラー判定フラグ領域66
11.アドレス格納領域6612及びデータ格納領域6
613かr。
The error information storage section 661 includes an error determination flag area 66
11. Address storage area 6612 and data storage area 6
613kr.

構成されている。試験終了情報格納領域662は、試験
終了フラグ領域6621から構成されている。
It is configured. The test completion information storage area 662 includes a test completion flag area 6621.

次に、本発明の一実施例の処理フローについて第3図を
参照して説明する。まず試験者は、キーボード、′デイ
スプレィ10を操作して外部記憶装置70内の試験プロ
グラム200を主記憶装置20に格納させる。そこて試
験者は全主記憶領域を対象とするメモリ試験の起動コマ
ンドをキーホード/デイスプレィ10より投入する。(
ステップ100)。
Next, a processing flow of an embodiment of the present invention will be explained with reference to FIG. First, the tester operates the keyboard and display 10 to store the test program 200 in the external storage device 70 into the main storage device 20. Then, the tester inputs a command to start a memory test targeting the entire main storage area from the keyboard/display 10. (
Step 100).

メモリ試験を起動させると、まず試験部転送処理部21
0に制御が移る。試験部転送処理部210は、主記憶装
置20に格納された試験プログラム200内の試験実行
処理部230.試験結果判定処理部240.試験終了検
出処理部250.試験プログラム再格納処理部260.
及び試験再起動処理部270をプロセッサ内記憶領域6
0内の試験実行処理格納部610.試験結果判定処理格
納部620.試験終了検出処理格納部630.試験プロ
グラム再格納処理格納部640.及び試験再起動処理格
納部650にそれぞれ転送する(ステップ110)。
When starting a memory test, first the test section transfer processing section 21
Control is transferred to 0. The test section transfer processing section 210 is a test execution processing section 230 . Test result determination processing section 240. Test end detection processing section 250. Test program restorage processing unit 260.
and the test restart processing unit 270 in the processor storage area 6.
Test execution processing storage section 610 in 0. Test result determination processing storage unit 620. Test end detection processing storage unit 630. Test program restorage processing storage unit 640. and the test restart processing storage unit 650 (step 110).

次に、試験起動処理部220はプロセッサ内記憶領域6
0内の試験実行処理格納部610に転送された試験実行
処理部230を起動させる。試験実行処理部230は、
まず主記憶装置20の先頭アドレスに対して試験を行う
(ステップ120)。試験結果は、プロセッサ内記憶領
域60内の試験結果判定処理格納部620に転送され、
試験結果判定部240によって判定される(ステップ1
30)。
Next, the test startup processing unit 220
The test execution processing section 230 transferred to the test execution processing storage section 610 in 0 is activated. The test execution processing unit 230
First, a test is performed on the first address of the main storage device 20 (step 120). The test results are transferred to the test result determination processing storage section 620 in the internal processor storage area 60,
Determined by the test result determination unit 240 (Step 1
30).

試験結果判定部240は、試験結果が正常であると判定
すれば、試験終了検出処理部250に制御を移す(ステ
ップ140)。また試験結果判定部240は試験結果が
エラーであると判定すれば、′1′をエラー情報格納部
661内のエラー判定フラグ領域6611に、エラー時
のアドレスをアドレス格納領域6612に、エラー時の
アドレスのデータをデータ格納領域6613に格納する
。さらに試験結果判定部240は、試験終了情報格納部
662内の試験終了フラグ領域6621に° 1“を格
納して、試験終了検出処理部250に制御を移す(ステ
ップ150)。
If the test result determination unit 240 determines that the test result is normal, it transfers control to the test end detection processing unit 250 (step 140). Further, if the test result determination unit 240 determines that the test result is an error, it stores '1' in the error determination flag area 6611 in the error information storage unit 661 and the address at the time of the error in the address storage area 6612. Address data is stored in the data storage area 6613. Furthermore, the test result determination section 240 stores °1'' in the test end flag area 6621 in the test end information storage section 662, and transfers control to the test end detection processing section 250 (step 150).

試験終了検出処理部250は、主記憶装置20の全領域
に対して試験が行われた場合か、試験終了フラグ領域6
621に′ 1′が格納されていた場合には試験ブロク
ラム再格納処理260を起動させ、それ以外の場合は次
のアドレスに対して試験実行処理部230を実行させろ
くステップ160)。試験プログラム再格納処理部26
0は、外部記憶装置70から、試験プログラム200を
主記憶装置20内に再格納する(ステップ170)。
The test completion detection processing unit 250 detects whether the test has been performed on all areas of the main storage device 20 or the test completion flag area 6.
If '1' is stored in 621, the test block restorage process 260 is activated, otherwise the test execution process unit 230 is executed for the next address (step 160). Test program restorage processing unit 26
0 re-stores the test program 200 from the external storage device 70 into the main storage device 20 (step 170).

次に試験プログラム再起動処理部270は、主記憶装置
t 20内に再格納された試験プログラム200内の試
験結果表示部280を起動させる(ステップ180)。
Next, the test program restart processing section 270 starts up the test result display section 280 in the test program 200 that has been restored in the main storage device t20 (step 180).

起動された試験結果表示部280は、まず試験結果格納
部660内のエラー判定領域6611の内容を調べる(
ステップ190)。もしエラー判定フラグ領域6611
が°0′てあれば、試験が正常終了したということをキ
ーボード/デイスプレィ10に表示するくステップ20
0)。又、エラー判定フラグ領域6611が” 1”で
あれば、試験は異常終了したことなのてエラーが発生し
たアドレスとエラーが発生したアドレスのデータが格納
されているアドレス格納領域6612、データ格納領域
6613の内容をキーボード/デイスプレィ10に表示
する(ステップ210)。
The activated test result display section 280 first examines the contents of the error determination area 6611 in the test result storage section 660 (
step 190). If error determination flag area 6611
If the value is 0', display on the keyboard/display 10 that the test has been successfully completed.Step 20
0). Furthermore, if the error determination flag area 6611 is "1", the test has ended abnormally, so the address where the error occurred and the address storage area 6612 and data storage area 6613 where the data of the address where the error occurred are stored. The content of is displayed on the keyboard/display 10 (step 210).

以上で試験が終了し、コマンド待ち状態となる。ここで
試験を再度実行したいときは、メモリ試験の起動コマン
ドをキーボード/デイスプレィ10より再度投入すれば
よい(ステップ220)。
This completes the test and enters the command waiting state. If the user wishes to run the test again, the memory test start command may be input again from the keyboard/display 10 (step 220).

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は全土記憶領域に対するメ
モリ試験の実行後、試験プログラムを失記憶装置に再格
納し、人手か介入することなく再起動させることにより
、試験結果の表示を試験プログラムで自動的に行うこと
か可能であり、又、試験プログラムを繰り返し実行させ
る場合においても、試験プログラムを人手で再格納させ
ることなく実行することか可能であるという利点かある
As explained above, the present invention displays the test results in the test program by re-storing the test program in the lost storage device and restarting it without human intervention after executing the memory test on the entire storage area. This has the advantage that it can be performed automatically, and even when the test program is repeatedly executed, it is possible to execute the test program without manually re-storing it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成図、第2図は第1
図のプロセッサ内記憶領域内の試験結果格納部の構成図
、第3図は本発明の一実施例の処理の流れを示すフロー
チャートである。 10・・・キーボード/デイスプレィ、20・・・主記
憶装置、30・・・プロセッサ、40・・・入出力制御
装置、60・・・プロセッサ内記憶領域、70・・・外
部記憶装置、90・・・母線、200・・・試験プログ
ラム、210・・・試験部転送処理部、220・・・試
験起動処理部、230・・・試験実行処理部、240・
・・試験結果判定処理部、250・・・試験終了検出処
理部、260・・・試験プログラム再格納処理部、27
0・・・試験再起動処理部、280・・・試験結果表示
処理部、610・・・試験実行処理格納部、620・・
・試験結果判定処理格納部、630・・・試験終了検出
処理格納部、640・・・試験プログラム再格納処理格
納部、650・・・試験再起動処理格納部、660・・
・試験結果格納部、661・・・エラー情報格納部、6
62・・・試験終了情報格納部、6611・・・エラー
判定フラク領域、6612・・・アドレス格納領域、6
613・・・データ格納領域、6621・・・試験終了
フラグ領域。
FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
FIG. 3 is a block diagram of the test result storage unit in the storage area within the processor, and FIG. 3 is a flowchart showing the flow of processing in an embodiment of the present invention. DESCRIPTION OF SYMBOLS 10... Keyboard/display, 20... Main storage device, 30... Processor, 40... Input/output control device, 60... Storage area in processor, 70... External storage device, 90. ...Bus bar, 200...Test program, 210...Test section transfer processing section, 220...Test start processing section, 230...Test execution processing section, 240.
...Test result determination processing section, 250... Test completion detection processing section, 260... Test program restorage processing section, 27
0... Test restart processing unit, 280... Test result display processing unit, 610... Test execution processing storage unit, 620...
- Test result determination processing storage section, 630... Test end detection processing storage section, 640... Test program restorage processing storage section, 650... Test restart processing storage section, 660...
・Test result storage unit, 661...Error information storage unit, 6
62...Test end information storage section, 6611...Error judgment flag area, 6612...Address storage area, 6
613...Data storage area, 6621...Test end flag area.

Claims (1)

【特許請求の範囲】[Claims] プロセッサ内に記憶領域を有し、データ処理装置の主記
憶領域を試験するメモリ試験方式において、主記憶装置
内に格納された試験プログラムの試験実行部を前記プロ
セッサ内の記憶領域に転送する試験部転送手段と、転送
された前記試験実行部を起動させる試験実行部起動手段
と、前記主記憶領域の試験結果を前記プロセッサ内の記
憶領域に格納する試験結果格納手段と、試験終了後、前
記試験プログラムを前記主記憶装置に再格納する試験プ
ログラム再格納手段と、前記試験プログラム再格納手段
に再格納された試験プログラムを再起動させる試験再起
動手段と、前記試験結果格納手段に格納された試験結果
を表示する試験結果表示手段とを備えたことを特徴とす
るメモリ試験方式。
In a memory test method that has a storage area in a processor and tests the main storage area of a data processing device, a test unit that transfers a test execution part of a test program stored in the main storage device to the storage area in the processor. a transfer means; a test execution unit activating unit for activating the transferred test execution unit; a test result storage unit for storing the test results in the main storage area in a storage area in the processor; a test program restoring means for restoring the program in the main storage device; a test restarting means for restarting the test program restored in the test program restoring means; and a test program stored in the test result storage means. A memory test method characterized by comprising a test result display means for displaying the results.
JP2216241A 1990-08-16 1990-08-16 Memory test system Pending JPH0497461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2216241A JPH0497461A (en) 1990-08-16 1990-08-16 Memory test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2216241A JPH0497461A (en) 1990-08-16 1990-08-16 Memory test system

Publications (1)

Publication Number Publication Date
JPH0497461A true JPH0497461A (en) 1992-03-30

Family

ID=16685488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216241A Pending JPH0497461A (en) 1990-08-16 1990-08-16 Memory test system

Country Status (1)

Country Link
JP (1) JPH0497461A (en)

Similar Documents

Publication Publication Date Title
US5003458A (en) Suspended instruction restart processing system based on a checkpoint microprogram address
US5146569A (en) System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension
JPH08129495A (en) Computer system and self test method therefor
JPH07271562A (en) Data processor and application software activation method
JPH0497461A (en) Memory test system
JP2003044284A (en) Activation method for computer system and program for activation
JP2923111B2 (en) Data processing method and apparatus
JPH0410654B2 (en)
JP2765831B2 (en) Data processing device
JPS5835648A (en) Program execution controlling system
JPH0426913Y2 (en)
JPH08212113A (en) Error information collection test system
JPS60229141A (en) Preserving system of register data
JPH0540637A (en) Load system for basic input/output ststem
JPH08272653A (en) Freeze processing system
JPS62204350A (en) Electronic calculator
JPH05250208A (en) Program reexecution processing system
JPH02267635A (en) System check point/restart processing system
JPH04355834A (en) Operating system load system
JPS61286912A (en) Starting system for data terminal
JPH0651857A (en) Method for outputting voice and image
JP2007041887A (en) Debugging apparatus, its memory access method and program for realizing memory access method
JPH0816431A (en) Debugging process system for user program
JPH0772908A (en) Programmable controller
JPH0346852B2 (en)