JPH0497125A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0497125A JPH0497125A JP2210789A JP21078990A JPH0497125A JP H0497125 A JPH0497125 A JP H0497125A JP 2210789 A JP2210789 A JP 2210789A JP 21078990 A JP21078990 A JP 21078990A JP H0497125 A JPH0497125 A JP H0497125A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- liquid crystal
- input
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 241000824268 Kuma Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブ駆動をする際に好適な液晶表示装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal display device suitable for active driving.
本発明は、アクティブ駆動をする際に好適な液晶表示装
置に関し、通常は垂直同期信号に基いて駆動用（液晶層
の対向電極に印加される）交流電圧が生成される一方、
垂直同期信号が得られないときには、水平同期信号から
生成されたクロック信号に基いて、その交流電圧が生成
される構成により、対向電極に対して常に交流電圧が印
加され、対向電極の劣化防止と映像の画質向上とを可能
にした。The present invention relates to a liquid crystal display device suitable for active driving, in which an alternating current voltage for driving (applied to a counter electrode of a liquid crystal layer) is usually generated based on a vertical synchronization signal, and
When the vertical synchronization signal cannot be obtained, the configuration generates the AC voltage based on the clock signal generated from the horizontal synchronization signal, so that the AC voltage is always applied to the counter electrode, which prevents deterioration of the counter electrode. This made it possible to improve the image quality of images.
二従来の技術つ
この種の装置では、水平走査方向と垂直走査方向とに沿
ってマドＩＪクス状に配設された複数の液晶層（表示画
素）に対向電極が設けろれ、その対向電極に印加される
電圧を制御する二とにより、所望の画像表示が行なわれ
る。2. Prior Art In this type of device, a plurality of liquid crystal layers (display pixels) arranged in a grid pattern along the horizontal scanning direction and the vertical scanning direction are provided with opposing electrodes. A desired image is displayed by controlling the applied voltage.
この場合、直流電圧が印加されると液晶層が劣化する等
の不都合が有るため、対向電極には交流電圧が印加され
る。In this case, since there are disadvantages such as deterioration of the liquid crystal layer when a DC voltage is applied, an AC voltage is applied to the counter electrode.
そして、印加される交流電圧としては垂直同期信号に同
期して順次位相が反転するように生成された矩形波が一
般的である。The applied AC voltage is generally a rectangular wave whose phase is sequentially inverted in synchronization with the vertical synchronization signal.
ご発明が解決しよう、とする課題二
従って、例えばビデオ信号の入力が途切れた時（停止さ
れた時）には、垂直同期信号が検出されなくなるため位
相の反転が行なえず、直流電圧が印加される二とになる
。Problem 2 that the invention aims to solve Therefore, for example, when the input of the video signal is interrupted (stopped), the vertical synchronization signal is no longer detected, so the phase cannot be reversed, and the DC voltage is not applied. It becomes two.
その結果、液晶層が劣化するとともに、画質が低下する
（例えば、ンエーディングかがかったような状態になる
）という問題を有していた。As a result, the liquid crystal layer deteriorates and the image quality deteriorates (for example, the image appears faded).
本発明の目的は、垂直同期信号の有無に関りなく、液晶
層の対向電極に常に交流電圧が印加される液晶表示装置
を提供することにある。An object of the present invention is to provide a liquid crystal display device in which an alternating current voltage is always applied to a counter electrode of a liquid crystal layer, regardless of the presence or absence of a vertical synchronization signal.
こ課題を解決するための手段：
上記目的を達成するために、本発明に係る液晶表示装置
は、
水平同期信号（Ｈ）から所望のクロック信号（ＨＤ）が
生成される信号生成手段（３）と、ビデオ信号（Ａ）の
入力が停止されたことを検出する検出手段（５）と、
上記ビデオ信号（Ａ）が入力されているときには、垂直
同期信号（Ｖ）に基いて駆動用交流電圧が生成される一
方、入力が停止されたときには、上記クロック信号（Ｈ
Ｄ）に基いて駆動用交流電圧が生成される交流電圧生成
手段（９）と、を有することを特徴とする。Means for Solving the Problem: In order to achieve the above object, the liquid crystal display device according to the present invention includes a signal generating means (3) for generating a desired clock signal (HD) from a horizontal synchronizing signal (H). and detecting means (5) for detecting that the input of the video signal (A) has been stopped; and when the video signal (A) is being input, a driving AC voltage is detected based on the vertical synchronizing signal (V). is generated, while when the input is stopped, the above clock signal (H
D) AC voltage generation means (9) for generating a driving AC voltage based on the above.
二作用〕
本発明に係る液晶表示装置では、垂直同期信号、または
信号生成手段により生成されたりＤ−７り信号に基いて
、交流電圧が生成され、その交流電圧が駆動用交流電圧
として液晶層の対向電極に印加される。[Two functions] In the liquid crystal display device according to the present invention, an AC voltage is generated based on the vertical synchronization signal or the D-7 signal generated by the signal generation means, and the AC voltage is used as the driving AC voltage to layer the liquid crystal layer. is applied to the opposite electrode.
こ実施例：
以下、本発明に係る液晶表示装置の好適な実施例を、図
面に基、ハて説明する。Embodiment: Hereinafter, a preferred embodiment of the liquid crystal display device according to the present invention will be described with reference to the drawings.
第１図には、本発明が適用された液晶表示装置の要部が
示されており、同図において、入力端子（１０）から入
力されたビデオ信号（Ａ）は、同期分離回路（１）に取
り込まれ、水平同期信号（Ｈ）と垂直同期信号（Ｖ）と
に分離されて出力される。FIG. 1 shows the main parts of a liquid crystal display device to which the present invention is applied. In the same figure, a video signal (A) input from an input terminal (10) is sent to a sync separation circuit (1). The horizontal synchronizing signal (H) and the vertical synchronizing signal (V) are separated and output.
水平同期信号（Ｈ）は、ＰＬＬ回路（３）に入力され、
ＰＬＬ回路（３）では水平同期信号（Ｈ）からクロック
信号（ＨＤ）が生成され（信号生成手段）、タロツク信
号（ＨＤ）は入力端子（５ａ）を介してカウンタ（５）
に入力される。The horizontal synchronization signal (H) is input to the PLL circuit (3),
In the PLL circuit (3), a clock signal (HD) is generated from the horizontal synchronization signal (H) (signal generation means), and the tarock signal (HD) is sent to the counter (5) via the input terminal (5a).
is input.
方、垂直同期信号（Ｖ）は、カウンタ（５）のりセント
端子（５ｂ）に入力されるとともに、ＯＲ回路（７）の
一方の入力端子に入力される。On the other hand, the vertical synchronizing signal (V) is input to the cent terminal (5b) of the counter (5) and also input to one input terminal of the OR circuit (7).
また、ＯＲ回路（７）の他方の入力端子には、カウンタ
（５）の出力端子（５ｃ）からカウンタ（５）の出力信
号が入力され、ＯＲ回路（７）の８力信号は交流電圧生
成回路（９）（交流電圧生成手段）に取り込まれる。Further, the output signal of the counter (5) is inputted from the output terminal (5c) of the counter (5) to the other input terminal of the OR circuit (7), and the 8-power signal of the OR circuit (7) is used to generate an AC voltage. The voltage is taken into the circuit (9) (AC voltage generation means).
ここで、カウンタ（５）では、操作部（１１）により所
望の値（カウンタ値）がセットされると、入力されるク
ロック信号（ＨＤ）の個数がそのカウンタ値になる毎に
、出力端子（５ｃ）から１つのパルス信号が出力される
。Here, in the counter (5), when a desired value (counter value) is set by the operation unit (11), each time the number of input clock signals (HD) reaches the counter value, the output terminal ( 5c) outputs one pulse signal.
また、垂直同期信号（Ｖ）が入力される毎に、カウンタ
値は値Ｏにリセットされて、再びカウントが開始される
。Furthermore, each time the vertical synchronization signal (V) is input, the counter value is reset to the value O and counting is started again.
例えば、カウンタ値が値２６３にセットされると、クロ
ック信号（ＨＤ）が２６３個だけカウントされる毎にパ
ルス信号が１つ出力される。For example, when the counter value is set to the value 263, one pulse signal is output every time 263 clock signals (HD) are counted.
従って、ビデオ信号（Ａ）の入力が停止された場合にお
いても、ＰＬＬ回路（３）のタロツク信号（ＨＤ）をカ
ウンタ（５）でカウントすることにより、交流電圧生成
回路（９）には所定の時間間隔（カウンタ値が値２６３
になるまでの時間）でパルス信号が与えられ、そのパル
ス信号に基し）で液晶層の対向電極（図示せず）に印加
する交流電圧（駆動用交流電圧）が生成される。Therefore, even when the input of the video signal (A) is stopped, by counting the tally signal (HD) of the PLL circuit (3) with the counter (5), the AC voltage generation circuit (9) receives a predetermined voltage. Time interval (counter value is 263)
A pulse signal is given at the time required for the liquid crystal layer to reach the position of the liquid crystal layer, and an AC voltage (driving AC voltage) to be applied to the counter electrode (not shown) of the liquid crystal layer is generated based on the pulse signal.
この場合、セットされるカウンタ値を垂直同期信号（ｌ
の各パルス時開間隔よりも大きく設定しておくことによ
り、垂直同期信号（Ｖ）の入力がある場合（すなわち、
ビデオ信号（Ａ＞が入力されている場合）、カウンタ（
５）はセットされたカウンタ値になる前にリセットされ
るため、出力端子（５Ｃ）からはパルス信号が出力され
ない。In this case, the counter value to be set is
By setting the interval to be larger than the opening interval of each pulse, when the vertical synchronizing signal (V) is input (i.e.,
Video signal (if A> is input), counter (
5) is reset before reaching the set counter value, so no pulse signal is output from the output terminal (5C).
従って、交流電圧生成回路（９）では垂直同期信号（Ｖ
）に基いて駆動用交流電圧が生成される。Therefore, in the AC voltage generation circuit (9), the vertical synchronization signal (V
) is used to generate the driving AC voltage.
このように、本実施例では、カウンタ（５）のリセット
端子（５ｂ）に、垂直同期信号（Ｖ）が入力されないと
きに、出力端子（５Ｃ）からパルス信号が出力されると
いう構成により、検出手段が実現されている。As described above, in this embodiment, when the vertical synchronization signal (V) is not input to the reset terminal (5b) of the counter (5), a pulse signal is output from the output terminal (5C), so that detection is possible. means have been realized.
また、交流電圧生成手段としては、ビデオ信号（Ａ）の
位相が、ＯＲ回路（７）の出力に対応して順次反転され
、これにより交流電圧が生成される構成などが挙げられ
る。Further, as the alternating current voltage generating means, there may be mentioned a configuration in which the phase of the video signal (A) is sequentially inverted in accordance with the output of the OR circuit (7), thereby generating an alternating voltage.
以上説明したように、本実施例では、垂直同期信号（Ｖ
）がある場合には、垂直同期信号（Ｖ）に基いて駆動用
交流電圧が生成される一方、垂直同期信号（Ｖ）が無い
場合には、カウンタ（５）の８力パルス信号に基いて駆
動用交流電圧が生成される。As explained above, in this embodiment, the vertical synchronization signal (V
), the driving AC voltage is generated based on the vertical synchronizing signal (V), while when there is no vertical synchronizing signal (V), the driving AC voltage is generated based on the 8-power pulse signal of the counter (5). A driving AC voltage is generated.
従って、液晶層の対向電極に直流電圧が印加されること
が回避され、その結果、対向電極の劣化が防止されると
ともに、画質が向上される。Therefore, application of a DC voltage to the counter electrode of the liquid crystal layer is avoided, and as a result, deterioration of the counter electrode is prevented and image quality is improved.
なお、カウンタ（５）ではカウンタ値が、ＮＴＳＣ用（
値２６３）の他、ＰＡＬ用（値３１３）に設定できるの
で、本発明は、任意の走査線数による液晶表示装置に適
用することができる。Note that the counter value for counter (5) is for NTSC (
In addition to the value 263), it can be set for PAL (value 313), so the present invention can be applied to liquid crystal display devices with any number of scanning lines.
また、本実施例では、カウンタ（５）の出力信号が交流
電圧生成回路（９）に入力される構成とされているが、
カウンタ（５）の出力信号ではなく、検出手段の検出出
力に応答して、タロツク信号（ＨＤ）が入力される構成
も好適である。Furthermore, in this embodiment, the output signal of the counter (5) is input to the AC voltage generation circuit (9); however,
A configuration in which the tarok signal (HD) is input in response to the detection output of the detection means instead of the output signal of the counter (5) is also suitable.
口発明の効果：
以上の説明で理解されるように、本発明に係る液晶表示
装置では、垂直同期信号、または信号生成手段により生
成されたクロック信号に基いて交流電圧が生成され、そ
の交流電圧が駆動用交流電圧として液晶層の対向電極に
印加される。Effects of the Invention: As understood from the above explanation, in the liquid crystal display device according to the present invention, an AC voltage is generated based on the vertical synchronization signal or the clock signal generated by the signal generation means, and the AC voltage is is applied to the opposing electrode of the liquid crystal layer as a driving AC voltage.
すなわち、対向電極には常に交流電圧が印加され、直流
電圧の印加が回避されるため、対向電極の劣化が防止さ
れるとともに、画質を向上させることができる。That is, since AC voltage is always applied to the counter electrode and application of DC voltage is avoided, deterioration of the counter electrode can be prevented and image quality can be improved.
第１図は、本発明に係る液晶表示装置の好適な実施例に
おける主要な電気的構成を示すブロック図である。
（１）は同期分離回路、（３）はＰＬＬ回路、（５）は
カウンタ、（７）は０２回路、（９）は交流電圧生成回
路、（Ａ＞はビデオ信号、（Ｈ）は水平同期信号、（Ｖ
）は垂直同期信号、（ＨＤ）はクロック信号である。
代 理 人
松 隈 秀 盛FIG. 1 is a block diagram showing the main electrical configuration of a preferred embodiment of a liquid crystal display device according to the present invention. (1) is synchronous separation circuit, (3) is PLL circuit, (5) is counter, (7) is 02 circuit, (9) is AC voltage generation circuit, (A> is video signal, (H) is horizontal synchronization signal, (V
) is a vertical synchronization signal, and (HD) is a clock signal. Deputy Hide Mori Hitomatsu Kuma
Claims (1)
生成手段と、 ビデオ信号の入力が停止されたことを検出する検出手段
と、 上記ビデオ信号が入力されているときには、垂直同期信
号に基いて駆動用交流電圧が生成される一方、入力が停
止されたときには、上記クロック信号に基いて駆動用交
流電圧が生成される交流電圧生成手段と、 を有することを特徴とする液晶表示装置。[Claims] A signal generating means for generating a desired clock signal from a horizontal synchronizing signal; a detecting means for detecting that the input of the video signal is stopped; A liquid crystal display comprising: AC voltage generating means for generating a driving AC voltage based on a synchronization signal, and generating an AC driving voltage based on the clock signal when input is stopped. Display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02210789A JP3127453B2 (en) | 1990-08-09 | 1990-08-09 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02210789A JP3127453B2 (en) | 1990-08-09 | 1990-08-09 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0497125A true JPH0497125A (en) | 1992-03-30 |
| JP3127453B2 JP3127453B2 (en) | 2001-01-22 |
Family
ID=16595158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02210789A Expired - Lifetime JP3127453B2 (en) | 1990-08-09 | 1990-08-09 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127453B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269680B1 (en) | 1998-08-06 | 2007-09-11 | Tao Logic Systems Llc | System enabling device communication in an expanded computing device |
-
1990
- 1990-08-09 JP JP02210789A patent/JP3127453B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269680B1 (en) | 1998-08-06 | 2007-09-11 | Tao Logic Systems Llc | System enabling device communication in an expanded computing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3127453B2 (en) | 2001-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1193712A (en) | Double-scanning non-interlace television receiver | |
| JPH0497125A (en) | Liquid crystal display device | |
| US5966119A (en) | Pseudo-synchronizing signal generator for use in digital image processing apparatus | |
| JP2913641B2 (en) | XY matrix type display device | |
| JP3167369B2 (en) | Liquid crystal display | |
| US6100935A (en) | Sync generator unit and field decision unit using it | |
| JP3710358B2 (en) | Screen display control method and apparatus | |
| JPS62128670A (en) | Picture output device | |
| JP2953170B2 (en) | Video display device | |
| JP3098878B2 (en) | Television receiver | |
| KR930015724A (en) | Curtain function control of video camera | |
| JP3365001B2 (en) | Motion adaptive luminance signal color signal separation filter | |
| JPH033029Y2 (en) | ||
| JPH0731647Y2 (en) | Video signal processing circuit | |
| JPH04103289A (en) | Luminance and chrominance signal separator | |
| JPH077701A (en) | Parity signal generating circuit for plasma display panel | |
| JPS61212184A (en) | Y/c separating device for color television signal | |
| JPH03163586A (en) | Circuit for generating picture element clock signal of matrix display device | |
| JPH06165032A (en) | Video signal switching device | |
| JPH05207315A (en) | Television receiver | |
| JPH0822093B2 (en) | Color test signal generator | |
| JPH06161367A (en) | Horizontal centering circuit | |
| JPH01200889A (en) | Video switching device | |
| JPH024093A (en) | Liquid crystal display device | |
| JPH0433475A (en) | Horizontal phase synchronizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |