JPH0496357A - Semiconductor device and mounting method thereof - Google Patents

Semiconductor device and mounting method thereof

Info

Publication number
JPH0496357A
JPH0496357A JP21453990A JP21453990A JPH0496357A JP H0496357 A JPH0496357 A JP H0496357A JP 21453990 A JP21453990 A JP 21453990A JP 21453990 A JP21453990 A JP 21453990A JP H0496357 A JPH0496357 A JP H0496357A
Authority
JP
Japan
Prior art keywords
sealing structure
external lead
chip control
lead terminals
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21453990A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kobayashi
一宏 小林
Minoru Nakamura
穣 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP21453990A priority Critical patent/JPH0496357A/en
Publication of JPH0496357A publication Critical patent/JPH0496357A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To realize high density packaging, by which chips are controlled easily, by forming structure, in which each outer lead terminal makes a round of a sealing structure in the same direction and surrounds the sealing structure, and projecting chip control terminals in the vertical direction. CONSTITUTION:A plurality of outer lead terminals 1 are formed in structure, in which the outer lead terminals 1 make rounds in sealing structures 3, in which semiconductor chips 14 are sealed, in the same direction and surround the sealing structures 3. A chip control terminal 2 is projected from the sealing structure 3 in the vertical direction to the outer lead terminal 1. Consequently, when a package is mounted, a plurality of the packages are bundled and can be mounted. Since the chip control terminal is projected in the vertical direction, a chip control signal is input easily, and the chips are controlled readily when a plurality of the packages are bundled and mounted.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チップ制御が行い易(、実装基板に対する占
有面積が小さいパッケージ等の半導体装置およびその実
装方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor device such as a package that is easy to control a chip (and occupies a small area on a mounting board) and a method for mounting the same.

従来の技術 近年、実装基板の実装に対する高密度化が進んできてい
る。
BACKGROUND OF THE INVENTION In recent years, mounting density of mounting boards has been increasing.

以下、従来の半導体チップと、その半導体チップを封止
した封止構体と、その封止構体から張り出す複数の外部
リード端子とチップ制御端子とを有する半導体装置(以
下、パッケージと称す)の構造を説明する。
Hereinafter, the structure of a semiconductor device (hereinafter referred to as a package) including a conventional semiconductor chip, a sealing structure that seals the semiconductor chip, and a plurality of external lead terminals and chip control terminals protruding from the sealing structure. Explain.

第4図(a)は従来のパッケージの構造図である。FIG. 4(a) is a structural diagram of a conventional package.

図において11は、外部リード端子、12はチ・ツブ制
御端子、13は封止構体であり、外部リード端子11.
チップ制御端子12は共に封止構体13から同一方向へ
張り出している。
In the figure, 11 is an external lead terminal, 12 is a tip control terminal, and 13 is a sealing structure.
The chip control terminals 12 both protrude from the sealing structure 13 in the same direction.

第4図(b)は第4図(a)におけるD−D’線に沿っ
た断面図である。図において、14は半導体チップであ
る。
FIG. 4(b) is a sectional view taken along line DD' in FIG. 4(a). In the figure, 14 is a semiconductor chip.

次に第5図(a)は、第4図のパッケージを実装基板へ
実装する従来の方法を示すものである。図において、1
5は実装基板である。
Next, FIG. 5(a) shows a conventional method for mounting the package shown in FIG. 4 on a mounting board. In the figure, 1
5 is a mounting board.

第5図(b)は、第5図(a)におけるE−E’線に沿
った断面図である。すなわち、従来は実装基板15にパ
ッケージを積み重ねることなく平面的に配置して実装し
ていた。
FIG. 5(b) is a sectional view taken along line EE' in FIG. 5(a). That is, conventionally, packages were arranged and mounted on the mounting board 15 in a two-dimensional manner without stacking them.

発明が解決しようとする課題 このような従来の半導体装置およびその実装方法では、
パッケージが実装基板の表面に水平的に実装されるため
、一つのパッケージ当たりの専有面積が広(なるという
課題を有していた。
Problems to be Solved by the Invention In such conventional semiconductor devices and their mounting methods,
Since the package is mounted horizontally on the surface of the mounting board, the area occupied by each package is large.

本発明は上記従来の課題を解決するもので、実装時の一
つのパッケージ当たりの専有面積を狭くして、高密度実
装を実現できる半導体装置およびその実装方法を提供す
ることを目的とする。
The present invention solves the above-mentioned conventional problems, and aims to provide a semiconductor device and its mounting method that can reduce the area occupied by one package during packaging and realize high-density packaging.

課題を解決するための手段 本発明は上記目的を達成するために、次の構成を備えて
いる。
Means for Solving the Problems In order to achieve the above object, the present invention has the following configuration.

(1)各外部リード端子が、封止構体を同一方向に一周
してとり巻いた構造を有する。
(1) Each external lead terminal has a structure in which each external lead terminal wraps around the sealing structure in the same direction.

(2)  チップ制−御端子が、外部リード端子と垂直
方向に出ている構造を有する。
(2) The chip control terminal has a structure in which it protrudes perpendicularly to the external lead terminal.

(3)パッケージを複数個上下左右に重ね合わせて実装
する。
(3) Mount multiple packages by stacking them vertically and horizontally.

(滲 パッケージを複数個束ねて実装基板と垂直方向に
実装する。
(Multiple packages are bundled and mounted perpendicularly to the mounting board.

作用 本発明は上記した構成により、封止構体を同一方向に一
周して取り巻いた各外部リード端子の接触で導通をとる
ことができるので、パッケージを積み重ねたり、パッケ
ージを複数個実装基板に垂直方向に立てかけて実装する
ことができる。また実装した時に、チップ制御端子が外
部リード端子に対して垂直方向に出ているので、作業性
がよくなる。
Effect of the Invention With the above-described configuration, the present invention can establish conduction through contact with each external lead terminal that surrounds the sealing structure in the same direction. It can be installed by leaning against it. Furthermore, when mounted, the chip control terminals protrude perpendicularly to the external lead terminals, which improves work efficiency.

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図(a)は本発明の一実施例の斜視図である。FIG. 1(a) is a perspective view of an embodiment of the present invention.

図において、1は外部リード端子、2はチップ制御端子
、3は封止構体である。
In the figure, 1 is an external lead terminal, 2 is a chip control terminal, and 3 is a sealing structure.

第1図(b)は第1図(a)におけるA−A’線に沿っ
た断面図である。図において、4は半導体チップである
FIG. 1(b) is a sectional view taken along line AA' in FIG. 1(a). In the figure, 4 is a semiconductor chip.

この実施例は、複数の外部リード端子1が半導体チップ
4を封止した封止構体3を同一方向に一周して取り巻い
た構造をしている。また、チップ制御端子2が外部リー
ド端子1に対して垂直方向へ封止構体3から張り出して
いる。
This embodiment has a structure in which a plurality of external lead terminals 1 surround a sealing structure 3 in which a semiconductor chip 4 is sealed in one direction. Further, the chip control terminal 2 protrudes from the sealing structure 3 in a direction perpendicular to the external lead terminal 1.

第2図<a)は第1図に示した実施例を印刷配線基板に
実装する方法を説明するための斜視図、第2図(b)は
第2図(a)におけるB−B’線に沿った断面図である
Fig. 2<a) is a perspective view for explaining the method of mounting the embodiment shown in Fig. 1 on a printed wiring board, and Fig. 2(b) is a line BB' in Fig. 2(a). FIG.

図において、5は実装基板、6は実装基板5上の配線で
あり、パッケージを上下左右に積み重ね、封止構体3を
取り巻いた各外部リード端子上の配線6に接続されてい
る。
In the figure, 5 is a mounting board, and 6 is a wiring on the mounting board 5, which is connected to the wiring 6 on each external lead terminal surrounding the sealing structure 3 with packages stacked vertically and horizontally.

第3図(a)は第1図のパッケージを実装基板に実装す
る他の方法を説明するための斜視図、第3図(b)は第
3図(a)におけるc−c’線に沿った断面図である。
3(a) is a perspective view for explaining another method of mounting the package of FIG. 1 on a mounting board, and FIG. 3(b) is a perspective view taken along line c-c' in FIG. 3(a). FIG.

すなわち、パッケージを複数個相対する外部リード端子
と接触させて実装基板5に垂直方向に立てかけて実装し
ている。
That is, a plurality of packages are brought into contact with opposing external lead terminals and mounted vertically against the mounting board 5.

以上のように本実施例によれば、各外部リード端子が、
封止構体を同一方向に一周する構造にすることにより、
パッケージの実装時にパッケージを複数個束ねて実装す
ることができ、またチップ制御端子が封止構体の外部リ
ード端子と垂直方向に出ているために、チップ制御信号
が入力しやす(、パッケージを複数個束ねて実装した時
チップ制御が行いやすくなる。
As described above, according to this embodiment, each external lead terminal is
By making the sealing structure go around in the same direction,
When mounting packages, multiple packages can be bundled together and the chip control terminals protrude perpendicularly to the external lead terminals of the sealing structure, making it easy to input chip control signals. When mounted individually, chip control becomes easier.

以上のように積み重ねたりして実装すると一つのパッケ
ージ当たりの面積が狭められ、チップ制御が行いやすい
高密度実装を実現することができる。なお、本実施例の
第2図においては、3個の半導体装置を並べた場合につ
いて述べたが、複数個であれば特にその数を限定する必
要がない。同じように第3図の場合も2個に限定する必
要はない。
By stacking and mounting as described above, the area per package is reduced, and high-density packaging can be realized with easy chip control. In addition, in FIG. 2 of this embodiment, the case where three semiconductor devices are lined up is described, but there is no need to particularly limit the number as long as there is a plurality of semiconductor devices. Similarly, in the case of FIG. 3, there is no need to limit the number to two.

発明の効果 以下の説明からも明らかなように、本発明によれば、各
外部リード端子が封止構体を同一方向に一周して取り巻
いた構造にすることにより、半導体装置の実装時に半導
体装置を複数個束ねて実装することができ、またチップ
制御端子が封止構体の外部リード端子と垂直方向に出て
いるためチップ制御信号が入力しやすく一つの半導体装
置あたりの占める面積が小さく、チップ制御が行いやす
い高密度実装を実現できる半導体装置およびその実装方
法を提供できる。
Effects of the Invention As is clear from the following description, according to the present invention, by forming a structure in which each external lead terminal surrounds the sealing structure in the same direction, the semiconductor device can be mounted easily. Multiple pieces can be bundled together and mounted, and the chip control terminals protrude perpendicularly to the external lead terminals of the encapsulation structure, making it easy to input chip control signals and reducing the area occupied by each semiconductor device. It is possible to provide a semiconductor device and its mounting method that can realize high-density packaging that is easy to perform.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明の一実施例の斜視図、第1図(b
)は第1図(a)におけるA−A’線に沿った断面図、
第2図(a)は第1図に示した実施例を印刷配線基板に
実装する方法を説明するための斜視図、第2図(b)は
第2図(a)におけるB−B’線に沿った断面図、第3
図(a)は第1図のパッケージを実装基板に実装する他
の方法を説明するための斜視図、第3図(b)は第3図
(a)におけるc−c’線に沿った断面図、第4図(a
)は従来のパッケージの斜視図、第4図(b)は第4図
(a)におけるD−D’線に沿った断面図、第5図(a
)は第4図のパッケージを実装基板へ実装する従来の方
法を説明するための斜視図、第5図(b)は第5図(a
)におけるE−E°線に沿った断面図である。 1・・・・・・外部リード端子、・・・・・・封止構体
、4・旧・・半導体チップ。
FIG. 1(a) is a perspective view of one embodiment of the present invention, and FIG. 1(b) is a perspective view of an embodiment of the present invention.
) is a sectional view taken along line A-A' in FIG. 1(a),
Fig. 2(a) is a perspective view for explaining the method of mounting the embodiment shown in Fig. 1 on a printed wiring board, and Fig. 2(b) is a line BB' in Fig. 2(a). 3rd cross-sectional view along
Figure (a) is a perspective view for explaining another method of mounting the package shown in Figure 1 on a mounting board, and Figure 3 (b) is a cross section taken along line c-c' in Figure 3 (a). Figure 4 (a
) is a perspective view of a conventional package, FIG. 4(b) is a sectional view taken along line DD' in FIG. 4(a), and FIG.
) is a perspective view for explaining the conventional method of mounting the package shown in FIG. 4 on a mounting board, and FIG.
) is a sectional view taken along the line E-E°. 1...External lead terminal,...Sealing structure, 4.Old...Semiconductor chip.

Claims (4)

【特許請求の範囲】[Claims] (1)半導体チップと、前記半導体チップを封止した封
止構体と、前記封止構体から張り出した複数の外部リー
ド端子と、チップ制御端子とを有し、前記複数の外部リ
ード端子が前記封止構体を同一方向へ一周して取り巻い
た構造である半導体装置。
(1) A semiconductor chip, a sealing structure that seals the semiconductor chip, a plurality of external lead terminals protruding from the sealing structure, and a chip control terminal, wherein the plurality of external lead terminals are connected to the sealing structure. A semiconductor device that has a structure in which a stop structure is encircled in the same direction.
(2)チップ制御端子が外部リード端子に対して垂直方
向へ張り出した請求項1記載の半導体装置。
(2) The semiconductor device according to claim 1, wherein the chip control terminal extends perpendicularly to the external lead terminal.
(3)半導体チップと、前記半導体チップを封止した封
止構体と、前記封止構体を同一方向へ一周して取り巻い
た複数の外部リード端子と、その外部リード端子に対し
て垂直方向へ前記封止構体から張り出したチップ制御端
子とを有する複数の半導体装置を上下左右に重ね合わせ
て実装する半導体装置の実装方法。
(3) a semiconductor chip, a sealing structure that seals the semiconductor chip, a plurality of external lead terminals surrounding the sealing structure in the same direction, and a plurality of external lead terminals that surround the sealing structure in a direction perpendicular to the external lead terminals; A semiconductor device mounting method in which a plurality of semiconductor devices having chip control terminals protruding from a sealing structure are stacked vertically and horizontally.
(4)半導体チップと、前記半導体チップを封止した封
止構体と、前記封止構体を同一方向に一周してとり巻い
た複数の外部リード端子と、前記外部リード端子に対し
て垂直方向へ前記封止構体から張り出したチップ制御端
子とを有する半導体装置を複数個相対する前記外部リー
ド端子を接触させて実装基板上に垂直方向に立てかけて
実装する半導体装置の実装方法。
(4) a semiconductor chip, a sealing structure that seals the semiconductor chip, a plurality of external lead terminals surrounding the sealing structure in the same direction, and a direction perpendicular to the external lead terminals; A method for mounting a semiconductor device, in which a plurality of semiconductor devices having chip control terminals protruding from the sealing structure are vertically mounted on a mounting substrate with the opposing external lead terminals in contact with each other.
JP21453990A 1990-08-13 1990-08-13 Semiconductor device and mounting method thereof Pending JPH0496357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21453990A JPH0496357A (en) 1990-08-13 1990-08-13 Semiconductor device and mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21453990A JPH0496357A (en) 1990-08-13 1990-08-13 Semiconductor device and mounting method thereof

Publications (1)

Publication Number Publication Date
JPH0496357A true JPH0496357A (en) 1992-03-27

Family

ID=16657416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21453990A Pending JPH0496357A (en) 1990-08-13 1990-08-13 Semiconductor device and mounting method thereof

Country Status (1)

Country Link
JP (1) JPH0496357A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723900A (en) * 1993-09-06 1998-03-03 Sony Corporation Resin mold type semiconductor device
CN108257878A (en) * 2018-01-11 2018-07-06 郑州云海信息技术有限公司 A kind of method for enhancing QFN welded encapsulation effects and QFN encapsulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723900A (en) * 1993-09-06 1998-03-03 Sony Corporation Resin mold type semiconductor device
CN108257878A (en) * 2018-01-11 2018-07-06 郑州云海信息技术有限公司 A kind of method for enhancing QFN welded encapsulation effects and QFN encapsulation

Similar Documents

Publication Publication Date Title
JPS61101067A (en) Memory module
JPH011269A (en) semiconductor equipment
JPH0730059A (en) Multichip module
JPH0496357A (en) Semiconductor device and mounting method thereof
JPH01137660A (en) Semiconductor device
KR100248147B1 (en) Semiconductor package and its socket
KR20010068513A (en) Stacked chip package comprising circuit board with windows
JPH0661289A (en) Semiconductor package and semiconductor module using same
US20070241444A1 (en) Carrier board structure with chip embedded therein and method for fabricating the same
JPS634636A (en) Semiconductor device
KR0136688B1 (en) Package having a conductor hall
JPH0297050A (en) Semiconductor integrated circuit
JP2879787B2 (en) Semiconductor package for high density surface mounting and semiconductor mounting substrate
JPS6276753A (en) Semiconductor device and manufacture thereof
JPS6016453A (en) Package for integrated circuit device
JPH02280359A (en) Semiconductor device
US20030222339A1 (en) Wiring substrate and semiconductor device
KR20000040218A (en) Multi chip package
JPH0969587A (en) Bga type semiconductor device and bga module
KR19980028087A (en) 3D semiconductor package and manufacturing method thereof
JPH01238152A (en) Semiconductor device
JP2555991B2 (en) package
JPH09107065A (en) Semiconductor device
JPH02270364A (en) Semiconductor device
JPH02268449A (en) Resin sealed type semiconductor device