JPH0488650A - 試験装置及び試験方法 - Google Patents

試験装置及び試験方法

Info

Publication number
JPH0488650A
JPH0488650A JP20413890A JP20413890A JPH0488650A JP H0488650 A JPH0488650 A JP H0488650A JP 20413890 A JP20413890 A JP 20413890A JP 20413890 A JP20413890 A JP 20413890A JP H0488650 A JPH0488650 A JP H0488650A
Authority
JP
Japan
Prior art keywords
test
identification code
burn
section
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20413890A
Other languages
English (en)
Inventor
Kazunori Onodera
小野寺 和徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20413890A priority Critical patent/JPH0488650A/ja
Publication of JPH0488650A publication Critical patent/JPH0488650A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [目次] ・概要 ・産業上の利用分野 ・従来の技術(第5図) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(第1図〜第4図) ・発明の効果 〔概要〕 試験装置及び試験方法に関し、更に詳しく言えば、半導
体装置のスクリーニングや信穀度試験を行うための試験
装置及び試験方法に関し、試験条件の設定時などに人間
が介在するために起こるエラーを防止することのできる
半導体試験装置及び試験方法を提供することを目的とし
、被試験体が設置される被試験体設置具と、前記被試験
体設置具に設置された被試験体を試験する試験手段とを
具備し、前記被試験体設置具に取りつけられ、前記被試
験体に対応する電気的に読み取り可能な識別符号を発生
して前記試験手段に供与する識別符号発生手段を含み構
成する。
〔産業上の利用分野〕
本発明は、試験装置及び試験方法に関し、更に詳しく言
えば、半導体装1のスクリーニングや寿命試験を行うた
めの試験装置及び試験方法に関する。
近年、市場ではより信頼度の高い半導体装置が要求され
ており、出荷の際の初期不良の除去や信転度予測等行う
必要から個々のデバイスについてバーンイン試験が行わ
れている。そして、これに用いる試験装置について、デ
バイスの多様化による試験条件の多様化及びコンピュー
タの普及に伴い、自動化の要望が強まりつつある。
[従来の技術] 従来例について第5図を参照しながら説明する。
同図は、従来例のバーンイン試験装置の構成を示すブコ
ノク図である。
同図において、1は半導体装置を設置するバーンインボ
ード、ソケットが複数差べられ、これらのソケットに試
験される半導体装置を挿入する。
2は試験部で、半導体装置が設置されたバーンインボー
ドIを入れる恒温槽3と、この恒温槽3の温度を制御す
る温度制御部4と、半導体装1に直流或いはパルスを含
む交流の電圧又は電流を供給する電源部5と、半導体装
置のバーンインボード1への設置異常、例えば接触不良
などを検出し、ホストコンピュータ7へ知らせる異常検
出部6とからなる。また、7は外部から人手を介して予
め所定の試験条件を入力し、この試験条件に基づき試験
部2を制御するホストコンピュータ、8は試験の経過時
間を計量するタイマ一部、9はキーボードや表示装置を
含む入出力部で、ホストコンピュータ7と接続されてい
る。
次に、このようなバーンイン試験装置を用いて行う試験
方法について同図を参照しながら説明する。
まず、半導体装置をバーンインボードlのソケットに挿
入した後、このバーンインボード1を恒温槽3内に設置
する。
次いで、半導体装置に対応する試験条件、例えば恒温槽
3の温度、半導体装置の各端子に対応する端子番号、半
導体装!に印加する電流又は電圧、試験時間、タイミン
グ情報をホストコンピュータ7に入力する。
次に、ホストコンピュータ7から各半導体装置に与えた
信号を再度ホストコンピュータ7が確認することにより
半導体装置のバーンインボード1のソケットへの設置状
態の異常の′4ify!#、例えば接触状態の良否を調
査する。異常がある場合は、半導体装置を試験用ボード
1のソケットへ設置し直す。
次いで、入力された試験条件に基づいてホストコンピュ
ータ7から恒温槽3の温度制御部4に信号を与えて恒/
IA槽3を所定の温度に保持するとともに、ホストコン
ピュータ7からtlff部5に信号を与えて半導体装置
に電圧又は電流を供給し、前記タイマ一部6により経過
時間を計量しながら試験を開始する。
次に、タイマ一部6からの経過時間データに基づく所定
時間経過の後、ホストコンビエータ7から試験部2に停
止信号を送り試験を停止する。
(発明が解決しようとする課題] ところで、ホストコンピュータ7に入力する試験条件、
例えば恒温槽3の温度、半導体装置の各端子に対応する
端子番号、半導体袋1に印加する電流又は電圧、試験時
間、タイミング情報などは試験される半導体装置毎に異
なっており、かつ人手を介して入力される。このため、
近年の半導体装置の多品種化に伴い、管理が容易では無
くなり、最悪の場合、試験条件が誤って入力されること
がある。このため、半導体装7を破壊してしまうという
問題がある。
本発明は、かかる従来例の問題点に鑑みてなされたもの
であって、試験条件の設定時などに人間が介在するため
に起こるエラーを防止することのできる半導体試験装置
を提供することを目的とするものである。
〔課題を解決するための手段] 上記課題は、第1に、複数の半導体装置を設置するバー
ンインボードと、恒温槽に複数の前記バーンインボード
を搭載する試験部と、該試験部を制御する制御部とを有
するバーンイン装置であって、該試験部は、前記バーン
インボードに取り付けられた識別符号発生手段の識別符
号を読み取る識別符号読み取り部を有し、該制御部は該
識別符号を受けて、該識別符号に対応するバーンイン時
間、バーンイン温度、半導体装置ピン位置情報、クロッ
クパルスタイミング情報、印加する電源電圧情報のうち
少なくとも1つの情報を自動的に設定してバーンインを
行うことを特徴とする試験装置によって解決され、 第2に、第1の発明に記載の識別符号発生手段がダイオ
ードマトリックス、ROM (Read OnlyMe
Ilory) 、又はディンブスイ・ンチからなること
を特徴とする試験装置によって解決され、第3に、第1
の発明に君己載の試験装置を用いて行う半導体装1のバ
ーンイン方法において、前記半導体装置に対応する電気
的に読み取り可能な識別符号を検出してこの識別符号に
対応する試験条件を自動的に設定し、その後設定された
試験条件に基づいてバーンインを行うことを特徴とする
試験方法によって解決される。
〔作用] 本発明の試験装置及び試験方法によれば、半導体装置を
設置するバーンインボードにこの半導体装置に対応する
識別符号を発生する識別符号発生手段を有し、この識別
符号がバーンインボードの設置されたバーンイン装置に
供与され、この識別符号に対応する試験条件を自動的に
設定するようにしているので、人手を介さずに確実に試
験条件の設定を行うことができる。
特に、識別符号発生手段としてROM、ダイオードマト
リクス及びデイツプスイッチなどを用いることにより、
電気的に簡単に読み取ることができる。
これにより、エラーを大幅に低減することができる。
〔実施例] 以下、図面を参照しながら本発明の実施例について説明
する。
第1図は、本発明の実施例の試験装置の構成について示
すブロック図で、図中符号工0は半導体装置11を設置
するバーンインボードで、試験される半導体装置に対応
する識別符号を発生するEFROM (識別符号発生手
段)18を有する。
また、27はバーンイン装置で試験部12と制御部22
とから構成される。
更に、試験部12は、半導体装置11が設置されたバー
ンインボード10を入れる恒温槽13と、この恒温槽1
3の温度を制御する温度制御部14と、半導体装置11
に直流或いはパルスを含む交流の電圧又は電流を供給す
るtR部15と、半導体装置のバーンインボードlOへ
の設置異常、例えば接触不良やソケットの端子と半導体
装置のピンとの不一致などを検出し、ホストコンピュー
タ19へ知らせる異常検出部16と、識別符号発生手段
1日の識別符号を読み取る識別符号読取り部17とから
なる。
また、制御部22は、予め前記識別符号に対応する所定
の試験条件が記憶されたホストコンピュータ19と、試
験の経過時間を計量するタイマー部20と、キーボード
や表示装置を含む入出力部21とからなり、ホストコン
ピュータ19は、前記識別符号読取り部17に読み取ら
れた識別符号を検出し、この識別符号に対応する試験条
件に基づき試験部12を制御する。
第2図は、本発明の実施例に係るバーンインボ−ド10
の詳細を説明する平面図で、図中符号23は接続端子2
4a〜24hを介して試験部12と接続する接続部であ
る。これらの接続端子24a〜24hの中、数個の端子
を利用してEPROM(Electrical Pro
gramable Read 0nly Memory
  : 識別符号発生手段)18が接続され、これらの
端子を介してEFROMlBから第1図の識別符号読取
り部17に識別符号が読み取られる。更に、他の端子を
介して電源部15から試験条件に基づいて電圧や電流が
半導体装置11に供給される。
また、第3図は、本発明の実施例に係るバーンイン試験
装置を具体的に示す斜視図で、恒温槽13と制御部22
/温度制御部14/電源部15/異常検出部16/gi
別符号読取り部エフとが一体的に作製されている。図中
符号25は恒温槽13と制御部22/温度制御部14/
電源部15/異常検出部16/!!別符号読取り部17
とを断熱するための断熱ゴムからなる断熱壁、26はバ
ーンインボード10の接続部23を挿入して電源部15
/異常検出部16/1Ili別符号読取り部17と接続
するために断熱壁25に設けられた接続部挿入口で、こ
れによりEPROMI8等を熱から保護する。
次に、このようなバーンイン試験装置を用いて行う本発
明の実施例の試験方法について第1図〜第4図を参照し
ながら説明する。第4図にこの試験方法のフローチャー
トを示す。
まず、半導体装置11をバーンインボード10のソケッ
トに挿入した(第2図)後、この試験用ボード10を恒
温槽13の断熱壁25の接続部挿入口26を介して電源
部15/異常検出部16/識別符号読取り部17と接続
する。
次に、バーンインボード10に取りつけられたEFRO
MlBから識別符号読取り部17が識別符号を読み取る
次いで、読み取られた識別符号をホストコンピュータ1
9が識別符号読取り部17から受取り、識別符号に対応
する、即ち試験しようとする半導体装′l111に対応
する試験条件をホストコンピュータ19の記憶部から読
み出す。必要な試験条件として、例えば試験時間、恒温
槽13の温度、半導体装111の各端子番号と端子の機
能、半導体装置11に印加する電流又は電圧の値、及び
これらの電流又は電圧の印加のタイミング情報などがあ
る。
次に、上記の試験条件に基づき、ホストコンピュータ1
9の指示により電源部15から各半導体装置11に与え
た検出信号を異常検出部16を介して再度ホストコンピ
ュータ19が確認することにより半導体装置11の試験
用ボード10のソケットへの設置状態の異常のを無、例
えば接触状態の良否や半導体装置11の各端子が接続す
べきソケットの端子と正常に対応しているか否か等を調
査する。異常がある場合は、半導体装置11をバーンイ
ンボード10のソケットへ設置し直す。
次いで、読み出された試験条件に基づいてホストコンピ
ュータ19から恒温槽13の温度制御部14に命令信号
を与えて恒温槽13を所定の温度に保持するとともに、
ホストコンピュータ19から電源部工5に命令信号を与
えて半導体装置11に所定の電圧又は電流を供給し、前
記タイマ一部20により経過時間を計量しながら試験を
開始する。
次に、タイマ一部20からの経過時間データに基づく所
定時間経過の後、ホストコンピュータ19から試験部1
2に停止信号を送り、試験を停止する。
以上のように、本発明の実施例の試験装置及び試験方法
によれば、試験しようとする半導体装置11が設!され
るバーンインボード10にこの半導体装置11と対応す
る電気的に読み取り可能な識別符号を発生するEPRO
MI 8が取りつけられている。そして、予め種々の半
導体装置に対応する試験条件の記憶されたホストコンピ
ュータ19が試験開始前にこの識別符号を読み取り、こ
れらの試験条件のうちからこの識別符号に対応する試験
条件を読み出すようにしているので、人手を介さずに確
実に試験条件の設定を行うことができる。
これにより、エラーを大幅に低減することができる。
なお、本発明の実施例では、識別符号発生手段としてE
FROM18を用いているが、ダイオードマトリクスや
更に簡単なワイヤのみを用いて作成されたマトリンクス
、或いはディップスイ・7チなと電気的に読み取り可能
な他の手段を用いることもできる。
また、EFROM28には識別符号のデータのみメモリ
しているが、このほかに試験条件そのものをメモリして
おき、ホストコンピュータ19にこれを転送することに
より半導体嘘中11に対応する試験条件を設定すること
も可能である。
〔発明の効果〕
以上のように、本発明の試験装置及び試験方法によれば
、半導体装置を設置するバーンインボードに半導体装置
と対応する識別符号を発生する識別符号発生手段を存し
、試験手段を構成する予め試験条件の記憶された例えば
ホストコンピュータがこれを読み取り、識別符号に対応
する試験条件を設定しているので、人手を介さずに碑′
¥にJλ騒条件の設定を行うことができる。
特に、ROM、ダイオードマトリクス及びデイツプスイ
ンチなどを用いることにより、電気的に簡単に読み取る
ことができる。
これにより、エラーを大幅に低減することができる。
【図面の簡単な説明】
第1図は、本発明の実施例のバーンイン試験装置の構成
を示すブロック図、 第企図は、本発明の実施例に係るバーンインボードの平
面図、 第3図は、本発明の実施例のバーンイン試験装置の斜視
図、 第4図は、本発明の実施例の試験方法について説明する
フローチャート、 第5図は、従来例のバーンイン試験装置の構成を示すブ
ロック図である。 〔符号の説明] 1、工0・・・バーンインボード、 2.12・・・試験部、 3.13・・・恒温槽、 4.14・・・温度制御部、 5.15・・・電源部、 6.16・・・異常検出部、 7・・・ホストコンピュータ、 8.20・・・タイマ一部、 9.21・・・人出力部、 11・・・半導体装置、 18・・・EFROM (識別符号発生手段)、22・
・・制御部、 23・・・接続部、 24 a 〜24 h−接続端子a−h、25・・・断
熱壁、 26・・・接続部挿入口、 27・・・バーンイン装置。

Claims (2)

    【特許請求の範囲】
  1. (1)複数の半導体装置を設置するバーンインボードと
    、恒温槽に複数の前記バーンインボードを搭載する試験
    部と、該試験部を制御する制御部とを有するバーンイン
    装置であって、 該試験部は、前記バーンインボードに取り付けられた識
    別符号発生手段の識別符号を読み取る識別符号読み取り
    部を有し、 該制御部は該識別符号を受けて、該識別符号に対応する
    バーンイン時間、バーンイン温度、半導体装置ピン位置
    情報、クロックパルスタイミング情報、印加する電源電
    圧情報のうち少なくとも1つの情報を自動的に設定して
    バーンインを行うことを特徴とする試験装置。
  2. (2)請求項1記載の試験装置を用いて行う半導体装置
    の試験方法において、 前記半導体装置に対応する電気的に読み取り可能な識別
    符号を検出してこの識別符号に対応する試験条件を自動
    的に設定し、その後設定された試験条件に基づいてバー
    ンインを行うことを特徴とする試験方法。
JP20413890A 1990-07-31 1990-07-31 試験装置及び試験方法 Pending JPH0488650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20413890A JPH0488650A (ja) 1990-07-31 1990-07-31 試験装置及び試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20413890A JPH0488650A (ja) 1990-07-31 1990-07-31 試験装置及び試験方法

Publications (1)

Publication Number Publication Date
JPH0488650A true JPH0488650A (ja) 1992-03-23

Family

ID=16485468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20413890A Pending JPH0488650A (ja) 1990-07-31 1990-07-31 試験装置及び試験方法

Country Status (1)

Country Link
JP (1) JPH0488650A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139144A (ja) * 1994-11-11 1996-05-31 Nec Corp Ic分類挿抜機
JP2007263732A (ja) * 2006-03-28 2007-10-11 Kawasaki Microelectronics Kk 半導体装置用dutボードおよびテスタ
JP2008116220A (ja) * 2006-11-01 2008-05-22 Syswave Corp 半導体試験装置
JP2010127906A (ja) * 2008-12-01 2010-06-10 Nippon Gaataa Kk 電子部品の分類装置、電子部品を収容する容器の誤配置を判定する装置及び方法、プログラム
WO2018207270A1 (ja) * 2017-05-09 2018-11-15 株式会社ダイチューテクノロジーズ 記憶媒体の評価試験装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139144A (ja) * 1994-11-11 1996-05-31 Nec Corp Ic分類挿抜機
JP2007263732A (ja) * 2006-03-28 2007-10-11 Kawasaki Microelectronics Kk 半導体装置用dutボードおよびテスタ
JP2008116220A (ja) * 2006-11-01 2008-05-22 Syswave Corp 半導体試験装置
JP2010127906A (ja) * 2008-12-01 2010-06-10 Nippon Gaataa Kk 電子部品の分類装置、電子部品を収容する容器の誤配置を判定する装置及び方法、プログラム
WO2018207270A1 (ja) * 2017-05-09 2018-11-15 株式会社ダイチューテクノロジーズ 記憶媒体の評価試験装置
JPWO2018207270A1 (ja) * 2017-05-09 2020-03-19 株式会社ダイチューテクノロジーズ 記憶媒体の評価試験装置

Similar Documents

Publication Publication Date Title
TWI417555B (zh) 群組電路模組中自我測試,監控和診斷程式
US8441766B2 (en) Apparatus for fault tolerant digital outputs
US4771428A (en) Circuit testing system
US5208976A (en) Apparatus and method for assembling circuit structures
CN113866611A (zh) 用于dsp芯片电路可靠性的自动上下电测试系统及方法
JPH0488650A (ja) 試験装置及び試験方法
JP6138376B2 (ja) プログラマブルロジックコントローラシステムの中央演算処理ユニット
CN217766640U (zh) 一种老化测试系统
CN112460057A (zh) 风扇电路检测系统及其检测方法
US4931742A (en) Self-protecting power bus testing system
JPH11271397A (ja) Ic試験装置
JP2001091571A (ja) 信頼性試験装置及び信頼性試験方法
JPH1091538A (ja) バックアップ用バッテリーの寿命検出方法および装置
KR100225192B1 (ko) 복수개의 배선기판을 갖는 전자기기
US20080024139A1 (en) Device and a Method for Testing At Least One Conductive Joint Forming an Electrical Connection Between an Electrical Component and a Printed Circuit
JP5278267B2 (ja) エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法
TWI837998B (zh) 訊號切換及驗證裝置和訊號驗證系統
KR0175828B1 (ko) 부하 자기진단장치
KR100271104B1 (ko) 반도체식 논리회로 기판 검사장치
JP2000347728A (ja) 制御機器試験装置
JPH06186281A (ja) 信頼性評価用ボードおよびバーンイン装置
KR0156110B1 (ko) 자동원격 검침기의 단말기 동작여부 체크방법
JPS6010533A (ja) リレ−の動作診断回路
KR100642127B1 (ko) 기판점검장비의 전원제어장치 및 방법
JPH03239976A (ja) バーンイン試験用印加電圧選択方式