JPH0488564A - Verifier for integrated circuit - Google Patents

Verifier for integrated circuit

Info

Publication number
JPH0488564A
JPH0488564A JP2204137A JP20413790A JPH0488564A JP H0488564 A JPH0488564 A JP H0488564A JP 2204137 A JP2204137 A JP 2204137A JP 20413790 A JP20413790 A JP 20413790A JP H0488564 A JPH0488564 A JP H0488564A
Authority
JP
Japan
Prior art keywords
output
section
net
event
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2204137A
Other languages
Japanese (ja)
Inventor
Hitoshi Nishimura
仁志 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NISHIMURA GIKEN KK
Original Assignee
NISHIMURA GIKEN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NISHIMURA GIKEN KK filed Critical NISHIMURA GIKEN KK
Priority to JP2204137A priority Critical patent/JPH0488564A/en
Publication of JPH0488564A publication Critical patent/JPH0488564A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To verify a function in the design stage of a circuit by updating the element function of the circuit by updated wiring status, updating the output status of an element by operating an updated element function, and repeating such operation. CONSTITUTION:A rotary ring type event storage(CRIM) 6 stores an event signal as identifying by the position of registration, the difference and the value of input time, and outputs a storage signal to a net state updating part(NR) 7 corresponding to the rotation of the signal. The NR 7 updates net information by the output of the CRIM 6 at need. An element updating part(CIR) 10 decides which element is set in an operating state when the net information is inputted. An element evaluation part(CE) 12 judges how the element should be functioned by the output of the CIR 10. An element output updating part 5 updates the operating status of the element by the output of the CE 12, and also, outputs an output signal to an event selection part 4. A signal is outputted from the NR 7 to specific equipment at need as repeating such operation, thereby, the verification of circuit design can be performed.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、例えば、自動販売機等の特定の用途向けの
集積回路が正常に動作するかどうかを検証するための検
証装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a verification device for verifying whether an integrated circuit for a specific application such as a vending machine operates normally.

(従来の技術とその課題) 従来には、特定の用途向けの集積回路が正常に動作する
かどうかを検証する装置が全くなかった。
(Prior Art and its Problems) Conventionally, there has been no equipment for verifying whether integrated circuits for specific applications operate normally.

そのために従来は、特定の用途向けの集積回路が正常に
機能するかどうかは、実際にそれを作ってみなければ分
らないというのが実情であった。
For this reason, in the past, the reality was that it was impossible to know whether an integrated circuit for a specific application would function properly until it was actually manufactured.

しかも、それを作り上げるには、次のステップを踏まな
ければならなかった。つまり、まず最初に回路設計をし
てブレッドボードを作成し、そのブレッドボードで設計
そのものかうまくいっているかどうかをテストする。
Moreover, in order to create it, I had to take the following steps. In other words, first design the circuit, create a breadboard, and test on the breadboard whether the design itself is working or not.

このプレットボードを作り上げるのにだいたい1〜2力
月を必要とする。したがって、この段階で当該回路が正
常に機能しなければ、また、ブレッドボードを作り直さ
なければならない。
It takes about 1-2 months to create this pretboard. Therefore, if the circuit does not function properly at this stage, the breadboard must be rebuilt.

上記ブレッドポートによるテストがうまくいけば、次に
、カスタマ−サンプルを作成して、ふたたびテストを繰
り返し、最終的に量産品にまでもっていく。
If the above breadport test goes well, we will then create a customer sample, repeat the test, and finally mass-produce the product.

上記のようにした従来の方法では、当該回路を実際に作
り上げるまで、それか正常に機能するかどうか分らない
という問題かあった。
With the conventional method as described above, there is a problem in that it is not known whether or not the circuit will function properly until the circuit is actually constructed.

しかも、ブレッドホードやカスタマ−サンフルの段階で
正常に機能しないことか分れば、また、設計の段階から
見向さなければならす、その手間暇が膨大になるという
問題もあった。
Furthermore, if it is found that the system does not function properly at the bread hoarding or customer sample stage, there is a problem in that it requires a great deal of time and effort to look into the problem from the design stage.

この発明の目的は、用途を特定した集積回路の設計の段
階で、それが正常に機能するかどうかを検証できる装置
を提供することである。
An object of the present invention is to provide a device that can verify whether or not an integrated circuit functions normally at the stage of designing an integrated circuit that has a specific application.

(課題を解決するための手段) この発明は、集積回路の素子の機能を記憶する素子記憶
部と、集積回路の配線状況を記憶するネット記憶部と、
イベント信号を選択的に入力するイベント選択部と、こ
のイベント選択部からのイベント信号を、登録のポジシ
ョン、入力時間の差およびその値によって識別しなから
記憶するとともに、その回転に応じて記憶信号を出力す
る回転リング式イベント記憶部と、上記ネット記憶部に
接続され、そのネット記憶部からのネット情報を、回転
リング式イベント記憶部からの出力信号に応じて更新す
るネット状態更新部と、上記素子記憶部に接続され、そ
の素子記憶部からの素子情報を、上記ネット状態更新部
からの出力信号に応じて更新する素子入力更新部と、こ
の素子入力更新部からの出力信号に応じて、各素子をど
のように動作させるかを決める素子評価部と、この素子
評価部の出力信号に応じて、素子の出力状況を更新する
とともに、その信号を前記イベント選択部に出力する素
子出力更新部と、この素子出力更新部の更新状況を記憶
するとともに、その記憶した素子の出力状況を素子出力
更新部に出力する素子出力記憶部と、を備えた点に特徴
を有する。
(Means for Solving the Problems) The present invention includes an element storage section that stores the functions of elements of an integrated circuit, a net storage section that stores the wiring status of the integrated circuit,
An event selection section that selectively inputs event signals; and an event selection section that identifies and stores event signals from the event selection section based on registration positions, input time differences, and their values; a rotating ring type event storage unit that outputs the above, and a net status updating unit connected to the net storage unit and updating the net information from the net storage unit in accordance with an output signal from the rotating ring type event storage unit; an element input update section that is connected to the element storage section and updates the element information from the element storage section in response to an output signal from the net state update section; , an element evaluation unit that determines how to operate each element, and an element output update that updates the output status of the element according to the output signal of this element evaluation unit and outputs the signal to the event selection unit. The present invention is characterized in that it includes an element output storage unit that stores the update status of the element output update unit and outputs the stored output status of the element to the element output update unit.

(本発明の作用) 設計した回路の内容は、ネット記憶部と素子記憶部とに
あらかじめ入力しておく。
(Operation of the present invention) The contents of the designed circuit are input in advance to the net storage section and the element storage section.

そして、外部からイベント信号か入力されると、その入
力信号は、回転リング式イベント記憶部に記憶される。
When an event signal is input from the outside, the input signal is stored in the rotating ring type event storage section.

この回転リング式イベント記憶部は、登録のポジション
、入力時間の差およびその値によって、その信号の識別
しながら記憶する。そして、その回転に応じて記憶信号
をネット状態更新部に出力する。
This rotating ring type event storage unit stores the signal while identifying it based on the registration position, input time difference, and its value. Then, according to the rotation, a storage signal is output to the net state update section.

ネット状態更新部には、あうかしめ記憶されたネット記
憶部のネット情報が記憶されている。そして、この情報
は、上記回転リング゛式イベント記憶部からの出力信号
によってそのつど更新されるとともに、その更新された
ネット情報は、ネット記憶部に再び記憶される。
The network status update unit stores the network information stored in the network storage unit that has been securely stored. This information is updated each time by an output signal from the rotating ring type event storage section, and the updated net information is stored again in the net storage section.

ネット状態更新部で更新されたネット情報は、素子入力
更新部に入力される。この素子入力更新部には、当該回
路における各素子の状況が、素子記憶部から入力してい
る。このようにした素子入力更新部に上記ネット情報が
入力すると、どの素子か動作状態になったかを判定し、
素子記憶部で記憶された素子の状況を更新する。
The net information updated by the net state update section is input to the element input update section. The status of each element in the circuit is input to the element input updating unit from the element storage unit. When the above net information is input to the element input update unit configured as above, it determines which element is in the operating state,
Update the status of the element stored in the element storage unit.

この素子入力更新部からの出力信号によって、素子評価
部が機能し、当該素子をどのように機能させるかを判断
する。
The element evaluation section functions based on the output signal from the element input updating section, and determines how the element should function.

この素子評価部の出力信号に応じて所定の素子が動作す
るとともに、その状況は素子出力更新部で更新されて素
子出力記憶部に記憶される。
A predetermined element operates according to the output signal of the element evaluation section, and its status is updated by the element output updating section and stored in the element output storage section.

さらに、この素子出力更新部からの出力信号は、イベン
ト選択部に入力され再び回転リング式イベント記憶部に
入力される。
Further, the output signal from the element output updating section is input to the event selection section and then input again to the rotating ring type event storage section.

上記の動作を繰り返しなから、そのつとネット状態更新
部から、例えば、自動販売機等の特定の器機に信号か出
力される。
As the above operation is repeated, a signal is output from the network status update section to a specific device such as a vending machine.

このように信号を受けた特定の器機か、所期の動作をし
なければ、当該回路か正常に機能しないことになり、設
計の段階にミスかあることか分る。反対に、当該器機か
正常に機能すれば、当該回路の設計か間違っていないこ
とか分る。
If a specific device that receives a signal does not operate as expected, the circuit in question will not function properly, indicating that there was a mistake in the design stage. On the other hand, if the device in question functions normally, it can be determined that the design of the circuit in question is correct.

(本発明の効果) この発明の検証装置によれば、回路設計の段階で、それ
が正常に機能するかどうかか分るので、従来のように、
当該回路の正否を判定するのに長時間かかるという問題
か一気に解消される。
(Effects of the Present Invention) According to the verification device of the present invention, it is possible to determine whether or not the circuit functions normally at the stage of circuit design.
The problem of it taking a long time to determine whether the circuit is correct or not is solved at once.

(本発明の実施例) 第1図に示した実施例は、シュミレーション部aに対し
て、外部イベント抽出部1、イベント外部送出部2及び
実時間時計3を接続している。
(Embodiment of the present invention) In the embodiment shown in FIG. 1, an external event extraction section 1, an external event transmission section 2, and a real time clock 3 are connected to the simulation section a.

外部イベント抽出部1は、例えば、図示していない自動
販売機等の特定の器機に接続し、コインを入れたなどの
信号を抽出してシュミレーション部aに送信するもので
ある。イベント外部送出部2は、シュミレーション部a
から出力された信号を、上記特定の器機に伝達するため
のものである。
The external event extraction section 1 is connected to a specific device such as a vending machine (not shown), and extracts a signal indicating that a coin has been inserted, and sends it to the simulation section a. The event external sending unit 2 includes a simulation unit a
This is for transmitting the signals output from the device to the specific equipment mentioned above.

実時間時計3は、シュミレーション部aの動作を実際の
時計時間に合せるように機能するものである。
The real time clock 3 functions to synchronize the operation of the simulation section a with the actual clock time.

上記シュミレーション部aの構成は次のとおりである。The configuration of the simulation section a is as follows.

外部イベント抽出部1の信号はイベント選択部4に入力
する。ただし、このイベント選択部4には、後で説明す
る素子出力更新部5からの信号も入力する。そして、外
部イベント抽出部1と素子出力更新部5との両方から信
号が入力したときには、時間的に古い方の信号を優先し
て回転リング式イベント記憶部6に入力する。
The signal from the external event extractor 1 is input to the event selector 4. However, this event selection section 4 also receives a signal from an element output updating section 5, which will be described later. When signals are input from both the external event extractor 1 and the element output updater 5, the older signal is given priority and input to the rotating ring event storage 6.

回転リング式イベント記憶部6は、イベント選択部4か
らのイベント信号を、登録のポジション、入力時間の差
およびその値によって識別しなから記憶するとともに、
その回転に応じて記憶イ;−号をネット状態更新部7に
出力する。
The rotating ring type event storage section 6 stores the event signal from the event selection section 4 without identifying it by the registered position, input time difference, and its value.
In accordance with the rotation, a memory number is output to the net state updating section 7.

なお、この回転リング式イベント記憶部6には、オーハ
ーフローイベント記憶部8か接続されている。このオー
ハーフローイベント記憶部8は、先入れ先出し機構骨の
記憶部で、回転リング式イベント記憶部6からはみ出た
イベント信号を記憶しておく。そして、回転リング式イ
ベント記憶部6か回転している過程で、このオーハーフ
ローイベント記憶部8に抽出データかあれば、それを記
憶部6か抽出してネット状態更新部7に出力する。
Note that an overflow event storage section 8 is also connected to the rotating ring type event storage section 6. This overflow event storage section 8 is a storage section based on a first-in, first-out mechanism, and stores event signals overflowing from the rotating ring type event storage section 6. If there is extracted data in the overflow event storage section 8 while the rotating ring type event storage section 6 is rotating, it is extracted from the storage section 6 and output to the net state update section 7.

回転リング゛式イベント記憶部6からの信号を受けるネ
ット状態更新部7は、ネット記憶部9に接続されている
。このネット記憶部9は、当該回路の部品間を接続する
配線に相当するネットデータをあらかしめ記憶している
。そして、ネット状態更新部7は、回転リング式イベン
ト記憶部6の出力信号に応じて、あらかじめ記憶された
ネット情報を更新し、それをネット記憶部9にふたたび
登録するものである。
A net status update section 7 that receives signals from the rotating ring type event storage section 6 is connected to the net storage section 9 . This net storage section 9 roughly stores net data corresponding to wiring connecting the components of the circuit. Then, the net status update section 7 updates the previously stored net information in accordance with the output signal of the rotating ring type event storage section 6, and registers it in the net storage section 9 again.

さらに、このネット状態更新部7は、素子入力更新部1
0に接続しているが、この素子入力更新部10は、素子
記憶部11に接続している。この素子記憶部11は、当
該回路の電気信号を処理する部品に相当する素子データ
をあらかじめ記憶するとともに、その素子データを上記
素子入力部10にも入力する。
Furthermore, this net state update section 7 includes the element input update section 1
0, this element input update section 10 is connected to an element storage section 11. The element storage section 11 stores in advance element data corresponding to components that process electrical signals of the circuit, and also inputs the element data to the element input section 10.

そして、上記のようにネット状態更新部7からからの信
号に応じて、あらかじめ記憶された素子データを更新す
るとともに、その更新データを素子評価部12に出力す
る。
Then, as described above, the element data stored in advance is updated in accordance with the signal from the net state update section 7, and the updated data is output to the element evaluation section 12.

この素子評価部12では、素子入力更新部10から圧力
された素子データを評価して、所定の素子の圧力を決め
るとともに、その素子データを素子記憶部11と素子出
力更新部5に送出する。
The element evaluation section 12 evaluates the element data pressed from the element input update section 10 to determine the pressure of a predetermined element, and sends the element data to the element storage section 11 and the element output update section 5.

素子出力更新部5では、素子データにもとづいてイベン
トデータを生成するとともに、そのイベントデータをイ
ベント選択部4と素子出力記憶部13に送出する。
The element output update section 5 generates event data based on the element data, and sends the event data to the event selection section 4 and the element output storage section 13.

次のこの実施例の作用を説明する。Next, the operation of this embodiment will be explained.

設計した回路の内容は、ネット記憶部9と素子記憶部1
1とにあらかじめ入力しておく。
The contents of the designed circuit are stored in the net storage section 9 and the element storage section 1.
1 in advance.

そして、外部からイベント信号が入力されると、その入
力信号は、回転リング式イベント記憶部6に記憶される
。この回転リング式イベント記憶部6は、登録のポジシ
ョン、入力時間の差およびその値によって、その信号の
識別しながら記憶する。そして、その回転に応じて記憶
信号をネット状態更新部7に出力する。
When an event signal is input from the outside, the input signal is stored in the rotating ring type event storage section 6. The rotating ring type event storage section 6 stores the signals while identifying them based on the registered position, input time difference, and its value. Then, a storage signal is output to the net state updating section 7 in accordance with the rotation.

なお、回転リング式イベント記憶部6は、ネット状態更
新部7ヘイベントデータを1回以上送出した後、その記
憶機構を回転させる直前に、素子評価部12を直接駆動
し、当該回路の全素子出力の信号値を安定させる。
In addition, after the rotating ring type event storage unit 6 sends event data to the net state updating unit 7 at least once, immediately before rotating the storage mechanism, the rotating ring type event storage unit 6 directly drives the element evaluation unit 12 to update all the elements of the circuit. Stabilize the output signal value.

ネット状態更新部7には、あらかじめ記憶されたネット
記憶部9のネット情報か記憶されている。そして、この
情報は、上記回転リング式イベント記憶部6からの出力
信号によってそのつど更新されるとともに、その更新さ
れたネット情報は、ネット記憶部9に再び記憶される。
The net status update section 7 stores the net information stored in the net storage section 9 in advance. This information is updated each time by an output signal from the rotating ring type event storage section 6, and the updated net information is stored again in the net storage section 9.

ネット状態更新部7で更新されたネット情報は、素子入
力更新部10に入力される。この素子入力更新部10に
は、当該回路における各素子の状況か、素子記憶部11
から入力している。このようにした素子入力更新部10
に上記ネット情報か入力すると、との素子が動作状態に
なったかを判定する。
The net information updated by the net state update section 7 is input to the element input update section 10. This element input updating unit 10 stores the status of each element in the circuit, the element storage unit 11
I am inputting from. Element input update unit 10 configured as described above
When the above net information is input to , it is determined whether the element is in an operating state.

この素子入力更新部10からの出力信号によって、素子
評価部12か素子テークを評価し、当該素子をどのよう
に機能させるかを判断する。そして、その素子データの
評価結果を素子記憶部11に記憶させる。
Based on the output signal from the element input updating section 10, the element evaluation section 12 evaluates the element take and determines how the element should function. Then, the evaluation result of the element data is stored in the element storage section 11.

この素子評価部12の出力信号に応じて所定の素子が動
作するとともに、その状況は素子出力更新部5で更新さ
れて素子出力記憶部13に記憶される。
A predetermined element operates according to the output signal of the element evaluation section 12, and its status is updated by the element output updating section 5 and stored in the element output storage section 13.

さらに、この素子出力更新部5からの出力イエ号は、イ
ベント選択部4に入力され再び回転リング式イベント記
憶部6に入力される。
Further, the output No. from the element output updating section 5 is inputted to the event selection section 4 and then inputted again to the rotating ring type event storage section 6.

上記の動作を繰り返しなから、そのつとネット状態更新
部7から、例えば、自動販売機等の特定の器機に信号が
出力される。
As the above operation is repeated, a signal is outputted from the network status update section 7 to a specific device such as a vending machine.

このように信号を受けた特定の器機が、所期の動作をし
なければ、当該回路が正常に機能しないことになり、設
計の段階にミスがあることか分る。反対に、当該器機が
正常に機能すれば、当該回路の設計が間違っていないこ
とが分る。
If a specific device that receives a signal does not operate as expected, the circuit will not function properly, indicating that there was a mistake in the design stage. On the other hand, if the device functions normally, it can be seen that the design of the circuit is correct.

このように当該回路の設計段階で、それか正常に機能す
るかどうかを判定できるので、従来のように、当該回路
の正否を判定するのに長時間かかるという問題が一気に
解消される。
In this way, it is possible to determine whether the circuit functions normally at the design stage of the circuit, thereby eliminating the conventional problem of taking a long time to determine whether the circuit is correct or not.

【図面の簡単な説明】[Brief explanation of drawings]

図面第1図はこの発明の実施例を示す回路図である。 4−イベント選択部、5・・・素子出力更新部、6・一
回転リング式イベント記憶部、7・・・ネット状態更新
部、9・−ネット記憶部、10−・・素子入力更新部、
11−素子記憶部、12−・・素子評価部、13・・・
素子出力記憶部。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. 4-Event selection unit, 5-Element output update unit, 6-Single rotation ring type event storage unit, 7-Net status update unit, 9-Net storage unit, 10-Element input update unit,
11-Element storage unit, 12-Element evaluation unit, 13...
Element output storage section.

Claims (1)

【特許請求の範囲】 集積回路の素子の機能を記憶する素子記憶部と、 集積回路の配線状況を記憶するネット記憶部と、 イベント信号を選択的に入力するイベント選択部と、 このイベント選択部からのイベント信号を、登録のポジ
ション、入力時間の差およびその値によって識別しなが
ら記憶するとともに、その回転に応じて記憶信号を出力
する回転リング式イベント記憶部と、 上記ネット記憶部に接続され、そのネット記憶部からの
ネット情報を、回転リング式イベント記憶部からの出力
信号に応じて更新するネット状態更新部と、 上記素子記憶部に接続され、その素子記憶部からの素子
情報を、上記ネット状態更新部からの出力信号に応じて
更新する素子入力更新部と、この素子入力更新部からの
出力信号に応じて、各素子をどのように動作させるかを
決める素子評価部と、 この素子評価部の出力信号に応じて、素子の出力状況を
更新するとともに、その信号を前記イベント選択部に出
力する素子出力更新部と、 この素子出力更新部の更新状況を記憶するとともに、そ
の記憶した素子の出力状況を素子出力更新部に出力する
素子出力記憶部と、 を備えてなる集積回路用検証装置。
[Scope of Claims] An element storage section that stores functions of elements of an integrated circuit, a net storage section that stores wiring conditions of the integrated circuit, an event selection section that selectively inputs event signals, and the event selection section. A rotating ring-type event storage unit that stores event signals from the 2000 while identifying them based on registered positions, input time differences, and their values, and outputs storage signals in accordance with the rotation of the ring; , a net status update unit that updates the net information from the net storage unit according to the output signal from the rotating ring event storage unit; and a net status update unit that is connected to the element storage unit and updates the element information from the element storage unit. an element input updating section that updates according to the output signal from the net state updating section; an element evaluation section that decides how to operate each element according to the output signal from the element input updating section; an element output updating unit that updates the output status of the element according to an output signal of the element evaluation unit and outputs the signal to the event selection unit; and an element output updating unit that stores the updated status of the element output updating unit and stores the updated status. An integrated circuit verification device comprising: an element output storage unit that outputs the output status of the element to an element output update unit.
JP2204137A 1990-08-01 1990-08-01 Verifier for integrated circuit Pending JPH0488564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2204137A JPH0488564A (en) 1990-08-01 1990-08-01 Verifier for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2204137A JPH0488564A (en) 1990-08-01 1990-08-01 Verifier for integrated circuit

Publications (1)

Publication Number Publication Date
JPH0488564A true JPH0488564A (en) 1992-03-23

Family

ID=16485450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2204137A Pending JPH0488564A (en) 1990-08-01 1990-08-01 Verifier for integrated circuit

Country Status (1)

Country Link
JP (1) JPH0488564A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8413994B2 (en) 2006-02-27 2013-04-09 Trelleborg Sealing Solutions Germany Gmbh Sealing system with pressure relief elements and use of a sealing system for producing a pressure cascade in an intermediate space

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814257A (en) * 1981-07-17 1983-01-27 Fujitsu Ltd Data processor for logical simulation
JPS647134A (en) * 1987-06-30 1989-01-11 Matsushita Electric Industrial Co Ltd Logic simulation method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814257A (en) * 1981-07-17 1983-01-27 Fujitsu Ltd Data processor for logical simulation
JPS647134A (en) * 1987-06-30 1989-01-11 Matsushita Electric Industrial Co Ltd Logic simulation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8413994B2 (en) 2006-02-27 2013-04-09 Trelleborg Sealing Solutions Germany Gmbh Sealing system with pressure relief elements and use of a sealing system for producing a pressure cascade in an intermediate space

Similar Documents

Publication Publication Date Title
US5282146A (en) Test assistant system for logical design process
US4922445A (en) Logic circuit simulation method
JPH0488564A (en) Verifier for integrated circuit
CN119514478A (en) Interrupt register processing method, device, product, equipment and medium
JP2000195960A (en) Apparatus and method for calculating delay of semiconductor integrated circuit and apparatus and method for verifying timing
US7072821B1 (en) Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit
JP3196985B2 (en) Data path display device
JPS6149702B2 (en)
US20110191739A1 (en) Circuit design method, circuit design system, and recording medium
JP3219066B2 (en) Analog part deletion information addition system
JP4194959B2 (en) Simulation analysis system, accelerator device and emulator device
JPH05242179A (en) Circuit diagram editor system
Ward Design Methods for Digital Circuits
JPH05312905A (en) Circuit simulating apparatus
JP2811686B2 (en) Control condition processing method in logic circuit simulation
JPH0778195A (en) Data updating system in circuit design cad
JPH05341004A (en) Logical simulation device
JPH04256070A (en) Logical verification system
JP3640684B2 (en) Test sequence generation device and testability design device
JPH05266126A (en) Test data terminal name conversion method
JPH0444175A (en) Logical simulation system
JPH0756980A (en) Library verifying device
JPH01193942A (en) Self-diagnosis method for signal processing circuits
JPH10254923A (en) Logic circuit verifying device
JPH03288270A (en) Logic simulation device