JPH0487414A - Cr oscillating circuit - Google Patents

Cr oscillating circuit

Info

Publication number
JPH0487414A
JPH0487414A JP2201130A JP20113090A JPH0487414A JP H0487414 A JPH0487414 A JP H0487414A JP 2201130 A JP2201130 A JP 2201130A JP 20113090 A JP20113090 A JP 20113090A JP H0487414 A JPH0487414 A JP H0487414A
Authority
JP
Japan
Prior art keywords
comparator
output
circuit
transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2201130A
Other languages
Japanese (ja)
Other versions
JP3194738B2 (en
Inventor
Misao Furuya
操 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP20113090A priority Critical patent/JP3194738B2/en
Publication of JPH0487414A publication Critical patent/JPH0487414A/en
Application granted granted Critical
Publication of JP3194738B2 publication Critical patent/JP3194738B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enlarge the utilization range of a power supply voltage by combining a first comparator having a PNP input stage and a second comparator having an NPN input stage, and connecting an NPN type active element and a PNP type active element to an output of the former and an output of the latter, respectively. CONSTITUTION:When a power source VCC is applied, an output of a second comparator 12 becomes a low level, a first transistor Q1 is turned on, and an output terminal TOUT becomes high. However,an output of 11 is a low level and a second transistor Q2 remains turned off. Therefore, a capacitor C1 is charged through a fourth resistor R4, and when its charging voltage exceeds a prescribed value, outputs of 11 and 12 become a high level and Q2 is tuned on, and Q1 is tuned off. As a result, C1 starts to discharge through R4, and when a voltage of C1 drops to a value determined in advance, the outputs of 11 and 12 are varied to a low level, respectively. In such a way, in an output terminal TOUT an oscillation output of a frequency determined by the capacity of C1 and a resistance value of R4 is obtained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は低電圧動作型のCR発振回路に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a low voltage operation type CR oscillation circuit.

(従来の技術) この種のCR発振回路の一例について第7図を参照して
説明する。
(Prior Art) An example of this type of CR oscillation circuit will be described with reference to FIG.

第7図において、このCR発振回路は、コンパレータ7
1と、第1.第2の抵抗器R,,R2による分圧回路と
、コンデンサC2とを含み、前記分圧回路の分圧点にコ
ンパレータ71の正側入力端子、すなわち非反転入力端
子を接続し、コンデンサC1にコンパレータ71の負側
入力端子、すなわち反転入力端子を接続している。コン
パレータ71の出力と分圧回路との間には正帰還用の第
3の抵抗器R1が接続され、フンパレータ71の出力と
コンデンサC1との間には負帰還用の第4の抵抗器R4
が11!!されている。
In FIG. 7, this CR oscillation circuit includes a comparator 7
1 and 1st. It includes a voltage dividing circuit including second resistors R, R2 and a capacitor C2, and the positive input terminal, that is, the non-inverting input terminal, of the comparator 71 is connected to the voltage dividing point of the voltage dividing circuit, and the capacitor C1 is A negative input terminal, that is, an inverting input terminal, of the comparator 71 is connected. A third resistor R1 for positive feedback is connected between the output of the comparator 71 and the voltage dividing circuit, and a fourth resistor R4 for negative feedback is connected between the output of the comparator 71 and the capacitor C1.
is 11! ! has been done.

この回路は、電源VCCが印加されるとコンパレータ7
1の出力がハイレベルとなり、第4の抵抗器R4を通し
てコンデンサC,が充電される。そして、コンデンサC
4の充電電圧が非反転入力端子の電圧まで上昇するとコ
ンパレータ71の出力は反転し、コンデンサC1は放電
を始める。このことにより1反転入力端子の電圧が所定
値まで低下するとコンパレータ71の出力は再びハイレ
ベルとなる。以後、上述の動作を繰り返すことにより出
力端子T、、1にはコンデンサC1の容量と第4の抵抗
器R4の抵抗値とで決まる周波数の発振出力が得られる
In this circuit, when the power supply VCC is applied, the comparator 7
1 becomes high level, and the capacitor C is charged through the fourth resistor R4. And capacitor C
When the charging voltage of C1 increases to the voltage at the non-inverting input terminal, the output of comparator 71 is inverted and capacitor C1 starts discharging. As a result, when the voltage at the 1 inverting input terminal decreases to a predetermined value, the output of the comparator 71 becomes high level again. Thereafter, by repeating the above-described operation, an oscillation output with a frequency determined by the capacitance of the capacitor C1 and the resistance value of the fourth resistor R4 is obtained at the output terminals T,.

(発明が解決しようとする課題) ところで、この種のCR発振回路では、コンパレータ7
1の入力段がNPN型であるかPNP型であるかによっ
て電源vccの適用範囲が定まる。
(Problem to be solved by the invention) By the way, in this type of CR oscillation circuit, the comparator 7
The applicable range of the power supply vcc is determined depending on whether the input stage 1 is of the NPN type or the PNP type.

通常、NPN型の入力段の場合、動作電圧電源VCCは
−0,1〜1 (V)程度の範囲であり、  PNP型
の入力段の場合、動作電圧VCCは−1〜0.2(V)
程度の範囲である。したがって、上述した発振回路にお
いては、電源VCCの使用範囲に応じてPNP型あるい
はNPN型というように使い分けしなければならないと
いう制約があった。
Normally, in the case of an NPN type input stage, the operating voltage power supply VCC is in the range of -0.1 to 1 (V), and in the case of a PNP type input stage, the operating voltage VCC is in the range of -1 to 0.2 (V). )
There is a range of degrees. Therefore, in the above-mentioned oscillation circuit, there is a restriction that it is necessary to use either the PNP type or the NPN type depending on the usage range of the power supply VCC.

それ故1本発明の課題は電源電圧の利用範囲を拡大する
ことのできるCR発振回路を提供することにある。
Therefore, one object of the present invention is to provide a CR oscillation circuit that can expand the range of use of power supply voltage.

(課題を解決するための手段) 本発明によるCR発振回路は、PNP入力段を有する第
1のコンパレータとNPN入力段を有する第2のコンパ
レータとを含み、前記第1.第2のコンパレータの負側
入力端子には第1.第2の抵抗器による分圧回路を接続
すると共に、正側入力端子には充放電用のコンデンサを
接続し、前記第1のコンパレータの出力にはNPN型能
動素子を、前記第2のコンパレータの出力にはPNP型
能動素子をそれぞれ接続し、前記NPN型能動素子及び
前記PNP型能動素子の出力端子を互いに接続し、該接
続点と前記分圧回路との間に正帰還用の回路を接続する
と共に、前記接続点と前記コンデンサとの間に充放電回
路を接続したことを特徴とする。
(Means for Solving the Problems) A CR oscillation circuit according to the present invention includes a first comparator having a PNP input stage and a second comparator having an NPN input stage, the first . The negative side input terminal of the second comparator has the first. A voltage dividing circuit including a second resistor is connected, a charging/discharging capacitor is connected to the positive input terminal, an NPN active element is connected to the output of the first comparator, and an NPN active element is connected to the output of the first comparator. A PNP type active element is connected to each output, the output terminals of the NPN type active element and the PNP type active element are connected to each other, and a positive feedback circuit is connected between the connection point and the voltage dividing circuit. In addition, a charging/discharging circuit is connected between the connection point and the capacitor.

なお、前記充放電回路の代わりに、定電流源とカレント
ミラー回路の組合わせにより前記第2のコンパレータの
出力に応じて前記コンデンサの充放電を切り換える回路
を用いても良い。
Note that instead of the charging/discharging circuit, a circuit may be used that switches charging/discharging of the capacitor according to the output of the second comparator using a combination of a constant current source and a current mirror circuit.

(実施例) 11図〜第3図を参照して本発明の第1の実施例につい
て説明する。
(Example) A first example of the present invention will be described with reference to FIGS. 11 to 3.

11図はCR発振回路の構成図であり、PNP入力段を
有する第1のコンパレータ11とNPN入力段を有する
第2のコンパレータ12とを備えた点に特徴を有する。
FIG. 11 is a configuration diagram of the CR oscillation circuit, which is characterized in that it includes a first comparator 11 having a PNP input stage and a second comparator 12 having an NPN input stage.

電源VCCのラインとアースGNDのラインとの間に、
第1.第2の抵抗器R1,R2による分圧回路が接続さ
れ、その分圧点が第1.第2のコンパレータ11,12
の各反転入力端子に接続されている。一方、第1.第2
のコンパレータ11.12の各非反転入力端子にはコン
デンサC1の一端が接続され、コンデンサC1の他端は
アースGNDのラインに接続されている。更に、第1の
コンパレータ11の出力は第6の抵抗器R8を介して第
2のトランジスタQ2のベース端子に接続され、第2の
コンパレータ12の出力は、第5の抵抗器R5を介して
第1のトランジスタQ1のベース端子に接続されている
Between the power supply VCC line and the earth GND line,
1st. A voltage dividing circuit including second resistors R1 and R2 is connected, and its voltage dividing point is the first. Second comparator 11, 12
are connected to each inverting input terminal of the On the other hand, the first. Second
One end of a capacitor C1 is connected to each non-inverting input terminal of the comparators 11 and 12, and the other end of the capacitor C1 is connected to the ground GND line. Further, the output of the first comparator 11 is connected to the base terminal of the second transistor Q2 via the sixth resistor R8, and the output of the second comparator 12 is connected to the base terminal of the second transistor Q2 via the fifth resistor R5. It is connected to the base terminal of transistor Q1 of No. 1.

第1.第2のトランジスタQ1.Q2はそのコレクタ端
子が相互に接続されており、更に、第1のトランジスタ
Q、はそのエミッタ端子が電源VCCのラインに、第2
のトランジスタQ2のエミッタ端子はアースGNDのラ
インにそれぞれ接続されている。各コレクタ端子の接続
点からは出力端子T a w +が引き出されると共に
、第3の抵抗器R1を通して分圧回路の分圧点に、第4
の抵抗器R4を通して第1.第2のコンパレータ11,
12の非反転入力端子側にそれぞれ引き出されている。
1st. Second transistor Q1. Q2 has its collector terminals connected to each other, and furthermore, the first transistor Q has its emitter terminal connected to the power supply VCC line, and the second
The emitter terminals of the transistors Q2 are respectively connected to the ground GND line. The output terminal T a w + is drawn out from the connection point of each collector terminal, and the fourth
through the resistor R4 of the first. second comparator 11,
12 non-inverting input terminals.

第3の抵抗器R1は正帰還回路として作用し。The third resistor R1 acts as a positive feedback circuit.

第4の抵抗器R4は負帰還回路(充放電電流)として作
用する。
The fourth resistor R4 acts as a negative feedback circuit (charging/discharging current).

このCR発振回路は、電源Vccが印加されるとNPN
入力段を有する第2のコンパレータ12の出力がローレ
ベルとなって、第1のトランジスタQ1がオンとなり、
出力端子T0..はハイとなる。
When the power supply Vcc is applied to this CR oscillation circuit, the NPN
The output of the second comparator 12 having an input stage becomes a low level, and the first transistor Q1 is turned on.
Output terminal T0. .. becomes high.

しかし、PNP入力段を有する第1のコンパレータ11
の出力はローレベルで第2のトランジスタQ2はオフの
ままである。このことによりコンデンサC3が第4の抵
抗器R4を通して充電され。
However, the first comparator 11 with a PNP input stage
The output of Q2 is at a low level and the second transistor Q2 remains off. This causes capacitor C3 to charge through fourth resistor R4.

その充電電圧が所定値を越えると第1のコンパレータ1
1の出力がハイレベルになって第2のトランジスタQ2
がオンとなり、第2のコンパレータ12の出力はハイレ
ベルになって第1のトランジスタQ、がオフとなる。そ
の結果、コンデンサC1は第4の抵抗器R4を通して放
電をはじめ。
When the charging voltage exceeds a predetermined value, the first comparator 1
1's output becomes high level and the second transistor Q2
is turned on, the output of the second comparator 12 becomes high level, and the first transistor Q is turned off. As a result, capacitor C1 begins to discharge through fourth resistor R4.

コンデンサC1の電圧があらかじめ定められた値まで低
下すると第1のコンパレータ11の出力がローレベル、
第2のコンパレータ12の出力はローレベルにそれぞれ
変化する。
When the voltage of the capacitor C1 decreases to a predetermined value, the output of the first comparator 11 becomes low level.
The outputs of the second comparators 12 each change to low level.

このようにして、出力端子T OM + にはコンデン
サC3の容量と第4の抵抗器R4の抵抗値とて決まる周
波数の発振出力が得られる。なお、第3の抵抗器R2で
発振出力のレベルを設定することができる。
In this way, an oscillation output with a frequency determined by the capacitance of the capacitor C3 and the resistance value of the fourth resistor R4 is obtained at the output terminal T OM + . Note that the level of the oscillation output can be set with the third resistor R2.

第2図は第1のコンパレータ11の良く知られた回路例
であり、PNP型のトランジスタQ21゜Q2゜による
入力段を有する。動作を簡単に説明すると、トランジス
タQ21のベース電位VBIが所定値まで上昇すると、
トランジスタ02B1 Q 24によるカレントミラー
回路によりトランジスタQ22のコレクタ側電位VC2
が上昇する。このことにより。
FIG. 2 shows a well-known circuit example of the first comparator 11, which has an input stage of PNP type transistors Q21 and Q2. To briefly explain the operation, when the base potential VBI of the transistor Q21 rises to a predetermined value,
The collector side potential VC2 of the transistor Q22 is
rises. Due to this.

トランジスタQ25が導通してそのコレクタ側の電位V
C5が降下し、トランジスタ026が導通することでそ
のコレクタ側電位VC6が上昇して出力端子V o w
 +にはハイレベル出力が得られる。勿論、トランジス
タQ22のベース電位が上昇した場合には、前述とは逆
の動作となり、出力端子v、、1には反転出力が得られ
る。
Transistor Q25 becomes conductive and its collector side potential V
C5 falls and transistor 026 becomes conductive, causing its collector side potential VC6 to rise and output terminal V o w
+ provides high level output. Of course, when the base potential of the transistor Q22 rises, the operation is opposite to that described above, and an inverted output is obtained at the output terminals v,,1.

第3図は第2のコンパレータ12の良く知られた回路例
であり、NPN型のトランジスタQ3t+032による
入力段を有する。動作は第2図の回路も同様である。
FIG. 3 shows a well-known circuit example of the second comparator 12, which has an input stage formed by an NPN type transistor Q3t+032. The operation is similar to that of the circuit shown in FIG.

第4図は第1図〜第3図の回路を組合わせた具体的な回
路例を示す。
FIG. 4 shows a specific example of a circuit in which the circuits shown in FIGS. 1 to 3 are combined.

第5図は本発明の第2の実施例の回路構成を示し、第1
図の回路にコンデンサC1の充電、放電を切り換えるた
めの回路を接続して成る。
FIG. 5 shows the circuit configuration of the second embodiment of the present invention, and
A circuit for switching between charging and discharging the capacitor C1 is connected to the circuit shown in the figure.

充放電切換回路41は、電流ICCの定電流源CCと第
3.第4.第5のトランジスタQ ) * Q4 +Q
、による第1のカレントミラー回路と第6.第7のトラ
ンジスタQ、、Q、によるカレントミラー回路及び抵抗
器R,を介して第1のトランジスタQ1の出力にベース
端子を接続し、第7のトランジスタQ7のベース端子に
コレクタ端子を接続した第8のトランジスタQ8を含む
The charge/discharge switching circuit 41 includes a constant current source CC of the current ICC and a third . 4th. Fifth transistor Q ) * Q4 +Q
, and the sixth current mirror circuit. A seventh transistor Q, whose base terminal is connected to the output of the first transistor Q1 via a current mirror circuit formed by the seventh transistor Q, Q, and a resistor R, and whose collector terminal is connected to the base terminal of the seventh transistor Q7, 8 transistors Q8.

CR発振回路は、各部の信号波形を示した第6図をも参
照して説明すると、電源を投入するとP点電圧(コンデ
ンサC1の電圧)はO(V) テするため、第1のコン
パレータ11.第2のコンパレータ12の出力はローレ
ベルとなり、第1のトランジスタQ1オン、第2のトラ
ンジスタQ2オフとなる。このため、出力端子T、、、
lはハイレベルとなり、第8のトランジスタQ8がオン
に条件設定される。
The CR oscillation circuit will be explained with reference to FIG. 6 showing the signal waveforms of each part. When the power is turned on, the P point voltage (the voltage of the capacitor C1) becomes O(V), so the first comparator 11 .. The output of the second comparator 12 becomes low level, and the first transistor Q1 is turned on and the second transistor Q2 is turned off. For this reason, the output terminal T,...
l becomes high level, and the condition is set to turn on the eighth transistor Q8.

第4のトランジスタQ4のコレクタ電流IC4と第5の
トランジスタQ、のコレクタ電流IC5との比は2:1
の関係にあり、かつ第6のトランジスタQ6のコレクタ
電流IC6と第7のトランジスタQ、のコレクタ電流I
C7との比は1:1の関係にある。コンデンサC,は第
5のトランジスタQ。
The ratio between the collector current IC4 of the fourth transistor Q4 and the collector current IC5 of the fifth transistor Q is 2:1.
, and the collector current IC6 of the sixth transistor Q6 and the collector current I of the seventh transistor Q
The ratio with C7 is 1:1. Capacitor C is the fifth transistor Q.

のコレクタ電流IC5で充電され、抵抗器R1゜R2,
R,で設定される電圧まで上昇すると、第1のコンパレ
ータ11.第2のコンパレータ12の出力はハイレベル
となり、第1のトランジスタQ、オフ、第2のトランジ
スタQ2オンとなって出力端子T01はローレベルとな
る。
is charged with the collector current IC5, and the resistor R1゜R2,
When the voltage rises to the voltage set by R, the first comparator 11. The output of the second comparator 12 becomes high level, the first transistor Q is turned off, the second transistor Q2 is turned on, and the output terminal T01 becomes low level.

これにより第8のトランジスタQ8はオフとなり、コン
デンサC1は。
This turns off the eighth transistor Q8 and capacitor C1.

I CC() −1C7−I C5−I C5で放電し
、電圧V、が下降する。そして、抵抗器R+ 、R2、
R3で設定される電圧まで低下すると、第1のコンパレ
ータ11.第2のコンパレータ12の出力がローレベル
となり、第1のトランジスタロ1オン、第2のトランジ
スタQ2オフとなって出力端子T01.はノ1イレベル
となる。
I CC() -1C7-I C5-I C5 is discharged, and the voltage V decreases. And resistors R+, R2,
When the voltage decreases to the voltage set by R3, the first comparator 11. The output of the second comparator 12 becomes low level, the first transistor Q1 is turned on, the second transistor Q2 is turned off, and the output terminal T01. is at the No. 1 level.

コレにより第8のトランジスタQ8はオンとなり、コン
デンサC1は。
This turns on the eighth transistor Q8, and the capacitor C1.

ICCΦ−1cs−0−1(s で充電される。以下、この動作が繰り返されて発振する
It is charged in ICCΦ-1cs-0-1 (s).This operation is repeated thereafter to generate oscillation.

以上の動作によって出力端子T。1.の電圧V2は第5
図に示すパルス状波形となる。二OCR発振回路の特徴
は、定電流源を用いたことによりP点の電圧v1がコン
デンサC1の充放電に伴なって直線的に変化することで
ある。すなわち、充電あるいは放電の終了が近づくにつ
れて電圧変化が非直線的になる第1の実施例に比べて充
放電電圧の変化の傾きが一定であるので、充放電切換え
のタイミングがコンスタントになり、安定となる。
By the above operation, the output terminal T. 1. The voltage V2 of
The result is a pulse-like waveform as shown in the figure. A feature of the two-OCR oscillation circuit is that, by using a constant current source, the voltage v1 at point P varies linearly as the capacitor C1 is charged and discharged. That is, compared to the first embodiment in which the voltage change becomes non-linear as the end of charging or discharging approaches, the slope of the change in charge/discharge voltage is constant, so the timing of charge/discharge switching becomes constant and stable. becomes.

(発明の効果) 以上説明してきた通り1本発明によるCR発振回路は、
PNP型の入力段を有するコンパレータとNPN型の入
力段を有するコンパレータとを組合わせたことにより、
電源VCCに対する利用範囲を拡大することができる。
(Effects of the Invention) As explained above, the CR oscillation circuit according to the present invention has the following features:
By combining a comparator with a PNP type input stage and a comparator with an NPN type input stage,
The range of use for the power supply VCC can be expanded.

特に1本発明によるCR発振回路は、低周波数の発振を
する場合に有効であり、トランジスタのミスマツチング
による精度低下なしに振幅を大きくとれるという利点が
ある。
In particular, the CR oscillation circuit according to the present invention is effective for low frequency oscillation, and has the advantage of being able to provide a large amplitude without deteriorating accuracy due to mismatching of transistors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例の構成図、第2図、第3
図はそれぞれ、第1図に示された第1第2のコンパレー
タの回路例を示した図、第4図は第1図、第2図、第3
図の回路を組合わせた本発明の第1の実施例の具体的な
回路図、第5図は本発明の第2の実施例の回路図、第6
図は第5図の各部の信号波形を示した図、第7図は従来
のCR発振回路の一例を示した図。 図中、11はPNP入力段を有する第1のコンパレータ
、12はNPN入力段を有する第2のコンパレータ、4
1は充放電切換回路、71はコンパレータ。 第2図 第3図
FIG. 1 is a configuration diagram of the first embodiment of the present invention, FIG.
The figures show circuit examples of the first and second comparators shown in Fig. 1, and Fig. 4 shows the circuits of Fig. 1, Fig. 2, and
A specific circuit diagram of the first embodiment of the present invention combining the circuits shown in the figure, FIG. 5 is a circuit diagram of the second embodiment of the present invention, and FIG.
The figure shows signal waveforms at various parts in FIG. 5, and FIG. 7 shows an example of a conventional CR oscillation circuit. In the figure, 11 is a first comparator with a PNP input stage, 12 is a second comparator with an NPN input stage, 4
1 is a charge/discharge switching circuit, and 71 is a comparator. Figure 2 Figure 3

Claims (2)

【特許請求の範囲】[Claims] (1)PNP入力段を有する第1のコンパレータとNP
N入力段を有する第2のコンパレータとを含み、前記第
1、第2のコンパレータの負側入力端子には第1、第2
の抵抗器による分圧回路を接続すると共に、正側入力端
子には充放電用のコンデンサを接続し、前記第1のコン
パレータの出力にはNPN型能動素子を、前記第2のコ
ンパレータの出力にはPNP型能動素子をそれぞれ接続
し、前記NPN型能動素子及び前記PNP型能動素子の
出力端子を互いに接続し、該接続点と前記分圧回路との
間に正帰還用の回路を接続すると共に、前記接続点と前
記コンデンサとの間に充放電回路を接続したことを特徴
とするCR発振回路。
(1) First comparator with PNP input stage and NP
and a second comparator having N input stages, and negative input terminals of the first and second comparators have first and second input stages.
A voltage dividing circuit consisting of a resistor is connected, a charging/discharging capacitor is connected to the positive input terminal, an NPN type active element is connected to the output of the first comparator, and an NPN type active element is connected to the output of the second comparator. connects PNP type active elements respectively, connects the output terminals of the NPN type active element and the PNP type active element to each other, connects a positive feedback circuit between the connection point and the voltage dividing circuit, and , A CR oscillation circuit characterized in that a charging/discharging circuit is connected between the connection point and the capacitor.
(2)請求項(1)記載のCR発振回路において、前記
充放電回路の代わりに、定電流源とカレントミラー回路
の組合わせにより前記第2のコンパレータの出力に応じ
て前記コンデンサの充放電を切り換える回路を備えたこ
とを特徴とするCR発振回路。
(2) In the CR oscillation circuit according to claim (1), instead of the charging and discharging circuit, a combination of a constant current source and a current mirror circuit is used to charge and discharge the capacitor according to the output of the second comparator. A CR oscillation circuit characterized by comprising a switching circuit.
JP20113090A 1990-07-31 1990-07-31 CR oscillation circuit Expired - Fee Related JP3194738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20113090A JP3194738B2 (en) 1990-07-31 1990-07-31 CR oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20113090A JP3194738B2 (en) 1990-07-31 1990-07-31 CR oscillation circuit

Publications (2)

Publication Number Publication Date
JPH0487414A true JPH0487414A (en) 1992-03-19
JP3194738B2 JP3194738B2 (en) 2001-08-06

Family

ID=16435907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20113090A Expired - Fee Related JP3194738B2 (en) 1990-07-31 1990-07-31 CR oscillation circuit

Country Status (1)

Country Link
JP (1) JP3194738B2 (en)

Also Published As

Publication number Publication date
JP3194738B2 (en) 2001-08-06

Similar Documents

Publication Publication Date Title
US4714900A (en) Current output circuit having well-balanced output currents of opposite polarities
JP2830847B2 (en) Semiconductor integrated circuit
EP0477907B1 (en) A constant current circuit and an oscillating circuit controlled by the same
US4418323A (en) Oscillator having capacitor charged and discharged by current mirror circuits
JPH0487414A (en) Cr oscillating circuit
JP3072002B2 (en) Active bandpass filter
JP3509497B2 (en) Insensitive comparator circuit
US6002296A (en) Filter circuit with an intermittent constant current with constant period
US6184731B1 (en) Reset signal generation circuit
JPS641797Y2 (en)
JPH053933B2 (en)
JP2623467B2 (en) Signal wave oscillation circuit
JP2543725Y2 (en) Oscillation circuit
JPS6118461Y2 (en)
JPH062342Y2 (en) Oscillator circuit
JPS645384Y2 (en)
JPH0535622Y2 (en)
JP2821612B2 (en) Output circuit
JPH062345Y2 (en) Proximity switch
JPS5821235Y2 (en) Tongue anti-multi vibrator
JPH1013157A (en) Oscillation circuit and fm signal demodulation circuit
JPS5834620A (en) Time constant circuit
JPS5821234Y2 (en) Tongue anti-multi vibrator
JPH0462611B2 (en)
JPS634965B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees