JPH0485934A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0485934A JPH0485934A JP2202025A JP20202590A JPH0485934A JP H0485934 A JPH0485934 A JP H0485934A JP 2202025 A JP2202025 A JP 2202025A JP 20202590 A JP20202590 A JP 20202590A JP H0485934 A JPH0485934 A JP H0485934A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid source
- forming
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007788 liquid Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 229920000620 organic polymer Polymers 0.000 claims abstract description 5
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 5
- 239000011230 binding agent Substances 0.000 abstract description 3
- 239000002904 solvent Substances 0.000 abstract description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 11
- 239000010935 stainless steel Substances 0.000 description 11
- 239000000243 solution Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はライフタイムキラーを局部的に拡散するのに好
適な半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a method of manufacturing a semiconductor device suitable for locally diffusing a lifetime killer.
（ロ）従来の技術
ダーリントン接続トランジスタは、第２図に等価回路を
、第３図に断面図を夫々示すように、前段トランジスタ
（１）と後段トランジスタ〈２）とを組み合わせたもの
である。このようなダーリントン接続トランジスタにお
いて、コイル負荷の回生電流等から後段トランジスタ（
２）を保護するために後段トランジスタ（２）のコレク
タ・エミッタ間にフライホイルダイオードＦＷＤと呼ば
れるダイオード（３）を接続することが知られている（
例えば、特開昭６０−１３８９６３号公報、ＨＯＩＬ
２９／７２）。（４）はＳＵＤと呼ばれるダイオード、
（５）（６）はバイアス抵抗である。そして前記ダイオ
ード（３〉には、本体の後段トランジスタ（２）のスイ
ッチング特性を損なわないように高速型のダイオードが
望まれる。従って第３図のようにダイオード（３）をも
同一基板内に形成するためには、ダイオード（３）部分
に局部的にライフタイムキラーを導入することが成され
ていた。(b) Conventional technology A Darlington connection transistor is a combination of a front-stage transistor (1) and a rear-stage transistor (2), as shown in FIG. 2 as an equivalent circuit and as shown in FIG. 3 as a cross-sectional view. In such a Darlington connected transistor, the subsequent transistor (
2), it is known to connect a diode (3) called a flywheel diode (FWD) between the collector and emitter of the subsequent transistor (2).
For example, JP-A-60-138963, HOIL
29/72). (4) is a diode called SUD,
(5) and (6) are bias resistances. The diode (3) is preferably a high-speed diode so as not to impair the switching characteristics of the transistor (2) in the latter stage of the main body.Therefore, as shown in Fig. 3, the diode (3) is also formed on the same substrate. In order to do this, a lifetime killer was locally introduced into the diode (3) portion.
前記ライフタイムキラーの導入方法として、従来は０Ｃ
Ｄ（東京応化：商品名）のスピンオン塗布法による方法
が多用されていた。これを第４図を用いて説明する。同
図は後段トランジスタ（２）の部分を示している。Conventionally, the method of introducing the lifetime killer is 0C.
D (Tokyo Ohka: trade name) spin-on coating method was often used. This will be explained using FIG. 4. The figure shows the latter stage transistor (2).
先ず第４図Ａに示すように基板（１０）表面のダイオー
ド（３）形成部分にシリコン酸化膜（１１）による選択
マスクを形成し、
第４図Ｂに示すように金（Ａｕ）、白金（Ｐｔ）、Ｆｅ
（鉄）等の重金属を添加した０ＣＤ（東京応化：商品名
）を基板（１１）上にスピンオン塗布し、ベーキングを
行った後８００°Ｃ〜の熱処理によって前記重金属を拡
散源（１２）から局部的に導入する。前記ＯＣＤは、シ
リコン化合物を有機溶媒に溶かしたもので、拡散熱処理
によってシリコン酸化膜を生成する性質の拡散ソースで
ある。First, as shown in FIG. 4A, a selective mask of silicon oxide film (11) is formed on the surface of the substrate (10) where the diode (3) is to be formed, and as shown in FIG. 4B, gold (Au), platinum ( Pt), Fe
0CD (Tokyo Ohka: trade name) to which heavy metals such as (iron) are added is spin-on coated onto the substrate (11), and after baking, the heavy metals are locally removed from the diffusion source (12) by heat treatment at 800°C or higher. to be introduced. The OCD is a silicon compound dissolved in an organic solvent, and is a diffusion source that generates a silicon oxide film through diffusion heat treatment.
次いで第４図Ｃに示すように、弗酸系エッチャントで拡
散ｆｉ（１２）を除去する。前記ＯＣＤは、ジノコン化
合物を含む液体ソースであるため、重金属を導入した開
口部分にシリコン（Ｓｉ）と他不純物との複雑な反応物
であるステン膜（１３）を形成する。このステン膜（１
３）は、前記弗酸系エッチャント程度では容易に除去き
れない。Next, as shown in FIG. 4C, the diffused fi (12) is removed using a hydrofluoric acid etchant. Since the OCD is a liquid source containing a dinocon compound, a stainless steel film (13), which is a complex reaction product of silicon (Si) and other impurities, is formed in the opening where the heavy metal is introduced. This stainless steel film (1
3) cannot be easily removed using the above-mentioned hydrofluoric acid etchant.
次いで第４図りに示すように、コンタクトホールを開口
すべくホトレジスト層（１４）を形成し、第４図Ｅに示
すように硝酸（ＨＮＯｓ）を加えた酸化膜エッチャント
（弗酸系）によってステン膜（１３）を除去する。ホト
レジスト層（１４）を先に形成するのは、前記硝酸を加
えた酸化膜エッチャントがＳｉ帆に対して強力なエッチ
ャントとなるためで、このような強力なエッチャントか
らシリコン酸化膜（１１）を保護するためである。Next, as shown in Figure 4, a photoresist layer (14) is formed to open a contact hole, and as shown in Figure 4E, the stainless steel film is etched using an oxide film etchant (hydrofluoric acid) containing nitric acid (HNOs). (13) is removed. The reason why the photoresist layer (14) is formed first is that the oxide film etchant containing nitric acid becomes a strong etchant for Si sails, and the silicon oxide film (11) is protected from such a strong etchant. This is to do so.
そして、第１図Ｆに示すように再び通常の弗酸系エッチ
ャントでシリコン酸化膜（１１）にコンタクトホールを
形成し、ホトレジスト！（１４）の除去と電極（１５）
の形成により工程が終了する。Then, as shown in FIG. 1F, a contact hole is again formed in the silicon oxide film (11) using a normal hydrofluoric acid etchant, and then a photoresist! Removal of (14) and electrode (15)
The process ends with the formation of .
（ハ〉発明が解決しようとする課題
しかしながら、上記従来のＯＣＤによる手法は、ライフ
タイムキラーの導入と同時に容易には除去できないステ
ン膜（１３）を形成し、これを除去するのに強力なエッ
チャントを用いるので、エツチングが２回必要である他
前記エッチャントからシリコン酸化膜（１１）を保護す
るために製造工程が煩雑化する欠点があった。(C) Problems to be Solved by the Invention However, the conventional OCD method described above forms a stainless steel film (13) that cannot be easily removed at the same time as introducing the lifetime killer, and requires a strong etchant to remove it. Since etching is used, there are disadvantages in that etching is required twice and the manufacturing process is complicated in order to protect the silicon oxide film (11) from the etchant.
（ニ）課題を解決するための手段
本発明は上記従来の欠点に鑑み成されたもので、シリコ
ン化合物を含まない、有機ポリマー（樹脂）をバインダ
ーに重金属を添加し、アルコール溶剤に溶かしたものを
液体ソースとすることにより、ステン膜（１３）を形成
することの無いライフタイムキラー物質の拡散手法を提
供するものである。(d) Means for Solving the Problems The present invention was made in view of the above-mentioned conventional drawbacks, and is made by adding a heavy metal to a binder of an organic polymer (resin) that does not contain silicon compounds and dissolving it in an alcohol solvent. By using this as a liquid source, a method for diffusing a lifetime killer substance without forming a stainless steel film (13) is provided.
（木ン作用
本発明によれば、シリコン化合物を含まない液体ソース
によってライフタイムキラー物質の導入を行うので、シ
リコン表面にステン膜（１３）の生成が無い、そのため
、ライフタイムキラー物質拡散後の膜除去が極めて容易
となる。(Wood action According to the present invention, the lifetime killer substance is introduced using a liquid source that does not contain silicon compounds, so there is no formation of a stainless steel film (13) on the silicon surface. Therefore, after the lifetime killer substance is diffused, Film removal becomes extremely easy.
（へ）実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。図面はダーリントン接続トランジスタの後段ト
ランジスタ部分を示し、コイル負荷の回生電流等から後
段トランジスタを保護するために、後段トランジスタの
エミッタ・コレクタ間に並列に挿入するフライホイルダ
イオード（３）部分にライフタイムキラーを局部導入す
る例である。第１図において、（２１）はコレクタとな
る半導体基板、（２２）は後段トランジスタのベース領
域、（２３）は後段トランジスタのエミッタ領域、（２
４）は抵抗〈６〉を形成するためのＮ＋領領域ある。(F) Example An example of the present invention will be described below in detail with reference to the drawings. The drawing shows the rear-stage transistor part of the Darlington-connected transistor.In order to protect the rear-stage transistor from regenerative current of the coil load, a lifetime killer is installed in the flywheel diode (3) inserted in parallel between the emitter and collector of the rear-stage transistor. This is an example of locally introducing. In FIG. 1, (21) is a semiconductor substrate serving as a collector, (22) is a base region of a subsequent transistor, (23) is an emitter region of a subsequent transistor, and (2) is a base region of a subsequent transistor.
4) is an N+ region for forming a resistor <6>.
先ず第１図Ａに示す如く、各拡散領域の形成が終了した
基板（２１）表面を覆うシリコン酸化膜（２５）をホト
エツチングしてダイオード（３〉を形成するＰＮ接合部
分に開口（２６）を形成する。First, as shown in FIG. 1A, the silicon oxide film (25) covering the surface of the substrate (21) on which each diffusion region has been formed is photo-etched to create an opening (26) at the PN junction portion where the diode (3) will be formed. Form.
次いで第１ｉ５ＵＢに示すように、ライフタイムキラー
物質を添加した液体ソースを基板（２１）表面にスピン
オン塗布し、Ｎ、 ＋ Ｏ，雰囲気中、６００〜９００
°Ｃの炉中温度で前記液体ソースを焼成することにより
拡散源膜（２７）を形成する。前記液体ソースは、バイ
ンダーとしての有機性高分子をアルコール系溶媒に溶解
させたもので、この溶液にライフタイムキラーとしての
白金（Ｐｔ）が塩化白金酸としてｏ、ｏｏｏｉ〜０．１
重量％含有するものである。具体的には、Ｐ Ｂ Ｆ
（Ｐｏｌｙ Ｂｏｒｏｎ Ｆｉ１ｍ東京応化：商品名）
の如きシリコン化合物を含まない樹脂系の塗布液のひと
つで、且つボロン等の不純物をも含まない溶液である。Next, as shown in 1i5UB, a liquid source added with a lifetime killer substance was applied by spin-on onto the surface of the substrate (21), and 600 to 900
A diffusion source film (27) is formed by firing the liquid source at a furnace temperature of °C. The liquid source is made by dissolving an organic polymer as a binder in an alcoholic solvent, and platinum (Pt) as a lifetime killer is added to this solution as chloroplatinic acid at o, oooi ~ 0.1
% by weight. Specifically, P B F
(Poly Boron Fi1m Tokyo Ohka: Product name)
It is one of the resin-based coating liquids that do not contain silicon compounds, and it is also a solution that does not contain impurities such as boron.
そして、焼成した拡散源膜（２７）を形成した基板（２
１）を非酸化雰囲気中の炉内で熱処理を加え、拡散源膜
（２７）から白金（Ｐｔ）をシリコン基板（２１〉内に
導入する。温度は８００〜１０００℃である。導入され
た白金（Ｐｔ）はシリコン基板内に深い準位を形成し、
これがライフタイムキラーとして働く。Then, the substrate (2) on which the fired diffusion source film (27) was formed
1) is heat-treated in a furnace in a non-oxidizing atmosphere, and platinum (Pt) is introduced into the silicon substrate (21) from the diffusion source film (27).The temperature is 800 to 1000°C. (Pt) forms a deep level in the silicon substrate,
This works as a lifetime killer.
次いで第１図Ｃに示すように、１０％ＨＦ溶液によって
拡散源膜（２７）をエツチング除去する。前記塗布液は
シリコン化合物を含まない樹脂系ソースなので、シリコ
ン表面にステン膜を形成することが無く、従って前記弗
酸緩衝液の如き酸化膜エッチャントで完全に除去するこ
とが可能である。Then, as shown in FIG. 1C, the diffusion source membrane (27) is etched away using a 10% HF solution. Since the coating solution is a resin-based source that does not contain a silicon compound, it does not form a stainless steel film on the silicon surface, and can therefore be completely removed with an oxide film etchant such as the hydrofluoric acid buffer.
次いで第１図りに示すように、シリコン酸化膜（２５〉
の表面にホトレジスト層（２８）を塗布して露光、現像
を行い、
第１図Ｅに示すように１０％ＨＦ溶液でシリコン酸化膜
（２５）をエツチングすることによりコンタクトホール
（２９）を形成し、
そして第１図Ｆに示すように、蒸着又はスパッタ法によ
るアルミの堆積とホトエツチングによって各電極（３０
）を形成することにより製造工程を終了する。（１）は
ダーリントン接続トランジスタの前段トランジスタ、（
３２）は裏面電極である。これで後段トランジスタ（？
）のベース領域（２２）の一部と基板〈２１）とのＰＮ
接合が形成するフライホイルダイオード（３）が後段ト
ランジスタ（２）のエミッタ・コレクタ間に並列挿入し
たことになる。Next, as shown in the first diagram, a silicon oxide film (25)
A photoresist layer (28) is applied to the surface, exposed and developed, and a contact hole (29) is formed by etching the silicon oxide film (25) with a 10% HF solution as shown in Figure 1E. , and as shown in FIG. 1F, each electrode (30
) to complete the manufacturing process. (1) is the front stage transistor of the Darlington connection transistor, (
32) is a back electrode. Now the rear stage transistor (?
PN between a part of the base region (22) of ) and the substrate <21)
The flywheel diode (3) formed by the junction is inserted in parallel between the emitter and collector of the subsequent transistor (2).
以上に説明した本発明の製造方法によれば、シリコン化
合物を含まない樹脂系の液体ソースからライフタイムキ
ラーを拡散するので、シリコン表面にステン膜（１３）
を形成することが無い。そのため、シリコンエッチャン
ト（ＩＦ水溶液）のようなエッチャントで簡単に除去す
ることができ、しかもステン膜除去のための余分な工程
を省くことができる。即ち、従来のＯＣＤ手法では拡散
源膜除去−ステン膜除去−コンタクトホール形成という
プロセスだったのに対し、本願では拡散源膜除去−コン
タクトホール形成というプロセスで済むのである。従っ
て強力なエッチャントを使用せずに済むので工程管理が
容易になる他、工程を１つ省けるので工程の簡略化が図
れる。また、ライフタイムキラー濃度は液体ソースの添
加量で制御できるので、析出物の形成等も無く高精度に
制御できる。According to the manufacturing method of the present invention described above, since the lifetime killer is diffused from a resin-based liquid source that does not contain silicon compounds, a stainless steel film (13) is formed on the silicon surface.
There is no formation of Therefore, it can be easily removed with an etchant such as a silicon etchant (IF aqueous solution), and additional steps for removing the stainless steel film can be omitted. That is, whereas the conventional OCD method requires the process of removing the diffusion source film, removing the stainless steel film, and forming the contact hole, in the present invention, the process of removing the diffusion source film and forming the contact hole is sufficient. Therefore, there is no need to use a strong etchant, which makes process control easier, and one step can be omitted, so the process can be simplified. Furthermore, since the lifetime killer concentration can be controlled by the amount of liquid source added, it can be controlled with high precision without the formation of precipitates.
（ト）発明の効果
以上に説明した通り、本発明によれば樹脂系の液体ソー
スをライフタイムキラーの拡散源とすることによって、
ステン膜の形成が無いのでエツチング工程を簡素化でき
る利点を有する。また、ライフタイムキラー以外のドー
パントを含まないソースであるので、素子の一部に局部
的に拡散したい等の要求に対応できる利点を有する。そ
のため、ダーリントン接続トランジスタのフライホイル
ダイオード部分にも適用でき、工程を簡素化したダーリ
ントントランジスタの製造方法を提供することができる
利点を有する。きらに、ライフタイムキラーの濃度を前
記液体ソースへの添加量で制御できるので、ライフタイ
ムのコントロールが極めて容易である利点をも有する。(g) Effects of the invention As explained above, according to the present invention, by using a resin-based liquid source as a diffusion source of the lifetime killer,
Since there is no formation of a stainless steel film, this method has the advantage of simplifying the etching process. Furthermore, since the source does not contain any dopant other than the lifetime killer, it has the advantage of being able to meet requests such as local diffusion into a part of the device. Therefore, it can be applied to the flywheel diode portion of a Darlington-connected transistor, and has the advantage of providing a method for manufacturing a Darlington transistor with simplified steps. Furthermore, since the concentration of the lifetime killer can be controlled by the amount added to the liquid source, it also has the advantage that the lifetime can be extremely easily controlled.
第１図Ａ〜第１図Ｆは本発明を説明するための断面図、
第２図と第３図は夫々ダン−リントン接続トランジスタ
を示す回路図と断面図、第４図Ａ〜第４図Ｆは従来例を
説明するための断面図である。
図Ａ
第１図Ｂ
２７１ｐ＃１．７腺解
２５シ
プン醇氾Ｈψ
第
図Ｅ
第
＠Ａ
第
１１Ｂ1A to 1F are cross-sectional views for explaining the present invention,
2 and 3 are a circuit diagram and a sectional view showing a Dunlington connection transistor, respectively, and FIGS. 4A to 4F are sectional views for explaining a conventional example. Figure A Figure 1 B 271p #1.7 Gland Solution 25 Sipun 醇Flood Hψ Figure E Chapter @A Chapter 11B
Claims (4)
マスクを形成する工程、 シリコン化合物を含まない、ライフタイムキラー物質を
添加した有機ポリマーを主体とする液体ソースを前記基
板表面にスピンオン塗布する工程、 前記液体ソースを焼成した後前記基板全体に熱処理を加
えることにより、前記ライフタイムキラー物質を基板内
へ導入する工程、 前記焼成した液体ソース膜を除去する工程、前記基板上
にホトレジストマスクを形成し、前記シリコン酸化膜に
コンタクトホールを形成する工程とを具備することを特
徴とする半導体装置の製造方法。(1) A step of forming a selective mask made of a silicon oxide film on the surface of a semiconductor substrate, and a step of spin-on coating a liquid source containing no silicon compound and mainly consisting of an organic polymer added with a lifetime killer substance onto the surface of the substrate. , introducing the lifetime killer substance into the substrate by applying heat treatment to the entire substrate after baking the liquid source, removing the baked liquid source film, and forming a photoresist mask on the substrate. and forming a contact hole in the silicon oxide film.
（Ａｕ）、または鉄（Ｆｅ）であることを特徴とする請
求項第１項記載の半導体装置の製造方法。(2) The method for manufacturing a semiconductor device according to claim 1, wherein the lifetime killer substance is platinum (Pt), gold (Au), or iron (Fe).
うことを特徴とする請求項第１項記載の半導体装置の製
造方法。(3) The method for manufacturing a semiconductor device according to claim 1, wherein the liquid source is removed using a hydrofluoric acid (HF) aqueous solution.
前段トランジスタと後段トランジスタ、および後段トラ
ンジスタのエミッタ・コレクタ間に接続されるフライホ
イルダイオードを形成するための拡散領域を形成する工
程、 前記基板を覆うシリコン酸化膜の前記フライホイルダイ
オード形成部分を開口する工程、 シリコン化合物を含まない、ライフタイムキラー物質を
添加した有機ポリマーを主体とする液体ソースを前記基
板表面にスピンオン塗布する工程、 前記液体ソースを焼成した後前記基板全体に熱処理を加
えることにより、前ライフタイムキラー物質を前記フラ
イホイルダイオードを形成するＰＮ接合付近に局部的に
導入する工程、 前記焼成した液体ソース膜を除去する工程、前記基板上
にホトレジストマスクを形成し、前記シリコン酸化膜に
コンタクトホールを形成する工程とを具備することを特
徴とする半導体装置の製造方法。(4) forming a diffusion region on the surface of the semiconductor substrate for forming the front-stage transistor and the rear-stage transistor of the Darlington transistor and the flywheel diode connected between the emitter and collector of the rear-stage transistor; silicon oxidation covering the substrate; opening the flywheel diode forming portion of the film; applying a liquid source containing no silicon compound and mainly consisting of an organic polymer added with a lifetime killer substance onto the surface of the substrate; and baking the liquid source. a step of locally introducing a lifetime killer substance near the PN junction forming the flywheel diode by applying heat treatment to the entire substrate; a step of removing the fired liquid source film; A method for manufacturing a semiconductor device, comprising the steps of forming a photoresist mask and forming a contact hole in the silicon oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202025A JPH0485934A (en) | 1990-07-30 | 1990-07-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202025A JPH0485934A (en) | 1990-07-30 | 1990-07-30 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485934A true JPH0485934A (en) | 1992-03-18 |
Family
ID=16450679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2202025A Pending JPH0485934A (en) | 1990-07-30 | 1990-07-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485934A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034652A (en) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
| CN105552112A (en) * | 2015-12-03 | 2016-05-04 | 厦门元顺微电子技术有限公司 | Insulated gate bipolar transistor and manufacture method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138963A (en) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | Semiconductor device |
| JPH02135737A (en) * | 1988-11-16 | 1990-05-24 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
-
1990
- 1990-07-30 JP JP2202025A patent/JPH0485934A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138963A (en) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | Semiconductor device |
| JPH02135737A (en) * | 1988-11-16 | 1990-05-24 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034652A (en) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
| US8080863B2 (en) | 2006-07-28 | 2011-12-20 | Keiji Mita | Semiconductor device and method of manufacturing the same |
| CN105552112A (en) * | 2015-12-03 | 2016-05-04 | 厦门元顺微电子技术有限公司 | Insulated gate bipolar transistor and manufacture method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0485934A (en) | Manufacture of semiconductor device | |
| US4226667A (en) | Oxide masking of gallium arsenide | |
| JPH0455343B2 (en) | ||
| US4313773A (en) | Method for removing borosilicate and boron rich oxides from a silicon body prior to doping silicon bodies with a SiB6 solid source | |
| US4219373A (en) | Method of fabricating a semiconductor device | |
| JP3039646B1 (en) | Method for manufacturing semiconductor device | |
| JP2740208B2 (en) | Method for manufacturing semiconductor device | |
| JP2739593B2 (en) | Semiconductor device manufacturing method | |
| JPH0122731B2 (en) | ||
| JP3441590B2 (en) | Method for manufacturing semiconductor device | |
| JP2001217196A (en) | Method for fabricating semiconductor device | |
| JPS5963741A (en) | Manufacture of semiconductor device | |
| JPH03165515A (en) | Contact forming method | |
| JPH03278532A (en) | Manufacture of semiconductor device | |
| JPS58165328A (en) | Manufacture of semiconductor device | |
| JPS6288328A (en) | Manufacture of semiconductor device | |
| JPH07130676A (en) | Boron diffusion into semiconductor wafer | |
| JPS596574A (en) | Manufacture of semiconductor device | |
| JPH04206640A (en) | Forming method for mesa type semiconductor element | |
| JPS5850411B2 (en) | Impurity diffusion method | |
| JPS6222451A (en) | P-n junction isolation method of semiconductor substrate | |
| JPH01135016A (en) | Manufacture of semiconductor device | |
| JPS61154132A (en) | Manufacture of semiconductor device | |
| JPH0689935A (en) | Manufacture of semiconductor device | |
| JPS60778B2 (en) | Manufacturing method of semiconductor device |