JPH0482375A - 符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は符号化回路に関し、特に、画像圧縮のうち静止
画の画像データを符号化するものに好適の符号化回路に
関する。

（従来の技術） 近時、電子機器におけるディジタル技術の進歩は著しい
、ディジタル画像処理技術の分野においては、画像圧縮
技術の進歩に目覚ましいものがある。この画像圧縮技術
は、ディジタル伝送及び記録等の効率を向上させるため
に、より小さいビットレイトで画像を符号化する技術で
ある。この技術としては、予測符号化技術及び直交符号
化技術（ｒＴＶ画像の多次元信号処理」吹抜敬彦著、日
刊工業新聞社刊に詳述）等がある。

符号化した画像データを記録する記録媒体の容量の制限
等から、通常、１枚の画像の符号量を一定量に制限する
ことが多い。この場合には、一画面を示す情報を効率よ
く圧縮するために、一画面を各ブロックに分割し、各ブ
ロック毎に符号化後のビット数の上限を決めて符号化を
行うことがある。すなわち、細かい絵柄を有するブロッ
クに対しては符号化後のビット数の上限を高くし、絵柄
が比較的粗いブロックに対しては配分ビット数の上限を
低くする。

テレビ画像においては、一般に１ブロツクを８×８画素
で構成して、各ブロックに対して例えば直交符号化を行
う、この場合には、１枚の画面を１フレーム期間でスキ
ャンして各ブロックに割当てる符号量（以下、ビット配
分量という）を決定する９次の１フレーム期間に２回目
のスキャンを行ってブロック毎に直交変換する。

第２図はこのような画像の符号化を行う従来の符号化回
路を示すブロック図である。

入力端子１には原画のデータを入力する。この原画デー
タはブロックアクティビティ計算回路２に与える。ブロ
ックアクティビティ計算回路２はブロック毎に画面の細
かさく以下、アクティビティという）を計算し、ブロッ
クアクティビティ量Ａｂを出力する。このブロックアク
ティビティ量Ａｂはフレームメモリ３及びフレームアク
ティビティ計算回路４に与える。フレームメモリ３は順
次入力される各ブロック毎のブロックアクティビティ量
Ａｂを記憶する。フレームアクティビティ計算回路４は
ブロックアクティビティ量Ａｂを基にして、画面全体（
１フレーム）のアクティビティを計算してフレームアク
ティビティ量Ａｆをビット配分計算回路５に出力する。

これらのブロック及びフレームアクティビティ量Ａｂ　
、Ａｆは第１回目のスキャン時に求められる。

前述したように、次の第２回目のスキャン時に符号化が
行われる。すなわち、ビット配分計算回路５は、フレー
ムメモリ３から各ブロック毎のブロックアクティビティ
量Ａｂを入力しており、第２回目のスキャン時に下記式
（１）に示す演算を行って各ブロック毎のビット配分量
Ｂａｃｔを決定して符号化処理回路６に与える。符号化
処理回路６は入力端子１からの原画データに対してビッ
ト配分量ＢａＣｔに基づく符号量で符号化を行い出力端
子７から出力する。

この式（１）にも示すように、ビット配分計算回路５は
、ブロックアクティビティ量Ａｂとフレームアクティビ
ティ量Ａｔとを用いてビット配分量Ｂ　ａｃｔを算出し
ている。すなわち、ビット配分量ＢａＣｔを第２回目の
スキャン時に算出するために、第１回目のスキャン時に
順次求めた各ブロック毎のブロックアクティビティ量Ａ
ｂを、第２回目のスキャン時まで保存しておく必要があ
る。この理由から、大容量のフレームメモリ３が必要で
あり、回路規模が大きくなってしまうという問題があっ
た。

（発明が解決しようとする課題） このように、上述した従来の符号化回路においては、ブ
ロック毎のビット配分量を求めるために、ブロックアク
ティビティ量Ａｂを第２回目のスキャン時まで保存する
フレームメモリが必要であり、回路規模が増大してしま
うという問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、
回路規模を縮小することができる符号化回路を提供する
ことを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明に係る符号化回路は、１フレームの画像データを
複数のブロックに分割して２フレーム期間で各ブロック
毎に符号化を行う符号化回路において、前記画像データ
が入力されて前記２フレーム期閏のいずれにおいても前
記各ブロック毎にアクティビティ量を求めるブロックア
クティビティ計算回路と、前記２フレーム期間の最初の
１フレーム期間に前記ブロックアクティビティ計算回路
から出力されるブロック毎のアクティビティ量に基づい
て１フレーム全体のアクティビティ量を求めるフレーム
アクティビティ計算回路と、前記２フレーム期間の最初
の１フレーム期間に前記フレームアクティビティ計算回
路から出力される１フレーム全体のアクティビティ量を
記憶し、この１フレーム全体のアクティビティ量と前記
２フレーム期間の最後の１フレーム期間に前記ブロック
アクティビティ計算回路から出力される各ブロック毎の
アクティビティ箪とから各ブロック毎のビット配分量を
求めて出力するビット配分計算回路と、前記ビット配分
量に基づく符号量で前記画像データを各ブロック毎に符
号化する符号化処理回路とを具備したものである。

（作用） 本発明においては、ブロックアクティビティ計算回路は
、最初のフレーム期間及び最後のフレーム期間のいずれ
においても、画像データの各ブロック毎のアクティビテ
ィ量を求める。フレームアクティビティ計算回路は最初
のフレーム期間においてブロック毎のアクティビティ量
からフレーム全体のアクティビティ量を求める。このフ
レーム全体のアクティビティ量はビット配分計算回路に
記憶され、ビット配分計算回路は最後のフレーム期間に
おいて、記憶したフレーム全体のアクティビティ量とブ
ロックアクティビティ計算回路から出力されるブロック
毎のアクティビティ量とからビット配分量を求めて符号
化処理回路に与える。

符号化処理回路はビット配分量に基づく符号量で各ブロ
ックの画像データを符号化する。従来と異なり、各ブロ
ック毎のアクティビティ量を最後のフレームまで記憶し
ておく必要はない。

（実施例） 以下、図面を参照して本発明の実施例について説明する
。第１図は本発明に係る符号化回路の一実施例を示すブ
ロック図である。第１図において第２図と同一の構成要
素には同一符号を付しである。

入力端子１には原画データを入力する。この原画データ
は遅延回路８を介して符号化処理回路６に与えると共に
、ブロックアクティビティ計算回路９にも与える。ブロ
ックアクティビティ計算回路９は第１回目のスキャン時
及び第２回目のスキャン時にブロック毎のアクティビテ
ィを計算し、ブロックアクティビティ量Ａｂを出力する
。第１回目のスキャン時に求めたブロックアクティビテ
ィ量Ａｂはフレームアクティビティ計算回路４に与えら
れ、第２回目のスキャン時に求めたブロックアクティビ
ティ量Ａｂはビット配分計算回路１０に与えられる。

フレームアクティビティ計算回路４は第１回目のスキャ
ン時にブロックアクティビティ計算回路９から各ブロッ
ク毎のプロ・ンクアクティビティ量Ａｂが順次与えられ
て、これらのブロックアクティビティ量Ａｂに基づいて
、画面全体（１フレーム）のアクティビティを計算して
フレームアクティビティ量Ａｆをビット配分計算回路１
０に出力する。

ビット配分計算回路は図示しないメモリを有し、このメ
モリにフレームアクティビティ計算回路４からのフレー
ムアクティビティ量Ａｆを記憶させる。ビット配分計算
回路１０には、第２回目のスキャン時にブロックアクテ
ィビティ計算回路９から各ブロック毎のブロックアクテ
ィビティ量Ａｂが順次与えられ、ビット配分計算回路１
０はメモリに記憶したフレームアクティビティ量Ａｆと
順次入力されるブロックアクティビティ量Ａｂとから、
上記式（１）に示す演算を行って、各ブロック毎のビッ
ト配分量ＢａＣｔをリアルタイムで計算して符号化処理
回路６に出力するようになっている。

遅延回路８は、第２回目のスキャン時にブロックアクテ
ィビティ計算回路９及びビット配分計算回路１０が１ブ
ロック分のビット配分量Ｂ　ａｃｔを計算する期間だけ
、入力端子１からの原画データを遅延させて符号化処理
回路６に与える。符号化処理回路６は各ブロック毎にビ
ット配分計算回路１０からのビット配分量Ｂ　ａＣｔに
基づく符号量で遅延回路８からの原画データを符号化し
て出力端子７から出力するようになっている。

次に、このように構成された符号化回路の動作について
説明する。

第１回目のスキャン時には、入力端子１を介して入力さ
れる原画データはブロックアクティビティ計算回路９に
与えられて各ブロック毎のアクティビティが求められる
。各ブロック毎のアクティビティ量Ａｂは順次フレーム
アクティビティ計算回路４に与えられ、フレームアクテ
ィビティ計算回路４はブロック毎のアクティビティ量Ａ
ｂから画面全体のアクティビティを示すフレームアクテ
ィビティ量Ａｆを求めてビット配分計算回路１０に出力
する。ビット配分計算回路１０はこのフレームアクティ
ビティ量Ａｆをメモリに記憶させる。

次に、第２回目のスキャン時になると、ブロックアクテ
ィビティ計算回路９は入力端子１を介して入力される原
画データの各ブロック毎のアクティビティを再度求めて
ビット配分計算回路１０に順次出力する。このブロック
アクティビティ量Ａｂは第１回目のスキャン時にフレー
ムアクティビティ計算回路４に出力したものと同一値で
ある。ビット配分計算回路１０はメモリに記憶させたフ
レームアクティビティ量Ａｆと、順次入力されるブロッ
クアクティビティ量Ａｂとからビット配分量ＢａＣｔを
リアルタイムで求めて、符号化処理回路６に出力する。

一方、符号化処理回路６には、遅延回路８によって、第
２回目のスキャン時にブロックアクティビティ計算回路
９及びビット配分計算回路１０が演算に要する時間だけ
原画データが遅延されて与えられており、符号化処理回
路６は順次入力される各ブロックの原画データに対して
、ビット配分量ＢａＣｔに基づく符号量で符号化を行い
出力端子７に出力する。

このように、本実施例においては、第１回目のスキャン
時に求めたフレームアクティビティ量Ａｆをメモリに記
憶させ、第２回目のスキャン時に再度求めたブロックア
クティビティ量Ａｂとメモリから読出したフレームアク
ティビティ量Ａｆとからリアルタイムでビット配分量Ｂ
ａＣｔを求めており、従来と異なり、第１回目のスキャ
ン時に求めた各ブロックのブロックアクティビティ量Ａ
ｂを第２回目のスキャン時まで保存するフレームメモリ
を必要としない、このため、回路規模を著しく小さくす
ることができる。

［発明の効果］ 以上説明したように本発明によれば、回路規模を縮小す
ることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明に係る符号化回路の一実施例を示すブロ
ック図、第２５！１は従来の符号化回路を示すブロック
図である。 ４・・・フレームアクティビティ計算回路、６・・・符
号化処理回路、８・・・遅延回路、９・・・ブロックア
クティビティ計算回路、１０・・・ビット配分計算回路
。 第１図 ミツ 第２図

Claims (1)

1. 【特許請求の範囲】 １フレームの画像データを複数のブロックに分割して２
   フレーム期間で各ブロック毎に符号化を行う符号化回路
   において、 前記画像データが入力されて前記２フレーム期間のいず
   れにおいても前記各ブロック毎にアクティビティ量を求
   めるブロックアクティビティ計算回路と、 前記２フレーム期間の最初の１フレーム期間に前記ブロ
   ックアクティビティ計算回路から出力されるブロック毎
   のアクティビティ量に基づいて１フレーム全体のアクテ
   ィビティ量を求めるフレームアクティビティ計算回路と
   、 前記２フレーム期間の最初の１フレーム期間に前記フレ
   ームアクティビティ計算回路から出力される１フレーム
   全体のアクティビティ量を記憶し、この１フレーム全体
   のアクティビティ量と前記２フレーム期間の最後の１フ
   レーム期間に前記ブロックアクティビティ計算回路から
   出力される各ブロック毎のアクティビティ量とから各ブ
   ロック毎のビット配分量を求めて出力するビット配分計
   算回路と、 前記ビット配分量に基づく符号量で前記画像データを各
   ブロック毎に符号化する符号化処理回路とを具備したこ
   とを特徴とする符号化回路。