JPH0481884A

JPH0481884A - Matrix type display device

Info

Publication number: JPH0481884A
Application number: JP19830890A
Authority: JP
Inventors: Daisuke Umeno; 梅野　大介
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-25
Filing date: 1990-07-25
Publication date: 1992-03-16

Abstract

PURPOSE:To eliminate the need for high-speed conversion processing by using a matrix display device having a memory function and interfacing the signal processing of a display section with a digital signal. CONSTITUTION:The data stored in a RAM 21 of the matrix type display device 20 is transferred as bit map data directly to a frame memory 25 by DMA 23 of a graphics section 22. A CRT controller 24 which interprets command codes outputs the digital signal of the address and data corresponding to display data to the frame memory 25. The bit map data stored in the frame memory 25 is sequentially addressed by a display controller 30 and is outputted as binarized data of on-off onto an address bus. The upper bits of this information are inputted to a Y driver 35 which executes driving in Y-axis direction. On the other hand, the lower bits drives an X-driver 34 in an X-axis direction.

Description

【発明の詳細な説明】［産業上の利用分野コ本発明はマトリクス形表示装置、特に大容量のデータ表
示においてもラスクスキャン方式のように高速な変換処
理を必要としないマトリクス形表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a matrix type display device, and particularly to a matrix type display device that does not require high-speed conversion processing like the rask scan method even when displaying a large amount of data.

［従来の技術］第２図は従来のマトリクス形表示装置のブロック図であ
る。[Prior Art] FIG. 2 is a block diagram of a conventional matrix display device.

第２図において、従来のマトリクス形表示装置（２０）
は、上位装置（１０）に接続され、ＲＡＭ（２１）と、
グラフィクス部（２２）と、ＣＲＴモニタ（２７）とか
ら構成され、さらにグラフィクス部（２２）は、ＤＭＡ
　（２３）と、ＣＲＴコントローラ（２４）と、フレー
ムメモリ　（２５）と、ＤＡコンバータ（２６）とから
構成されている。In FIG. 2, a conventional matrix type display device (20)
is connected to the host device (10), and includes a RAM (21) and
It consists of a graphics section (22) and a CRT monitor (27), and the graphics section (22) also has a DMA
(23), a CRT controller (24), a frame memory (25), and a DA converter (26).

次に動作に付いて説明する。まず、上位装置（１０）に
おいて動作するソフトウェアにより、マトリクス形表示
装置（２０）に対して表示データが転送される。マトリ
クス形表示装置（２ｏ）は、転送されたデータをＲＡＭ
（２１）に格納する。ＲＡＭ（２１）に格納されたデー
タは、グラフィクス部（２２）のＤＭＡ　（２３）によ
り直接フレームメモリ（２５）へビットマツプデータと
して転送される。Next, the operation will be explained. First, display data is transferred to the matrix display device (20) by software running in the host device (10). The matrix type display device (2o) stores the transferred data in RAM.
(21). The data stored in the RAM (21) is directly transferred as bitmap data to the frame memory (25) by the DMA (23) of the graphics section (22).

一方、同様に、上位装置（１ｏ）において動作するソフ
トウェアにより、マトリクス形表示装置（２０）に対し
てコマンドデータが転送されるので、グラフィクス部（
２２）のＣＲＴコントローラ（２４）はコマンドコード
を解釈し、フレームメモリ（２５）へビットマツプデー
タとして書き込む。On the other hand, similarly, command data is transferred to the matrix display device (20) by software running on the host device (1o), so the graphics section (
The CRT controller (24) at 22) interprets the command code and writes it to the frame memory (25) as bitmap data.

このようにして、フレームメモリ（２５）上に最終的に
書き込まれたビットマツプデータは、グラフィクス部（
２２）のＣＲＴコントローラ（２４）により、ＤＡコン
バータ（２６）へ転送される。また、ＣＲＴコントロー
ラ（２４）はＣＲＴのタイミング信号Ｈ−８ＹＮＣＳＶ
−３ＹＮＣを生成すると共に、ＤＡコンバータ（２６）
　ノ出力であるアナログ信号とＣＲＴのタイミング信号
をミックスしてＣＲＴモニタ（２７）へアナログ量とし
て転送する。In this way, the bitmap data finally written on the frame memory (25) is stored in the graphics section (
22) is transferred to the DA converter (26) by the CRT controller (24). In addition, the CRT controller (24) outputs the CRT timing signal H-8YNCSV.
- Generates 3YNC and DA converter (26)
The analog signal output from the CRT and the timing signal of the CRT are mixed and transferred to the CRT monitor (27) as an analog signal.

ＣＲＴモニタ（２７）はアナログ量として表示データを
受信するため、メモリ機能を用いることができず、表示
データの情報量が多ければ多いほどラスクスキャンスピ
ードを速くする必要がある。Since the CRT monitor (27) receives display data as an analog quantity, it cannot use a memory function, and the larger the amount of display data, the faster the rask scan speed needs to be.

Ｃ発明が解決しようとする課題］上述した従来のマトリクス形表示装置では、ＣＲＴモニ
タ（２７）はメモリ機能を用いることができず、例えば
表示する情報量が多ければ多いほどラスクスキャンスピ
ードを速くする必要があるため、高速のドツトクロック
を使用しなければならないという、問題点があった。Problems to be Solved by Invention C] In the conventional matrix type display device described above, the CRT monitor (27) cannot use a memory function, and for example, the larger the amount of information to display, the faster the rask scan speed is. There was a problem in that a high-speed dot clock had to be used.

本発明は上記のような問題点を解消するためになされた
もので、本発明の目的は、大容量のデータ表示において
もラスタスキャン方式のように高速な変換処理を必要と
しないマトリクス形表示装置を提供することにある。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a matrix type display device that does not require high-speed conversion processing like a raster scan method even when displaying a large amount of data. Our goal is to provide the following.

［課題を解決するための手段］上記目的を達成するために、本発明にかかわるマトリク
ス形表示装置はメモリ機能を有するマトリクス表示器を
用いるとともに、表示部の信号処理をデジタル信号でイ
ンターフェースするようにしたことを特徴としている。[Means for Solving the Problems] In order to achieve the above object, a matrix type display device according to the present invention uses a matrix display having a memory function, and interfaces the signal processing of the display section with a digital signal. It is characterized by what it did.

［作用］したがって、本発明のマトリクス形表示装置においては
、メモリ機能を有するマトリクス表示器を用いるととも
に、表示部の信号処理をデジタル信号でインターフェー
スするようにしたことにより、大容量のデータ表示にお
いてもラスタスキャン方式のように高速な変換処理や高
速のドツトクロックを使用する必要がなく、本来のビッ
トマツプマトリクス形表示装置としてのアクセスが実現
できる。[Function] Therefore, in the matrix type display device of the present invention, a matrix display having a memory function is used, and the signal processing of the display section is interfaced with a digital signal, so that it is possible to display large amounts of data. Unlike the raster scan method, there is no need to use high-speed conversion processing or a high-speed dot clock, and access as an original bitmap matrix type display device can be realized.

［実施例］以下、本発明の一実施例を図について説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第１図は本発明の一実施例であるマトリクス形表示装置
のブロック図である。FIG. 1 is a block diagram of a matrix type display device which is an embodiment of the present invention.

第１図において本発明のマトリクス形表示装置（２０）
は、ＲＡＭ（２１）と、グラフィクス部（２２）と、表
示部（２８）とから構成され、さらに、グラフィクス部
（２２）はＤＭＡ　（２３）と、ＣＲＴコントローラ（
２４）とからなり、表示部（２８）は２値化処理部（２
９）と、フレームメモリ　（２５）と、表示コントロー
ラ（３０）と、上位アドレスデコーダ（３１）と、下位
アドレスデコーダ（３２）と、駆動回路部（３３）と、
Ｘドライバ（３４）と、Ｙドライバ（３５）と、マトリ
クス表示器（３６）とから構成されている。In FIG. 1, a matrix type display device (20) of the present invention
consists of a RAM (21), a graphics section (22), and a display section (28), and the graphics section (22) further includes a DMA (23) and a CRT controller (
24), and the display section (28) consists of a binarization processing section (24).
9), a frame memory (25), a display controller (30), an upper address decoder (31), a lower address decoder (32), and a drive circuit section (33).
It is composed of an X driver (34), a Y driver (35), and a matrix display (36).

上記の通り構成される本発明のマトリクス形表示装置は
次のように動作する。The matrix type display device of the present invention configured as described above operates as follows.

上位装置（１０）において動作するソフトウェアよりマ
トリクス形表示装置（２０）に対して表示データが転送
される。マトリクス形表示装置（２０）は、転送された
データをＲＡＭ　（２１）に格納する。ＲＡＭ（２１）
に格納されたデータは、グラフィクス部（２２）のＤＭ
Ａ　（２３）により直接フレームメモリ（２５）へビッ
トマツプデータとして転送される。コマンドコードを解
釈するＣＲＴコントローラ（２４）は従来のものと若干
具なり、ＣＲＴモニタ（２７）のためのＣＲＴのタイミ
ング信号Ｈ−８ＹＮＣ，Ｖ−５ＹＮＣと表示データの生
成は行わず、通常のビットマツプとしてのフレームメモ
リ（２５）に対して、表示データに対応するアドレスと
データのデジタル信号を出力する。Display data is transferred from software running in the host device (10) to the matrix display device (20). The matrix display device (20) stores the transferred data in the RAM (21). RAM (21)
The data stored in the DM of the graphics section (22)
A (23) directly transfers it to the frame memory (25) as bitmap data. The CRT controller (24) that interprets the command code is slightly different from the conventional one, and does not generate CRT timing signals H-8YNC, V-5YNC and display data for the CRT monitor (27), but instead generates a normal bit map. A digital signal of an address and data corresponding to the display data is output to the frame memory (25).

これらのデータは一旦２値化処理部（２９）で表示のコ
ントラストを付けるために、具体的には、色階調のフレ
ーム間引きのために処理され、結果としてのデータはフ
レームメモリ（２５）へストアされる。These data are once processed in the binarization processing unit (29) to add display contrast, specifically, to thin out frames of color gradation, and the resulting data is stored in the frame memory (25). Stored.

表示コントローラ（３０）はフレームメモリ（２５）の
ビットマツプデータをマトリクス表示器（３６）に出力
するまでの制御を行なう。上記の通り、フレームメモリ
（２５）に格納されたビットマツプデータは表示コント
ローラ（３０）により順次アドレッシングされ、０Ｎ−
ＯＦＦの２値化データとしてアドレスバス上に出力され
る。The display controller (30) performs control up to outputting the bitmap data in the frame memory (25) to the matrix display (36). As mentioned above, the bitmap data stored in the frame memory (25) is sequentially addressed by the display controller (30), 0N-
It is output onto the address bus as OFF binary data.

このアドレスバス上に出力されたアドレス情報の上位ビ
ットは上位アドレスデコーダ（３１）によりデコードさ
れ、その出力はＹドライバ（３５）に入力される。Ｙド
ライバ（３５）に入ツノされたアドレス情報により、Ｙ
ドライバ（３５）はＹ軸方向の駆動をおこなう。The upper bits of the address information output on this address bus are decoded by an upper address decoder (31), and its output is input to the Y driver (35). By the address information entered into the Y driver (35),
The driver (35) drives in the Y-axis direction.

一方、アドレスバス上に出力されたアドレス情報の下位
ビットは、下位アドレスデコーダ（３２）によりデコー
ドされたあと、−旦駆動回路部（３３）によって駆動パ
ルス化されたのち、Ｘ軸方向のＸドライバ（３４）を駆
動する。従って、６各の駆動の交点でマトリクス表示器
（３６）の１ドツトが像を結ぶことになる。On the other hand, the lower bits of the address information output on the address bus are decoded by the lower address decoder (32), and then converted into drive pulses by the drive circuit section (33), which is then converted into a drive pulse by the X-axis driver in the X-axis direction. (34) is driven. Therefore, one dot on the matrix display (36) will be imaged at the intersection of each of the six drives.

［発明の効果コ以上説明したように、本発明のマトリクス形表示装置に
よれば、上位装置とのインターフェースをデジタル化し
、マトリクス形表示装置の内部処理を、アドレス・デー
タを内容とするデジタル信号でインターフェースするよ
うに構成したので、特に大容量のデータ表示においても
ラスクスキャン方式のように高速な変換処理を必要とせ
ず、通常の）１ノームメモリのアクセス方式でマトリク
ス形表示装置の駆動が出来るので安価なシステムを提供
することができるという効果がある。[Effects of the Invention] As explained above, according to the matrix type display device of the present invention, the interface with the host device is digitalized, and the internal processing of the matrix type display device is performed using digital signals containing address data. Since it is configured to interface, there is no need for high-speed conversion processing like the rask scan method, especially when displaying large amounts of data, and the matrix display device can be driven using the normal 1-norm memory access method. This has the effect of providing an inexpensive system.

[Brief explanation of the drawing]

第１図は本発明の一実施例を示すマトリクス形表示装置
のブロック図、第２図は従来のマトリクス形表示装置のブロック図であ
る。（１０）は上位装置、（２０）はマトリクス形表示装置
、（２１）はＲＡＭ、（２２）はグラフィクス部、（２
３）はＤＭＡ、（２４）はＣＲＴコントローラ、（２５
）はフレームメモリ、（２６）はＤＡコンバータ、（２
７）はＣＲＴモニタ、（２８）は表示部、（２９）は２
値化処理部、（３０）は表示コントローラ、（３１）は
上位アドレスデコーダ、（３２）は下位アドレスデコー
ダ、（３３）は駆動回路部、（３４）はＸドライバ、（
３５）はＹドライバ、（３６）はマトリクス表示器であ
る。なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram of a matrix type display device showing an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional matrix type display device. (10) is a host device, (20) is a matrix type display device, (21) is a RAM, (22) is a graphics section, (2
3) is DMA, (24) is CRT controller, (25
) is the frame memory, (26) is the DA converter, (2
7) is a CRT monitor, (28) is a display unit, (29) is 2
Value conversion processing section, (30) is display controller, (31) is upper address decoder, (32) is lower address decoder, (33) is drive circuit section, (34) is X driver, (
35) is a Y driver, and (36) is a matrix display. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims

[Claims]

1. A matrix display device characterized in that a signal interface with a host device is digitized, and an internal signal interface of the matrix display device is also digitized.