JPH0481320B2 - - Google Patents

Info

Publication number
JPH0481320B2
JPH0481320B2 JP61120028A JP12002886A JPH0481320B2 JP H0481320 B2 JPH0481320 B2 JP H0481320B2 JP 61120028 A JP61120028 A JP 61120028A JP 12002886 A JP12002886 A JP 12002886A JP H0481320 B2 JPH0481320 B2 JP H0481320B2
Authority
JP
Japan
Prior art keywords
signal
control signal
address
transmission
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61120028A
Other languages
Japanese (ja)
Other versions
JPS62276790A (en
Inventor
Minoru Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61120028A priority Critical patent/JPS62276790A/en
Publication of JPS62276790A publication Critical patent/JPS62276790A/en
Publication of JPH0481320B2 publication Critical patent/JPH0481320B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 技術分野 本発明は、たとえば舞台用調光装置などに好適
に用いられる遠隔制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a remote control device suitably used, for example, in a stage light control device.

背景技術 第8図は従来、たとえば舞台用調光装置などに
用いられている遠隔制御装置1に関連する構成を
示すブロツク図である。本従来技術の構成は、遠
隔制御装置1と遠隔制御装置からの信号を受信し
て、たとえばチヤンネルの切換え動作などを行う
調光装置などの被制御装置2とを含んで構成され
る。遠隔制御装置1は、キー入力部3と、キー入
力部3のキー操作によつて発生するキースイツチ
信号がコード化、コードフオーマツト変換、信号
レベル変換などの変換処理がなされて伝送用信号
として導出される変換器4と、変換器4からの伝
送用信号を電波または赤外線などとして伝送する
伝送部5とを含む。
BACKGROUND ART FIG. 8 is a block diagram showing a configuration related to a remote control device 1 conventionally used, for example, in a stage light control device. The configuration of this prior art includes a remote control device 1 and a controlled device 2 such as a light control device that receives a signal from the remote control device and performs a channel switching operation, for example. The remote control device 1 has a key input section 3, and a key switch signal generated by the key operation of the key input section 3 is subjected to conversion processing such as encoding, code format conversion, signal level conversion, etc., and is derived as a transmission signal. and a transmission section 5 that transmits a transmission signal from the converter 4 as a radio wave or infrared ray.

前記被制御装置には、遠隔制御装置1から伝送
された制御信号を受信する受信部6と、受信部6
からの信号に関して信号のエラーチエツクおよび
制御信号が表すコードの判定などを行う変換器7
と、変換器7からの信号に基づき負荷9を制御す
る制御部8とを含む。
The controlled device includes a receiving section 6 that receives a control signal transmitted from the remote control device 1, and a receiving section 6.
A converter 7 that performs signal error checking and determination of the code represented by the control signal regarding the signal from the
and a control section 8 that controls the load 9 based on the signal from the converter 7.

上述したような従来技術の遠隔制御装置1は、
キー入力部3におけるキー操作にともなつて発生
される断続的な制御信号(即ち一連のキー操作に
おいて、それぞれ離散的な一連の制御信号系列が
対応する)に関して上記処理を行う。一方、連続
的制御信号(たとえばスライド型ボリユームの出
力レベルなど)を、たとえば前記電波および赤外
線などによつて伝送する場合には、下記のような
構成が用いられていた。
The conventional remote control device 1 as described above has the following features:
The above processing is performed on intermittent control signals generated in response to key operations in the key input unit 3 (that is, a series of discrete control signal sequences correspond to each series of key operations). On the other hand, when transmitting a continuous control signal (for example, the output level of a slide type volume, etc.) by, for example, the radio waves or infrared rays, the following configuration has been used.

第9図は前記連続的制御信号をも伝送できるよ
うにした第2の従来技術の構成を示すブロツク図
である。第9図を参照して、本従来技術の構成に
ついて説明する。本従来技術は、前述の第1の従
来技術に類似し、態様する部分には、同一の参照
符を付す。本従来技術も基本的に遠隔制御装置1
および被制御装置2を含んで構成され、遠隔制御
装置1には、上述したような第4図示の構成と機
能とを有するキー入力部3、変換器4および伝送
部5を含む。また被制御装置2も受信部6、変換
器7、制御部8および負荷9を含む。
FIG. 9 is a block diagram showing the configuration of a second prior art technology which is capable of transmitting the continuous control signal as well. The configuration of this prior art will be explained with reference to FIG. This prior art is similar to the above-described first prior art, and the same reference numerals are given to the different parts. This prior art also basically consists of a remote control device 1.
The remote control device 1 includes a key input section 3, a converter 4, and a transmission section 5 having the configuration and functions shown in FIG. 4 as described above. The controlled device 2 also includes a receiving section 6, a converter 7, a control section 8, and a load 9.

一方、上述したように連続的制御信号を発生し
て、これを伝送する構成として、遠隔制御装置1
には、たとえばスライド型ボリユームなどであつ
て連続的に変化する出力電圧などを出力するフエ
ーダ10とフエーダ10からの、たとえば出力電
圧などのアナログ量をデジタル量に変換して、デ
ジタル情報を導出するアナロク/デジタル(以下
A/Dと略称する)変換器などである変換器11
と、A/D変換器11からのデジタル情報を、前
記電波または赤外線などを用いて伝送する伝送部
12とを含む。
On the other hand, as described above, the remote control device 1 is configured to generate continuous control signals and transmit them.
For example, a fader 10, which is a slide type volume and outputs a continuously changing output voltage, and an analog quantity such as the output voltage from the fader 10 are converted into a digital quantity to derive digital information. A converter 11 such as an analog/digital (hereinafter abbreviated as A/D) converter
and a transmission section 12 that transmits digital information from the A/D converter 11 using the radio waves, infrared rays, or the like.

前記被制御装置2には、前記連続的制御信号を
受信する受信部13と、受信部13からのデジタ
ル信号が入力されるデジタル/アナログ(以下、
D/Aと略称する)変換器14とを含む。D/A
変換器14から導出されるアナログ信号は、制御
部8に与えられ、複数の負荷9の、たとえばフエ
ードレベルなどを制御する。
The controlled device 2 includes a receiving section 13 that receives the continuous control signal, and a digital/analog (hereinafter referred to as
(abbreviated as D/A) converter 14. D/A
The analog signal derived from the converter 14 is given to the control section 8 to control, for example, the fade level of the plurality of loads 9.

このような構成の第2の従来技術では、キー入
力部3からの離散的制御信号は、キー操作時のみ
変換器4および伝送部5を介して被制御装置2へ
伝送され、受信部6および変換器7を介して制御
部8に与えられ、負荷9が制御される。一方、フ
エーダ10は、出力を変化する操作が行なわれて
いない期間であつても、一定レベルの出力が常に
送出されており、この出力である制御信号は、
A/D変換器11および伝送部12を介して、す
でに被制御装置2へ伝送されている。
In the second prior art with such a configuration, the discrete control signal from the key input unit 3 is transmitted to the controlled device 2 via the converter 4 and the transmission unit 5 only when a key is operated, and the discrete control signal is transmitted to the controlled device 2 via the converter 4 and the transmission unit 5. The signal is applied to the control section 8 via the converter 7, and the load 9 is controlled. On the other hand, the fader 10 always sends out a constant level of output even when no operation is being performed to change the output, and the control signal that is this output is
It has already been transmitted to the controlled device 2 via the A/D converter 11 and the transmission section 12.

したがつて前記第1の従来技術で問題となるた
とえばフエーダ10などによつて発生される連続
的制御信号を取り扱うことができないという問題
点を解決する前記第2の従来技術は、第9図を参
照して説明したように、離散的制御信号を発生す
るキー入力部3からの制御信号を処理する構成
と、たとえばフエーダ10からの連続的制御信号
を処理する構成とをともに、設けねばならない。
したがつて遠隔制御装置1および被制御装置2の
各回路構成が複雑になり、かつ全体の構成が大形
化してしまうという問題点があつた。
Therefore, the second conventional technique which solves the problem of the first conventional technique in that it cannot handle continuous control signals generated by, for example, the fader 10, is shown in FIG. As explained with reference to this, both an arrangement for processing the control signals from the key input section 3 which generates discrete control signals and an arrangement for processing the continuous control signals from the fader 10, for example, must be provided.
Therefore, there are problems in that the circuit configurations of the remote control device 1 and the controlled device 2 become complicated, and the overall configuration becomes large.

目 的 本発明の目的は上述の技術的課題を解消し、連
続的な第1制御信号と、離散的な第2制御信号と
を共に伝送することができることにより使用性が
格段に向上されると共に、第1制御信号および第
2制御信号を発生して伝送用信号に変換して伝送
する構成を簡略化することができる遠隔制御装置
を提供することである。
Purpose An object of the present invention is to solve the above-mentioned technical problems, and to significantly improve usability by being able to transmit both a continuous first control signal and a discrete second control signal. An object of the present invention is to provide a remote control device that can simplify the configuration for generating a first control signal and a second control signal, converting them into transmission signals, and transmitting the signals.

発明の構成 上記目的を達成するための本発明の構成は、連
続的な信号レベルを有する第1制御信号を発生す
る第1操作手段と、 離散的な信号レベルを有する第2制御信号を発
生する第2操作手段と、 予め定める周期でトリガ信号を発生するトリガ
信号発生手段と、 第2操作手段から第2制御信号が発生される度
に、第2制御信号を順次的に記憶する記憶手段
と、 記憶手段において第2制御信号が記憶されてい
る最後尾アドレスを記憶し、第2制御信号に引き
続いて第1制御信号が入力されたとき、前記トリ
ガ信号に基づいて記憶手段の前記最後尾アドレス
に引き続くアドレスから第1制御信号を記憶させ
るアドレス制御手段と、 記憶手段に記憶された第1制御信号および第2
制御信号を伝送用信号に変換する変換手段と、 前記伝送用信号を伝送する伝送手段とを含むこ
とを特徴とする遠隔制御装置である。
Arrangement of the Invention The arrangement of the present invention for achieving the above object includes: a first operating means for generating a first control signal having a continuous signal level; and a second operating means for generating a second control signal having a discrete signal level. a second operating means; a trigger signal generating means for generating a trigger signal at a predetermined period; and a storage means for sequentially storing the second control signal each time the second control signal is generated from the second operating means. , storing in the storage means the last address at which the second control signal is stored, and when the first control signal is input following the second control signal, the last address of the storage means is stored based on the trigger signal; address control means for storing a first control signal from an address following the address; and address control means for storing a first control signal and a second control signal stored in the storage means.
A remote control device comprising: a conversion means for converting a control signal into a transmission signal; and a transmission means for transmitting the transmission signal.

本発明に従えば、第1操作手段から連続的な信
号レベルを有する第1制御信号が発生され、第2
操作手段から離散的な信号レベルを有する第2制
御信号が発生される。第2制御信号は、第2制御
信号が発生される度に、記憶手段に順次的に記憶
され、第1制御信号はトリガ信号発生手段から予
め定める周期でトリガ信号が発生される度に記憶
手段に順次的に記憶される。
According to the invention, the first control signal having continuous signal levels is generated from the first operating means, and the second control signal is generated from the first operating means.
A second control signal having discrete signal levels is generated from the operating means. The second control signal is sequentially stored in the storage means every time the second control signal is generated, and the first control signal is stored in the storage means every time the trigger signal is generated from the trigger signal generation means at a predetermined period. are stored sequentially.

ここで、第2制御信号に引き続いて第1制御信
号が入力されたとき、記憶手段の第2制御信号が
記憶されているアドレス範囲の最後尾アドレスが
アドレス制御手段に記憶され、第1制御信号は前
記最後尾アドレスに引き続くアドレスから記憶さ
れる。このような第1制御信号および第2制御信
号は変換手段によつて伝送用信号に変換され、伝
送手段によつて伝送される。
Here, when the first control signal is input following the second control signal, the last address of the address range in which the second control signal is stored in the storage means is stored in the address control means, and the first control signal is inputted. are stored starting from the address following the last address. The first control signal and the second control signal are converted into transmission signals by the conversion means, and then transmitted by the transmission means.

このようにして連続的な信号レベルを有する第
1制御信号と離散的な信号レベルを有する第2制
御信号とを、単一の記憶手段に記憶して連続して
伝送することができるので、使用性が格段に向上
される。また、前記第1制御信号および第2制御
信号毎に、信号を記憶して伝送用信号に変換し伝
送する個別の構成をそれぞれ備える必要が解消さ
れ、構成を格段に小型化することができる。
In this way, the first control signal having a continuous signal level and the second control signal having a discrete signal level can be stored in a single storage means and transmitted continuously. performance is greatly improved. Furthermore, the need for each of the first control signal and the second control signal to be provided with a separate configuration for storing the signal, converting it into a transmission signal, and transmitting the signal is eliminated, and the configuration can be significantly miniaturized.

実施例 第1図は本発明の一実施例の構成を示すブロツ
ク図である。第1図を参照して本実施例の構成に
ついて説明する。本実施例は、たとえば舞台照明
などの調光装置などに好適に用いられ、いわゆる
ワイヤレスで調光制御を行う遠隔制御装置21
と、遠隔制御装置21によつて後述されるように
制御されるたとえば調光装置などである被制御装
置22とを含んで構成される。被制御装置22
は、たとえば複数の調光負荷23などを制御す
る。
Embodiment FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. The configuration of this embodiment will be explained with reference to FIG. This embodiment is suitably used in a dimming device for stage lighting, etc., and the remote control device 21 performs so-called wireless dimming control.
and a controlled device 22, such as a light control device, which is controlled by a remote control device 21 as will be described later. Controlled device 22
controls, for example, a plurality of dimming loads 23 and the like.

本実施例の遠隔制御装置21は、前記従来技術
の項で説明した構成と異なり、キー入力部24か
らの断続した第2制御信号と、フエーダ25から
の連続した第1制御信号とを、単一の構成によつ
て処理できるようにする。
The remote control device 21 of the present embodiment differs from the configuration described in the prior art section, in that the remote control device 21 simply transmits the intermittent second control signal from the key input unit 24 and the continuous first control signal from the fader 25. Processing can be performed using one configuration.

遠隔制御装置21は、たとえばいわゆるテンキ
ーなどによつて実現される第2操作手段であるキ
ー入力部24と、スライド型ボリユームなどの形
式であつて、連続的な第1制御信号を発生する第
1操作手段であるフエーダ25とを含む。フエー
ダ25からのたとえば連続的に変化する電圧など
の第1制御信号は、変換器26によつてデジタル
コード化される。すなわち変換器26はA/D変
換器を含んで構成される。
The remote control device 21 includes a key input section 24, which is a second operating means realized by, for example, a so-called numeric keypad, and a first key input section 24, which is in the form of a sliding volume or the like, and which generates a continuous first control signal. It includes a fader 25 which is an operating means. A first control signal, such as a continuously varying voltage, from the fader 25 is digitally coded by a converter 26. That is, the converter 26 includes an A/D converter.

キー入力部24および変換器26からの信号
は、後述するような構成を有する変換器27に入
力され、後述する態様のシリアル伝送信号に変換
されて伝送部28に与えられる。伝送部28は変
換器27からのシリアル伝送信号を、たとえば電
波または赤外線などの形式で発信する。一方、変
換器27には指示信号導出手段である周期カウン
タ29からの指示信号であるトリガ信号が取込ま
れ、後述するような動作を実現する。
Signals from the key input unit 24 and the converter 26 are input to a converter 27 having a configuration as described below, converted into a serial transmission signal in a manner described later, and provided to the transmission unit 28. The transmission unit 28 transmits the serial transmission signal from the converter 27 in the form of, for example, radio waves or infrared rays. On the other hand, a trigger signal, which is an instruction signal, from a period counter 29, which is an instruction signal deriving means, is taken into the converter 27, and the operation as described below is realized.

被制御装置22には、遠隔制御装置21の伝送
部28からの信号を受信する受信部30と、受信
部30からの信号に関して、信号フオーマツトの
チエツクおよびコードの判定などを行う変換器3
1と、変換器31からの出力に対応して、調光負
荷23の照明態様などを制御する制御部32とを
含む。
The controlled device 22 includes a receiving section 30 that receives the signal from the transmitting section 28 of the remote control device 21, and a converter 3 that checks the signal format and determines the code regarding the signal from the receiving section 30.
1, and a control unit 32 that controls the lighting mode of the dimming load 23 in response to the output from the converter 31.

第2図は第1図示の変換器27の構成を示すブ
ロツク図である。第1図および第2図を参照し
て、変換器27の構成について詳述する。キー入
力部24から変換器27へは、キー入力部24に
配置された各キー(図示せず)にそれぞれ対応す
る信号ラインK1,K2,…,Klによつて、前記各
キーの押圧操作に対応する信号が与えられ、エン
コーダ34によつてたとえばnビツトの2進情報
(D0,D1,…,Do-1に変換される。この2進情
報がラツチ回路34にラツチされるとともに、コ
ード比較部35において、実行キーコードメモリ
36に記憶された後述する実行キーコードとの一
致が判定される。
FIG. 2 is a block diagram showing the structure of the converter 27 shown in FIG. The configuration of the converter 27 will be described in detail with reference to FIGS. 1 and 2. From the key input section 24 to the converter 27, signal lines K1, K2, ..., Kl corresponding to each key (not shown) arranged in the key input section 24 are connected to the press operation of each key. A corresponding signal is applied, and is converted by the encoder 34 into, for example, n-bit binary information (D0, D1,...,D o-1 . This binary information is latched in the latch circuit 34, and the code is The comparison unit 35 determines whether the code matches an execution key code stored in the execution key code memory 36, which will be described later.

前記ラツチ回路34にラツチされた情報は、読
出用クロツク回路37からのクロツク信号に従う
カウント動作を行うアドレス用カウンタ38から
の出力に基づいて、バツフアメモリ39に転送さ
れる。バツフアメモリ39の記憶内容は、パラレ
ル/シリアル変換部40を介して、シリアルな伝
送用信号に変換され、伝送部28に送られる。
The information latched in the latch circuit 34 is transferred to the buffer memory 39 based on the output from the address counter 38 which performs a counting operation in accordance with the clock signal from the read clock circuit 37. The contents stored in the buffer memory 39 are converted into a serial transmission signal via a parallel/serial conversion section 40 and sent to the transmission section 28 .

前記アドレス用カウンタ38に、後述するよう
に所定のアドレスを設定するプリセツト値バツフ
ア41が設けられる。また上述したような構成の
動作は、周期カウンタ29からのトリガ信号が遅
延回路42,43によつて、それぞれ所定の遅延
を与えられて行なわれる。
The address counter 38 is provided with a preset value buffer 41 for setting a predetermined address as described later. Further, the operation of the above-described configuration is performed by applying a predetermined delay to the trigger signal from the period counter 29 by delay circuits 42 and 43, respectively.

第3図はキー入力部24からの第2制御信号の
処理を示すフローチヤートであり、第4図はフエ
ーダ25からの連続した第2制御信号の処理を示
すフローチヤートである。第1図および第3図を
参照して、本実施例におけるキー入力部24から
の第2制御信号の処理について説明する。
FIG. 3 is a flowchart showing the processing of the second control signal from the key input unit 24, and FIG. 4 is a flowchart showing the processing of the continuous second control signal from the fader 25. Processing of the second control signal from the key input section 24 in this embodiment will be described with reference to FIGS. 1 and 3.

第3図のステツプn1でキー入力部24におい
て、たとえばチヤネル選択などのためキー操作が
行なわれ、キー入力が得られる。この入力信号
は、信号ラインK1〜Klのいずれか一つを介して
エンコーダ33に与えられ、ステツプn2におい
て、たとえばnビツトの2進符号情報(Do-1
D0)に変換される。エンコーダ33からの前記
情報は、ステツプn3においてラツチ回路34で
直ちにラツチされる。
At step n1 in FIG. 3, a key operation is performed in the key input unit 24, for example, to select a channel, and a key input is obtained. This input signal is given to the encoder 33 via any one of the signal lines K1 to Kl, and in step n2, for example, n-bit binary code information (D o-1 . . .
D0). The information from encoder 33 is immediately latched in latch circuit 34 at step n3.

ここで第3図ステツプn4においてコード比較
部35は、後述する伝送開始実行キーコードが記
憶された実行キーコードメモリ36の実行キーコ
ードを読出し、ラツチ回路34の情報内容と比較
する。この判断が否定ならば、ステツプn1にお
けるキー入力は、実行キー操作ではなかつたこと
になり、処理はステツプn5に移り、前述したよ
うにキー入力部24からの信号をエンコーダした
エンコーダ33からのラインl1を介する信号によ
つて、アドレス用カウンタ38のカウント値は、
インクリメントされる。次にステツプn6では、
アドレス用カウンタ38のカウント値をアドレス
として、バツフアメモリ39へのラツチ回路38
からの情報の転送が行なわれる。
At step n4 in FIG. 3, the code comparison section 35 reads out the execution key code from the execution key code memory 36 in which a transmission start execution key code, which will be described later, is stored, and compares it with the information content of the latch circuit 34. If this judgment is negative, it means that the key input at step n1 was not an execution key operation, and the process moves to step n5, where the line from the encoder 33 that encodes the signal from the key input section 24 as described above is By the signal via l1, the count value of the address counter 38 is
Incremented. Next, in step n6,
The latch circuit 38 to the buffer memory 39 uses the count value of the address counter 38 as an address.
Information is transferred from

ステツプn7では、ステツプn6での情報転送が
終了したかどうかが判断され、終了していなけれ
ば、処理は再びステツプn2に戻り、前述したス
テツプn2〜ステツプn7からなる処理を繰返し行
う。ステツプn7における判断が肯定であれば、
処理はステツプn8に移り、記憶処理が行なわれ
たバツフアメモリ39において、用いられた記憶
エリアの最後のアドレスをプリセツト値バツフア
41に記憶する。ステツプn9では遠隔制御装置
21において、入力待ちの状態となり、キー入力
があれば処理は前記ステツプn2に戻る。
At step n7, it is determined whether the information transfer at step n6 has been completed. If not, the process returns to step n2 and repeats the process from step n2 to step n7 described above. If the judgment at step n7 is affirmative,
The process moves to step n8, and the last address of the used storage area is stored in the preset value buffer 41 in the buffer memory 39 where the storage process has been performed. At step n9, the remote control device 21 enters a state of waiting for input, and if there is a key input, the process returns to step n2.

前記ステツプn4において、判断結果が肯定、
すなわち得られたキー入力が実行キーコードであ
ることが判断されれば、処理はステツプn10に移
る。ステツプn10では、実行キーコードメモリ3
6に記憶された実行キーコードを、バツフアメモ
リ39に転送し、前記一致状態を検出したコード
比較部35は、ステツプn11でラインl2にアドレ
スリセツト信号を導出する。
In step n4, the judgment result is affirmative.
That is, if it is determined that the obtained key input is an execution key code, the process moves to step n10. In step n10, execute key code memory 3
The code comparator 35 transfers the execution key code stored in 6 to the buffer memory 39, and detects the matching state, and outputs an address reset signal to the line 12 at step n11.

ステツプn12で、このアドレスリセツト信号に
よつて、アドレス用カウンタ38は、カウント値
を「0」にリセツトされ、ステツプn13では遅延
回路43による所定の遅延時間の後、アドレスリ
セツト信号が読出用クロツク回路37に与えら
れ、クロツクパルスが出力される。このクロツク
パルスは、アドレス用カウンタ38に与えられ
る。
In step n12, the count value of the address counter 38 is reset to "0" by this address reset signal, and in step n13, after a predetermined delay time by the delay circuit 43, the address reset signal is reset to the reading clock circuit. 37, and a clock pulse is output. This clock pulse is applied to an address counter 38.

ステツプn14で、このアドレス用カウンタ38
は、カウントを開始する。アドレス用カウンタ3
8からは、たとえばmビツトのアドレス情報
(An-1…A0)が出力され、このアドレス情報に
基づいて、バツフアメモリ39に現時点で記憶さ
れている情報が読出され、パラレル/シリアル変
換部40に与えられる。ステツプn16でパラレ
ル/シリアル変換された後、シリアル伝送信号と
して伝送部28に与えられ、ステツプn17で伝送
が行なわれる。
At step n14, the counter 38 for this address is
starts counting. Address counter 3
For example, m-bit address information (A n-1 . . . A0) is output from 8, and based on this address information, the information currently stored in the buffer memory 39 is read out and sent to the parallel/serial converter 40. Given. After being subjected to parallel/serial conversion in step n16, it is applied to the transmission unit 28 as a serial transmission signal, and transmission is performed in step n17.

以下、第1図、第2図および第4図を参照す
る。第4図ステツプm1で前述したようにフエー
ダ25の操作を行つたとき、フエーダ25からの
出力は、変換器26によつてステツプm2におい
てA/D変換され、ステツプm3においてたとえ
ばnビツトのデジタル情報にエンコードされる。
Reference will now be made to FIGS. 1, 2 and 4. When the fader 25 is operated as described above at step m1 in FIG. encoded into .

変換器26からのnビツトデジタル情報はステ
ツプm4においてラツチ回路34にラツチされる。
このときステツプm5で周期カウンタ29からの
トリガ信号によつて、アドレス用カウンタ38が
リセツトされ、一方、第3図ステツプn8におい
て、プリセツト値バツフア41に記憶された前記
最終アドレスを、第4図ステツプm7においてア
ドレス用カウンタ38に設定する。
The n-bit digital information from converter 26 is latched into latch circuit 34 at step m4.
At this time, in step m5, the address counter 38 is reset by the trigger signal from the period counter 29, and on the other hand, in step n8 of FIG. 3, the final address stored in the preset value buffer 41 is reset to It is set in the address counter 38 at m7.

ステツプm8では、アドレス用カウンタ38が
前記最終アドレス値以降のカウント動作を行な
い、ステツプm9では、このカウント動作に従う
アドレス情報によつて、ラツチ回路34にラツチ
されている前記フエーダ25の操作に伴う情報の
バツフアメモリ39への転送が行なわれる。
In step m8, the address counter 38 performs a counting operation after the final address value, and in step m9, information associated with the operation of the fader 25, which is latched in the latch circuit 34, is calculated based on the address information according to this counting operation. The data is transferred to the buffer memory 39.

ステツプm10では、前記周期カウンタ29から
のトリガ信号が、遅延回路42によつて遅延され
てアドレス用カウンタ38に入力されることによ
り、アドレス用カウンタ38のリセツトが行なわ
れ、ステツプm11では、更に遅延回路43による
遅延の後、読出用クロツク回路37からクロツク
パルスを出力させる。
In step m10, the trigger signal from the period counter 29 is delayed by the delay circuit 42 and input to the address counter 38, thereby resetting the address counter 38, and in step m11, the trigger signal is further delayed. After a delay by the circuit 43, a clock pulse is output from the read clock circuit 37.

ステツプm12では読出用クロツク回路37から
のクロツクパルスに基づいて、アドレス用カウン
タ38が「0」からカウント動作を開始し、その
アドレス情報出力によつて、ステツプm13でバツ
フアメモリ39に記憶されている前記情報が読出
される。ステツプm14において、パラレル/シリ
アル変換部40でシリアル伝送情報が出力され、
ステツプm15において、伝送部28からたとえば
電波および赤外線などによる伝送が行なわれる。
In step m12, the address counter 38 starts counting from "0" based on the clock pulse from the read clock circuit 37, and by outputting the address information, the information stored in the buffer memory 39 is counted in step m13. is read out. In step m14, the parallel/serial converter 40 outputs serial transmission information,
In step m15, the transmission unit 28 performs transmission using, for example, radio waves and infrared rays.

第4図ステツプm16では、カウンタ38のカウ
ント値がいわゆるフルアドレスであるかどうかの
判断を行う。ここに言うフルアドレスとは、アド
レス用カウンタ38のカウント値がバツフアメモ
リ39の最終アドレス値に到達した状態を指す。
ステツプm16における判断の結果が否定であれ
ば、処理は再びステツプm13に戻り、前述したよ
うなステツプm13〜m16からなる処理を繰返し行
う。すなわちアドレス用カウンタ38が前記フル
アドレスとなるまで、バツフアメモリ39の読出
は継続される。
At step m16 in FIG. 4, it is determined whether the count value of the counter 38 is a so-called full address. The full address here refers to a state in which the count value of the address counter 38 has reached the final address value of the buffer memory 39.
If the result of the determination at step m16 is negative, the process returns to step m13 again, and the process consisting of steps m13 to m16 as described above is repeated. That is, reading from the buffer memory 39 continues until the address counter 38 reaches the full address.

前記ステツプm16において判断結果が肯定であ
れば処理はステツプm17に移り、アドレス用カウ
ンタ38から読出用クロツク回路37にクロツク
ストツプ信号が出力され、読出用クロツク回路3
7のクロツクパルス出力を停止する。ステツプ
m18では、アドレス用カウンタ38が「0」にリ
セツトされる。
If the judgment result in step m16 is affirmative, the process moves to step m17, where a clock stop signal is output from the address counter 38 to the read clock circuit 37, and the read clock circuit 3
Stop the clock pulse output of 7. step
At m18, the address counter 38 is reset to "0".

上述したように本実施例の遠隔制御装置21
は、キー入力部24から入力された情報は、前記
実行キーを操作することによつて伝送部28から
伝送することができる。またキー入力部24によ
つて、たとえば調光負荷23のいずれか一つを指
定し、フエーダ25によつて当該調光負荷23の
クロスフエードレベルの設定操作などを行つたと
き、フエーダ25の操作に伴う第1制御信号は、
バツフアメモリ39において、キー入力部24に
おけるキー入力操作によつて発生する第2制御信
号が記憶されているアドレスに引き続くアドレス
から記憶される。
As described above, the remote control device 21 of this embodiment
Information input from the key input section 24 can be transmitted from the transmission section 28 by operating the execution key. Further, when one of the dimming loads 23 is specified using the key input unit 24 and the crossfade level of the dimming load 23 is set using the fader 25, the fader 25 The first control signal accompanying the operation is
In the buffer memory 39, the second control signal generated by the key input operation on the key input unit 24 is stored starting from the address following the stored address.

このフエーダ25の操作に伴う第1制御信号の
バツフアメモリ39への記憶は、異なる態様のフ
エーダ25の操作による第1制御信号を更新して
記憶させることができる。したがつて所定のキー
操作の後、フエーダ25のみを繰返し操作するこ
とにより、複数の異なる態様のフエーダ25から
の信号が、前記所定のキー入力と組合わされて逐
次的に伝送されることができる。
The first control signal caused by the operation of the fader 25 can be stored in the buffer memory 39 by updating the first control signal caused by the operation of the fader 25 in a different manner. Therefore, by repeatedly operating only the fader 25 after a predetermined key operation, signals from a plurality of different modes of the fader 25 can be sequentially transmitted in combination with the predetermined key input. .

第5図は本発明の他の実施例の遠隔制御装置2
1(第1図参照)に含まれる変換器27aの構成
を示すブロツク図である。本実施例において、遠
隔制御装置21の変換器27aを除く構成および
被制御装置22の構成は、前述の実施例と同様で
あり、これらについての説明は省略する。第5図
を参照して、変換器27aの構成について説明す
る。
FIG. 5 shows a remote control device 2 according to another embodiment of the present invention.
1 (see FIG. 1) is a block diagram showing the configuration of a converter 27a included in the converter 1 (see FIG. 1). In this embodiment, the configuration of the remote control device 21 except for the converter 27a and the configuration of the controlled device 22 are the same as those of the previous embodiment, and the explanation thereof will be omitted. The configuration of the converter 27a will be explained with reference to FIG.

本実施例の注目すべき点は、CPU(中央処理装
置)44を用いて遠隔制御装置27aを実現した
ことである。また本実施例においては、第2図示
の実施例のバツフアメモリ39に換えて、たとえ
ばRAM(ランダムアクセスメモリ)などによつ
て現されるメモリ45を用いる。
The noteworthy point of this embodiment is that the remote control device 27a is realized using a CPU (central processing unit) 44. Further, in this embodiment, a memory 45 represented by, for example, a RAM (random access memory) is used in place of the buffer memory 39 of the embodiment shown in the second figure.

第6図および第7図は、第5図示の実施例の遠
隔制御装置27aの動作を説明するフローチヤー
トである。前述の実施例のように、キー操作に伴
う信号処理は第6図に対応し、フエーダ25の操
作に対応する信号処理は、第7図のフローチヤー
トに対応する。以下では、第5図および第6図を
参照して、キー操作に伴う信号処理について説明
する。第6図ステツプa1では、たとえば負荷
(第1図参照)23のチヤネル選択などのために
所定のキー操作が行なわれる。
6 and 7 are flowcharts for explaining the operation of the remote control device 27a of the embodiment shown in FIG. As in the embodiments described above, the signal processing associated with key operations corresponds to the flowchart of FIG. 6, and the signal processing associated with the operation of the fader 25 corresponds to the flowchart of FIG. Below, signal processing associated with key operations will be explained with reference to FIGS. 5 and 6. At step a1 in FIG. 6, a predetermined key operation is performed, for example, to select a channel for the load (see FIG. 1) 23.

このキー操作に伴い前記信号ラインK0〜Klの
いずれか一つに信号が導出され、第6図ステツプ
a2において、エンコーダ33によつてたとえば
nビツトの2進情報に変換される。このときステ
ツプa3において、エンコーダ33からCPU44
に割込み信号I1が導出され、CPU44は、こ
の割込み信号I1に対応して第6図ステツプa4
において、エンコーダ33からの2進情報を読出
す。
With this key operation, a signal is derived to one of the signal lines K0 to Kl, and the step shown in FIG.
At a2, the encoder 33 converts it into, for example, n-bit binary information. At this time, in step a3, from the encoder 33 to the CPU 44
An interrupt signal I1 is derived, and the CPU 44 performs step a4 in FIG. 6 in response to this interrupt signal I1.
At , the binary information from the encoder 33 is read.

第6図ステツプa5において、CPU44は前記
読出された情報が、メモリ45に予め記憶されて
いる前述の実施例と同様の実行キーコードである
かどうかの判断を行う。判断結果が否定であれ
ば、エンコーダ33から読出された内容をメモリ
45に記憶し、処理は再びステツプa1に戻り、
操作待ちの状態となる。
At step a5 in FIG. 6, the CPU 44 determines whether the read information is an execution key code stored in the memory 45 in advance and similar to the previous embodiment. If the judgment result is negative, the contents read from the encoder 33 are stored in the memory 45, and the process returns to step a1 again.
It will be in a state of waiting for an operation.

前記ステツプa5において判断結果が肯定であ
れば、ステツプa7においてメモリ45に既に記
憶されている内容を読出し、ステツプa8でパラ
レル/シリアル変換部40によつて、シリアル伝
送情報に変換し、ステツプa9において伝送部2
8によつて伝送を行う。この後、処理は再び操作
待ちの状態となる。
If the judgment result in step a5 is affirmative, the contents already stored in the memory 45 are read out in step a7, converted into serial transmission information by the parallel/serial converter 40 in step a8, and then converted into serial transmission information in step a9. Transmission section 2
Transmission is performed by 8. After this, the process returns to the state of waiting for an operation.

以下に、第5図および第7図を参照してフエー
ダ25(第1図参照)を操作した場合の信号処理
について説明する。ステツプb1においてフエー
ダ25の操作が行なわれると、フエーダ25から
常に導出されている、たとえば出力電圧は変化
し、得られた出力信号は、ステツプb2でA/D
変換される。
Below, signal processing when the fader 25 (see FIG. 1) is operated will be explained with reference to FIGS. 5 and 7. When the fader 25 is operated in step b1, the output voltage, which is constantly derived from the fader 25, changes, and the obtained output signal is input to the A/D in step b2.
converted.

ステツプb2においてデジタル信号に変換され
たフエーダ25からの第1制御信号は、ステツプ
b3で2進情報に変換され、この後、変換器27
aに入力される。
The first control signal from the fader 25 converted into a digital signal in step b2 is
It is converted into binary information at b3, and then the converter 27
input to a.

第3図ステツプb4では変換器27aが周期カ
ウンタ29からのトリガ信号を取込み、ステツプ
b5では、このトリガ信号によつてCPU44は変
換器26からの前記2進情報を読込んで、メモリ
45に記憶させるとともに、ステツプb6におい
て、メモリ45にすでに記憶されている情報とと
もに、これを読出し、パラレル/シリアル変換部
40に導出する。
At step b4 in FIG. 3, the converter 27a takes in the trigger signal from the period counter 29, and the step
In step b5, this trigger signal causes the CPU 44 to read the binary information from the converter 26 and store it in the memory 45, and in step b6 read it out together with the information already stored in the memory 45, The data is derived to the parallel/serial converter 40.

ステツプb7ではパラレル/シリアル変換部4
0において、メモリ45から読出されたnビツト
の情報がシリアル伝送信号に変換され、ステツプ
b8において伝送部28によつて伝送される。
In step b7, parallel/serial converter 4
0, the n-bit information read from the memory 45 is converted into a serial transmission signal, and the step
It is transmitted by the transmission section 28 at b8.

上述したようにフエーダ25の操作による情報
は、キー操作による情報の伝送の場合と異なり、
実行キーコードの入力は不必要であり、フエーダ
25の操作によつて即時的に情報伝送が実行され
る。
As mentioned above, information transmitted by operating the fader 25 is different from transmission of information by key operation.
There is no need to input an execution key code, and information transmission is immediately executed by operating the fader 25.

上述の各実施例においては、キー入力部24と
フエーダ25からの第2制御信号および第1制御
信号を、データの記憶および伝送に関して、単一
系統の構成のみを有する遠隔制御装置21によつ
て処理できるようにした。すなわち読出用クロツ
ク回路37、アドレス用カウンタ38、バツフア
メモリ39、パラレル/シリアル変換回路40お
よびプリセツト値バツフア41から成る単一の構
成を用いて、第1制御信号および第2制御信号の
いずれもバツフアメモリ39に記憶し、伝送部2
8から伝送するようにした。これにより従来例で
説明したように、第1制御信号および第2制御信
号毎にデータの記憶および伝送を行う構成を別途
設ける必要が解消され、構成を格段に小型化する
ことができる。
In each of the embodiments described above, the second control signal and the first control signal from the key input section 24 and the fader 25 are transmitted by the remote control device 21 having only a single system configuration regarding data storage and transmission. I was able to process it. That is, by using a single configuration consisting of a read clock circuit 37, an address counter 38, a buffer memory 39, a parallel/serial conversion circuit 40, and a preset value buffer 41, both the first control signal and the second control signal are transmitted to the buffer memory 39. stored in the transmission section 2.
Transmission started from 8. This eliminates the need to separately provide a configuration for storing and transmitting data for each of the first control signal and the second control signal, as described in the conventional example, and the configuration can be significantly miniaturized.

また前記第1制御信号および第2制御信号を単
一のバツフアメモリ39に記憶させることがで
き、しかも相互に密接な関連を有する第1制御信
号と第2制御信号とは、バツフアメモリ39内で
引き続くメモリ範囲に記憶され、この記憶順序で
伝送されるようにした。これにより前記第1制御
信号および第2制御信号が独立して伝送される場
合と比較し、再度組み合わせて構成する必要が解
消され、使用性が格段に向上される。
Further, the first control signal and the second control signal can be stored in a single buffer memory 39, and the first control signal and the second control signal, which are closely related to each other, can be stored in successive memories in the buffer memory 39. They are stored in a range and transmitted in this storage order. As a result, compared to the case where the first control signal and the second control signal are transmitted independently, there is no need to combine them again, and usability is significantly improved.

またキー入力部24におけるテンキーのみの操
作で、バツフアメモリ39の異なるアドレスを指
定し、すなわち異なる負荷を指定して、同一フエ
ーダレベルを各負荷毎に設定する操作を格段に容
易に行うことができる。また逆にキー入力部24
におけるたとえばテンキーなどを用いて指定した
負荷に対し、フエーダ25の操作を繰り返すのみ
で、異なる調光レベルまたは同一の調光レベルの
データを連続的に伝送して設定することができ
る。これにより調光制御が格段に容易となる。ま
たこのような信号の伝送は負荷のアドレスと組み
合わせて調光レベルのデータを伝送するので、伝
送される信号の信頼性が格段に向上する。
Further, by operating only the ten keys on the key input unit 24, it is possible to designate different addresses in the buffer memory 39, that is, to designate different loads, and to set the same fader level for each load with great ease. Conversely, the key input section 24
By simply repeating the operation of the fader 25, data for different dimming levels or the same dimming level can be continuously transmitted and set for the load specified using, for example, a numeric keypad. This makes dimming control much easier. Furthermore, since such signal transmission involves transmitting dimming level data in combination with the load address, the reliability of the transmitted signal is significantly improved.

効 果 以下のように本発明に従えば、第1操作手段か
ら連続的な信号レベルを有する第1制御信号が発
生され、第2操作手段から離散的な信号レベルを
有する第2制御信号が発生される。第2制御信号
は、第2制御信号が発生される度に、記憶手段に
順次的に記憶され、第1制御信号はトリガ信号発
生手段から予め定める周期でトリガ信号が発生さ
れる度に記憶手段に順次的に記憶されるようにし
た。
Effects According to the present invention as described below, a first control signal having a continuous signal level is generated from the first operating means, and a second control signal having a discrete signal level is generated from the second operating means. be done. The second control signal is sequentially stored in the storage means every time the second control signal is generated, and the first control signal is stored in the storage means every time the trigger signal is generated from the trigger signal generation means at a predetermined period. are stored sequentially.

ここで本発明では、第2制御信号に引き続いて
第1制御信号が入力されたとき、記憶手段の第2
制御信号が記憶されているアドレス範囲の最後尾
アドレスがアドレス制御手段に記憶され、第1制
御信号は前記最後尾アドレスに引き続くアドレス
から記憶されるようにした。このような第1制御
信号および第2制御信号は変換手段によつて伝送
用信号に変換され、伝送手段によつて伝送され
る。
Here, in the present invention, when the first control signal is input following the second control signal, the second
The last address of the address range in which control signals are stored is stored in the address control means, and the first control signal is stored from the address following the last address. The first control signal and the second control signal are converted into transmission signals by the conversion means, and then transmitted by the transmission means.

このようにして連続的な信号レベルを有する第
1制御信号と離散的な信号レベルを有する第2制
御信号とを、単一の記憶手段に記憶して連続して
伝送することができるので、使用性が格段に向上
される。また、前記第1制御信号および第2制御
信号毎に、信号を記憶して伝送用信号に変換し伝
送する個別の構成をそれぞれ備える必要が解消さ
れ、構成を格段に小型化することができる。
In this way, the first control signal having a continuous signal level and the second control signal having a discrete signal level can be stored in a single storage means and transmitted continuously. performance is greatly improved. Furthermore, the need for each of the first control signal and the second control signal to be provided with a separate configuration for storing the signal, converting it into a transmission signal, and transmitting the signal is eliminated, and the configuration can be significantly miniaturized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の遠隔制御装置21
および被制御装置22の構成を示すブロツク図、
第2図は遠隔制御装置21の構成を示すブロツク
図、第3図は遠隔制御装置21のキー操作に伴う
処理を説明するフローチヤート、第4図は遠隔制
御装置21のフエーダ25を操作した時の信号処
理を説明するフローチヤート、第5図は本発明の
他の実施例に従う変換器27aの構成を示すブロ
ツク図、第6図は本実施例のキー操作に伴う信号
処理を説明するフローチヤート、第7図は本実施
例のフエーダ25の操作に伴う信号処理を説明す
るフローチヤート、第8図は第1の従来技術の構
成を示すブロツク図、第9図は第2の従来技術の
構成を示すブロツク図である。 21……遠隔制御装置、24……キー入力部、
25……フエーダ、26,27,31……変換
器、28……伝送部、29……周期カウンタ、3
8……アドレス用カウンタ、39……バツフアメ
モリ、41……プリセツト値バツフア、44……
CPU、45……メモリ。
FIG. 1 shows a remote control device 21 according to an embodiment of the present invention.
and a block diagram showing the configuration of the controlled device 22,
FIG. 2 is a block diagram showing the configuration of the remote control device 21, FIG. 3 is a flowchart illustrating the processing associated with key operations on the remote control device 21, and FIG. 4 is a diagram showing when the fader 25 of the remote control device 21 is operated. FIG. 5 is a block diagram showing the configuration of the converter 27a according to another embodiment of the present invention. FIG. 6 is a flowchart explaining signal processing associated with key operations in this embodiment. , FIG. 7 is a flowchart illustrating the signal processing associated with the operation of the fader 25 of this embodiment, FIG. 8 is a block diagram showing the configuration of the first prior art, and FIG. 9 is the configuration of the second prior art. FIG. 21...Remote control device, 24...Key input unit,
25...Feder, 26, 27, 31...Converter, 28...Transmission unit, 29...Period counter, 3
8... Address counter, 39... Buffer memory, 41... Preset value buffer, 44...
CPU, 45...memory.

Claims (1)

【特許請求の範囲】 1 連続的な信号レベルを有する第1制御信号を
発生する第1操作手段と、 離散的な信号レベルを有する第2制御信号を発
生する第2操作手段と、 予め定める周期でトリガ信号を発生するトリガ
信号発生手段と、 第2操作手段から第2制御信号が発生される度
に、第2制御信号を順次的に記憶する記憶手段
と、 記憶手段において第2制御信号が記憶されてい
る最後尾アドレスを記憶し、第2制御信号に引き
続いて第1制御信号が入力されたとき、前記トリ
ガ信号に基づいて記憶手段の前記最後尾アドレス
に引き続くアドレスから第1制御信号を記憶させ
るアドレス制御手段と、 記憶手段に記憶された第1制御信号および第2
制御信号を伝送用信号に変換する変換手段と、 前記伝送用信号を伝送する伝送手段とを含むこ
とを特徴とする遠隔制御装置。
[Claims] 1. A first operating means for generating a first control signal having a continuous signal level; a second operating means for generating a second control signal having a discrete signal level; and a predetermined period. trigger signal generating means for generating a trigger signal at the second operating means; storage means for sequentially storing the second control signal each time the second control signal is generated from the second operating means; The stored last address is stored, and when the first control signal is input following the second control signal, the first control signal is read from the address following the last address of the storage means based on the trigger signal. address control means for storing; and a first control signal and a second control signal stored in the storage means.
A remote control device comprising: a conversion means for converting a control signal into a transmission signal; and a transmission means for transmitting the transmission signal.
JP61120028A 1986-05-23 1986-05-23 Remote controller Granted JPS62276790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61120028A JPS62276790A (en) 1986-05-23 1986-05-23 Remote controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61120028A JPS62276790A (en) 1986-05-23 1986-05-23 Remote controller

Publications (2)

Publication Number Publication Date
JPS62276790A JPS62276790A (en) 1987-12-01
JPH0481320B2 true JPH0481320B2 (en) 1992-12-22

Family

ID=14776120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61120028A Granted JPS62276790A (en) 1986-05-23 1986-05-23 Remote controller

Country Status (1)

Country Link
JP (1) JPS62276790A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116126U (en) * 1974-07-25 1976-02-05
JPS5633597U (en) * 1979-08-22 1981-04-02
US4392022A (en) * 1981-01-30 1983-07-05 Rca Corporation Television remote control system for selectively controlling a plurality of external apparatus

Also Published As

Publication number Publication date
JPS62276790A (en) 1987-12-01

Similar Documents

Publication Publication Date Title
JP3294032B2 (en) Variable length code decoding device
US6583745B2 (en) A/D converter
US6340943B1 (en) Analog to digital converter method and apparatus
US5982312A (en) A/D converter circuit capable of compensating A/D-converted digital signals
JPH0481320B2 (en)
US4037226A (en) Pulse code modulation compressor
JP2574909B2 (en) Microcomputer
US5481753A (en) I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data
JPH0241757B2 (en)
EP0240921B1 (en) BCH code signal correcting system
JPS58161420A (en) Monolithic analog-digital converter
US6498579B2 (en) Successive-approximation analog-digital converter and related operating method
JP3461672B2 (en) Successive approximation A / D converter
US4839681A (en) Camera accessory output information system
JPS6148305B2 (en)
JPH0773212B2 (en) A / D converter
JPH09219644A (en) A/d conversion method and a/d converter
JP2969879B2 (en) Address control circuit
JP2907040B2 (en) Sound source device with waveform memory test function
JP2954013B2 (en) A / D converter
EP0294614B1 (en) m bit to n bit code converting circuit
JP2768241B2 (en) Signal processing device
JP2578940B2 (en) A / D conversion circuit
JPS6165680A (en) Error correction circuit
JPS6259450A (en) Signal input circuit