JPH0474673B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は遅延掃引オシロスコープの制御装置、
特に遅延掃引オシロスコープのトリガ・ソース、
トリガ結合及び掃引モードを選択する回路に関す
る。

研究開発用のオシロスコープの殆どは、２個の
掃引発生器（時間軸）を有する遅延掃引オシロス
コープであり、一方の掃引を、主掃引或いは通常
掃引又はデイレイング掃引と称し（以下、Ａ掃引
とする）、他方の掃引を遅延掃引と称している
（以下、Ｂ掃引とする）。このような遅延掃引型の
オシロスコープは、合成映像信号の如き複雑な波
形の詳細な解析に広く利用されている。

垂直帰線期間中の特定の水平走査期間（例え
ば、第９番目のライン）に挿入された垂直イター
バル基準信号（VIRS）を観測する場合、水平同
期パルス毎にトリガ・パルスを再生するライン
（或いは水平）同期モードでは、VIRSを観測す
ることは殆ど不可能に近い。これは、VIRSが、
数百本の他のライン信号に埋もれているためであ
る。更に、フイールド（或いは垂直）同期モード
を選択してVIRSを観測しても、VIRSのみを表
示画面全体に拡大表示できない。

遅延掃引オシロスコープは、Ａ掃引のトリガ点
に対してＢ掃引のトリガ点を遅延させるために開
発されたものであり、遅延時間後に所望の掃引速
度でＢ掃引を開始し、Ａ掃引のトリガ点を含む信
号波形を表示画面全体に表示することができる。
遅延掃引オシロスコープを用いてVIRSを観測す
る場合、例えば上述の従来例では、Ａ掃引を垂直
同期パルスでトリガして例えば９ラインに相当す
る遅延時間を得、次に、遅延トリガ・パルスによ
つて所望掃引速度のＢ掃引を開始して目的の
VIRSを表示している。

第１図は、本発明の理解を容易にするために示
した従来の遅延掃引オシロスコープのブロツク図
である。第１図において、入力端子１０に印加さ
れた入力信号は、制御可能の減衰器１２、前置増
幅器１４、遅延線回路１６、及び垂直出力増幅器
１８を介してCRT（陰極線管）２０の垂直偏向板
に加えられる。トリガ・ソース回路２２は、内部
（INT）、外部（EXT）、及び電源（LINE）等の
トリガ信号源からのトリガ信号を選択するための
回路である。内部トリガ信号は前置増幅器１４か
ら得られる。第１図では、１個の垂直チヤンネル
のみを示しているが、実際には、２個以上の垂直
チヤンネルが設けられ、内部トリガ信号は夫々の
チヤンネルから得られる。外部トリガ信号はＡ
EXTコネクタ２４に加えられ、LINEトリガ信号
は、電源周波数に関連する信号を表示するために
LINE端子２６に加えられる。トリガ・ソース回
路２２から出力する選択されたトリガ信万は結合
回路２８に印加され、結合回路２８においてAC
（交流）、DC（直流）、低域阻止（LF REJ）、高域
阻止（HF REJ）の何れかのモードが選択され
る。結合回路２８からのトリガ信号はトリガ発生
器３０に印加される。トリガ発生器３０は、印加
されたトリガ信号のレベルを、Ａトリガ・レベル
（Ａ TRIG LEVEL）制御用のポテンシヨメー
タ３２からの制御可能なトリガ・レベルと比較
し、高速トリガ・パルスを出力する。トリガ発生
器３０からのトリガ・パルスは、Ａ掃引発生器３
４を動作させるために使用される。Ａ掃引発生器
３４からのＡ掃引信号は、掃引モード選択スイツ
チ５０及び水平出力増幅器５２を介してCRT２
０の水平偏向板に加えられる。

Ｂ掃引回路は、Ａは掃引回路と同様に、トリ
ガ・ソース回路３６、Ｂ EXTコネクタ３７、
トリガ結合回路、トリガ発生器４０、Ｂトリガ・
レベル（Ｂ TRIG LEVEL）制御用のポテンシ
ヨメータ４２、及びＢ掃引発生器４８を有する。
Ｂ掃引発生器４８からのＢ掃引信号は、Ｂ掃引が
選択された場合には、掃引モード選択スイツチ５
０及び水平出力増幅器５２を介して、CRT２０
の水平偏向板に加えられる。遅延比較器４４は、
Ａ掃引信号を、遅延時間制御即ち遅延時間位置
（DTP）設定用のポテンシヨメータ４６からの可
変基準し、トリガ発生器４０に印加する。第１図
に示していないが、トリガ発生器３０及び４０
は、自動レベル（AUTO LVL）、自動
（AUTO）、ノーマル（NORM）、シングル
（SINGLE）の何れかのモードで動作するように
設計されている。AUTO LVLは、トリガ信号に
応じてトリガ・レベルを自動的に確立し、トリガ
信号がないと掃引を自走するトリガ・モードであ
り、このモードは、特願昭57−95595号に開示さ
れている。尚、この場合にトリガ・レベル制御に
よりトリガ信号の正負ピーク間でトリガ点が制御
できる。AUTOモードは、トリガ発生器が、所
定周波数（例えば、50Hz）よりも高い周波数のト
ガ・パルスを発生できない場合に、掃引発生器を
自走させるためのモードである。AUTOモード
の一例は、特公昭43−6829（米国特許第3215948号
に相当）に開示され、この例では、トリガ・パル
ス間隔測定回路が設けられている。NORMモー
ドは、トリガ信号のレベルが、Ｂトリガ・レベル
制御用のポテンシヨメータ４２によつて設定され
たトリガ・レベルと交差した場合にのみ、掃引発
生器を動作させるために使用され、トリガされな
い場合には、表示画面に波形を表示しない。Ｂ掃
引発生器は、Ａ掃引発生器と異なる２個のモード
を有し、一方のモードは遅延後直ちに動作するモ
ード（PUN after delay）であり、他方のモー
ドは遅延時間後のトリガ・パルスで動作するモー
ド（TRIGgerable after delay）である。しか
し、後者の動作モードでは、Ｂ掃引発生器４８は
遅延トリガ・パルスによつてのみ動作可能状態に
なり、トリガ結合回路３８から次のトリガ信号を
受けるとトリガされる（即ち、動作を開始する）。

掃引モード選択スイツチ５０は、Ａ掃引発生器
３４からのＡ掃引及びＢ掃引発生器４８からのＢ
掃引の何れかを選択する。掃引モード選択スイツ
チ５０の出力信号は、水平出力増幅器５２で増幅
されて水平偏向板に印加される。Ａ掃引発生器３
４及びＢ掃引発生器４８からの掃引ゲート・パル
スは、Ｚ軸増幅器５４で重畳されてCRT２０の
制御グリツド・バイアスを制御する。掃引モード
選択スイツチ５０によつてＡ掃引を選択すると、
Ｂ掃引によつて拡大される所望部分を含む全波形
が表示され、一方、Ｂ掃引を選択すると、所望部
分のみが拡大されて表示される。

トリガ選択及び結合選択用の制御スイツチは、
例えば、実公昭56−30973号に開示されているレ
バー制御型のスイツチを用いればよく、このスイ
ツチは、制御レバー、回路基板に直接設けた複数
のスイツチ接点、及びプログラム可能のスイツチ
作動カム部材を有する。

従来の遅延掃引オシロスコープの制御装置の問
題は、Ａ及びＢ掃引回路のトリガ・ソース及び結
合モードの選択に各々モード数に応じた押釦スイ
ツチ等の制御スイツチを独立して設けていること
である。その為に、例えば４チヤンネル以上の多
チヤンネルのオシロスコープでは、制御スイツチ
の個数が掃引回路関係のみで数十個に達し、前面
（操作）パネル上の有限の面積に配置が困難とな
り、機器の小型化を不可能にするのみならず、各
モードの表示が困難となり、操作ミスの虞が生
じ、更に部品点数増加に伴う原価上昇及び信頼性
低下の原因となつていた。更に重要なことは、オ
シロスコープは暗い研究室で使用する機会も多
く、選択した動作モードが照明表示されない場合
には、使用上の不便があり測定ミスを生じる虞が
あつた。

したがつて、本発明の目的は、遅延掃引オシロ
スコープ用の簡単な構成の制御装置を提供するこ
とである。

本発明の他の目的は、遅延掃引オシロスコープ
の改良された電子制御手段及び表示手段を提供す
ることである。

本発明の更に他の目的は、遅延掃引オシロスコ
ープのＡ及びＢ掃引回路に共用できる電子制御手
段及び表示手段を設け、この制御手段及び表示手
段を通常使用されるＡ掃引回路に用い、必要に応
じ、面倒な操作を要しないでＢ損引回路にも使用
できるようにした遅延掃引オシロスコープの制御
装置を提供することである。

本発明の付加的目的は、共用する単一表示手段
に、Ａ及びＢ掃引回路の各設定状態が迅速に表示
確認できる遅延掃引オシロスコープを提供するこ
とである。

本発明の要旨は、Ａ及びＢ損引回路に共通して
使用される電子制御手段、アツプ／ダウン制御ス
イツチ及び表示手段等を設け、スイツチと表示手
段を連続或いは間欠的に操作して複数のモードを
選択することである。上記の表示手段は、装置の
前面パネルに設けた複数の光源（例えば、発光ダ
イオード（LED））を、文字を印刷した適当なプ
ラスチツク板で覆つたものが好適である。更に、
１個のトリガ・レベル制御手段（ポテンシヨメー
タ）を、Ａ及びＢ掃引回路として使用する。電子
制御手段、スイツチ手段、表示手段、及びトリ
ガ・レベル制御手段等は、通常、Ａ掃引回路用と
して使用されるが、シフト・スイツチを用いてＢ
掃引回路にも同一目的で使用することが可能であ
る。

以下、添付の第２図乃至第５図を参照して本発
明の好適実施例を説明する。

第２図は、本発明に係る遅延掃引オシロスコー
プの制御装置のスイツチ及び表示手段２３，２
９，３５、及びトリガ・レベル制御手段の配置及
び操作を説明するための図である。トリガ・ソー
ス（SOURCE）選択スイツチSW１は、本実施例
では、左端の下側に設けられている。このスイツ
チはアツプ／ダウン・レバースイツチであり、こ
のスイツチによつて、VERT、INT、（CH1、
CH2、CH3、CH4）、LINEトリガ信号の何れか
が選択され、選択されたトリガ信号は、ソース
（SOURCE）表示手段２３に表示される。今、
VERTトリガ信号を選択したとすると、VERT
表がLED或いは白熱灯等で表示される。ここに、
VERTはチヤンネル・スイツチング回路により
選択されたチヤンネル１乃至４の何れかの信号を
選択使用するモードである。例えば、チヤンネル
３に外部トリガ信号を入力すれば、前述のEXT
モードを選択することに相当する。次に、この状
態からCH1を選択する場合には、トリガ・ソー
ス選択スイツチSW１を一回下側に押せばCH1が
選択されてCH1表示が点灯する。同様に、スイ
ツチSW１を更に下側に押してCH2、CH3、…
…、LINEを夫々選択すれば、対応する表示手段
が点灯して夫々のトリガ・ソースが選択されたこ
とを操作者に知らせる。尚、スイツチSW１を更
に下に押せば、トリガ・ソースの選択はLINEか
ら最上段のVERTとなるようにすれば都合がよ
い。一方、LINEを選択した状態からスイツチ
SW１を上側に押せば、例えば、LINEから順次
VERTまでの何れかのトリガ・ソースを選択で
き、更に上側に押せば、VERTから最上段の
LINEに移るようにすれば都合がよい。スイツチ
SW１を上側或いは下側に押す毎に、１段ずつト
リガ・ソースの選択を変えることができるが、所
定時間以上スイツチSW１を押し続ければ、所望
のトリガ・ソースまで順次連続して選択位置を移
動させることができる。尚、操作者の便宜のため
に、CH1からCH4までを例えば緑色のLEDで表
示し、VERT及びLINEを赤色のLEDで表示する
ようにしてもよい。

トリガ・モード（MODE）選択スイツチSW２
は、上述のトリガ・ソース選択スイツチSW１と
同様に動作し、スイツチSW２を上側或いは下側
に押すことによつて所望のトリガ・モードが選択
でき、選択されたトリガ・モード表示手段３５に
表示される。このようにして、Ａ掃引回路では、
AUTO LVL、AUTO、NORM、SINGLEモー
ドの何れかを選択する。トリガ結合スイツチSW
３も、スイツチSW１及びSW２と同様に動作し、
スイツチSW３のレバーを上側或いは下側に押す
ことによつて、DC，AC、HF REJ、LF REJ、
NOISE REJの何れかの結合モードを選択でき、
選択されたモードは表示手段２９に表示される。
尚、NOISE REJは全周波数成分を結合するが、
トリガに要する信号のピーク値を増加して、低レ
ベル・ノイズを含む信号から安定にトリガする場
合に好適である結合モードである。

トリガ・ソース回路２２、結合回路２８、及び
Ａ掃引発生器３４のモードを、スイツチSW１〜
SW３を用いて所望のモードに設定すれば、設定
されたモード設定情報は、マイクロプロセツサ
（MPU）の記憶手段（例えば、ランダムアクセス
メモリ（RAM））に記憶される。Ａ掃引発生器
３４に印加されるトリガ・レベルは、トリガ・レ
ベル（TRIG LEVEL）制御用のポテンシヨメー
タ５６を用いて制御できる。

本発明では、第２図に示した制御手段及び表示
手段は、Ｂ掃引回路にも使用できる。Ｂ掃引回路
を選択する場合には、Ｂ掃引回路設定用のスイツ
チＢ５８を用いてＡからＢ掃引回路に切換え、Ａ
掃引回路の場合と同様に、スイツチSW１〜SW
３を用いてSOURCE、MODE及びCOUPLING
の夫々に含まれる複数のモードから所望モードを
Ｂ掃引回路用として選択できる。Ａ及びＢ掃引回
路でのモード選択の違いは、後者では、
SOURCE選択にLINEモードがなく、MODE選
択においてRUN又はTRICGgerable after
delayの何れかのモードを選択するのみである。
RUN及びTRIGモードの表示は、他の表示と異
なつた色で表示すれば便利である。トリガ発生器
４０に印加するトリガ・レベルの選択は、Ａ掃引
回路の場合と同様に、トリガ・レベル制御用のポ
テンシヨメータ５６を用いて行う。選択されたモ
ード情報は、MPUの記憶手段（例えばRAM）
に記憶される。尚、後述するように、Ｂトリガ・
レベルは、記憶手段に記憶する前にデジタル化す
るのが望ましい。

このように、Ａ及びＢ掃引回路の制御は、Ｂ掃
引回路設定用のスイツチＢ５８を操作してＡ又は
Ｂ掃引回路を選択した後、所望の設定を行えば、
表示手段により設定状態が明瞭に表示される。
SOURCE、COUPLING、MODE選択回路のス
イツチとしては、記憶手段の出力で動作するリレ
ー・スイツチ、アナログ・スイツチ、或いは他の
適当な制御可能のスイツチを用いればよい。

第３図Ａ及びＢは夫々本発明の実施例のトリ
ガ・ソース表示手段２３の断面図及びLED支持
装置の斜視図である。オシロスコープの前面パネ
ル６０は、開口部６１及び６３を有する１枚（或
い２枚以上の積層）アルミニユウム板であれば好
都合であり、開口部６１及び６３は、操作者の便
宜のために、色分けされた透明或いは半透明のプ
ラスチツク板６２で覆うのが望ましい。回路基板
６４は、前面パネル６０と間隔を置いて平行に配
置され、回路基板６４上に、LED支持部材６６
及びトリガ・ソース選択スイツチSW１が取り付
けられる。LED支持部材６６は、モールド技術
を用いて製作される不透明のプラスチツク板が望
ましく、LED７２ａ，７２ｂ，……、７２ｆを
収納するための複数（例えば、６個）の凹部７０
を有する。LED支持部材６６は、回路の基板６
４の開口部６５に挿入される弾性体の４個の脚６
８を有する自己保持型の構造が望ましい。LED
支持部材６６は、好ましくは、プラスチツク板６
２の透明にした内面に不透明インクで印刷した
VERT、CH1、………等の表示文字（図示せず）
を明瞭に表示するために、プラスチツク板６２に
直接接触するように開口部６１に挿入される。ト
リガ・ソース選択スイツチSW１は、その制御レ
バー７４が、開口部６３を介して前面パネル６０
の外部に出るように、回路基板６４に取り付けら
れ、ワツシヤ及びナツトで前部パネルに固定され
る。尚、第３図では、表示手段２３及びスイツチ
SW１について説明したが、他の表示手段２９，
３５、及びスイツチSW２，SW３に関連する構
成も同様なので説明を省略する。

第４図は、第２図のSOURCE、COUPLING、
MODEの各モードの選択及び表示手段２３，２
９，３５を動作させるための回路の一例を示す簡
単なブロツク図である。第４図において、カウン
タ７６は、クロツク発生器７８からのクロツク・
パルスを受けると、カウント・アツプ又はカウン
ト・ダウンを行うアツプ／ダウン・カウンタであ
る。尚、クロツク発生器７８は、制御スイツチ７
７の制御によつてクロツク・パルスを発生する。
アツプ／ダウン・カウンタ７６の計数値は、表示
手段８２（表示手段２３，２９，３５の何れかに
対応）を制御するために記憶手段８０に記憶され
る。第４図の実施例では、スイツチ７７を１回押
し上げる（或いは押し下げる）毎に、クロツク発
生器７８は、１個のパルスを出力し、カウンタ７
６のカウント・アツプ或いはカウント・ダウンを
行い、一方、スイツチ７７を所定時間以上、押し
上げ（或いは押し下げ）た状態にすると、クロツ
ク発生器７８から所定速度のクロツク・パルス列
が発生し、カウンタ７６は連続してカウント・ア
ツプ或いはカウント・ダウンする。記憶手段８０
は、一定の読出し周期でカウンタ７６の計数値を
読み出して記憶内容を更新し、更新された記憶内
容を表示手段８２に出力する。表示手段８２は、
記憶手段８０からの信号に基づいてLED７２ａ
〜７２ｆの対応するLEDを点灯する。尚、記憶
手段８０の出力を回路８１に加えて計数処理し、
所定の表示手段２３，２９及び３５を表示する。
これら各機能はMPUとソフトウエアにより実現
できる。第５Ａ図及びＢ図は、夫々トリガ発生器
に加えられるトリガ・レベル設定用のデジタル及
びアナログ型の記憶回路である。第５Ａ図におい
て、トリガ・レベル（TRIG LEVEL）制御用の
ポテンシヨメータ５６によつて選択されたトリ
ガ・レベルは、クロツク・パルスの制御下で
ADC（アナログ・デジタル変換器）８４によつて
デジタル化され、記憶手段８６に記憶される。記
憶手段８６に記憶されたデータは、再びDAC（デ
ジタル・アナログ変換器）８８によりアナログ信
号に変換されてトリガ発生器（図示せず）に加え
られる。記憶手段８６は、例えばMPUのRAM
であり、夫々Ａ及びＢ記憶周期に、Ａ及びＢトリ
ガ・レベルを指定された記憶場所（番地）に記憶
する。デジタル的にトリガ・レベルを記憶する上
述の方法の外に、第５図Ｂに示すように、サンプ
リング・ゲート９０及び記憶手段９２を用いて、
トリガ・レベルをアナログ的に記憶することがで
きる。サンプリング・ゲート９０はストロープ発
生器９４に制御されて動作し、このストロープ発
生器９４は、操作者がトリガ・レベル制御用のポ
テンシヨメータ５６を再調整する毎に動作する。
ポテンシヨメータ５６の調整は、サンプリング回
路９０への入力と記憶手段９２の出力との差を表
示画面上で観測して行われる。記憶手段９２は、
サンプル電圧が更新されるまで、サンプル電圧を
保持するための能動素子及び回路を有する。

以上の説明から明らかなように、本発明によれ
ば、オシロスコープの前面パネルにおける操作を
複雑にすることなく、前面パネルの空間を有効に
利用することが可能である。即ち、トリガ・レベ
ルの制御の外に、トリガ・ソース、トリガ結合、
及びトリガ・モードの選択の内少なくとも１つ
を、Ａ及びＢ掃引回路に共通して制御することが
できる。更に、トリガ・ソース、トリガ結合、及
びトリガ・モードの夫々の選択は、電子回路を利
用して複数の選択肢から簡単に行うことができ、
選択された設定条件は、制御スイツチの近傍に表
示される。更に表示手段として、プラスチツク板
のような光透過性板状体に、夫々少なくとも１文
字以上を横書きにした複数のモード名を縦方向に
１列に設けたことにより、選択可能な複数のモー
ド名は、制御スイツチの近傍で最も効率的に識別
出来るように配置されることとなる。即ち、夫々
横書き文字で構成された複数のモード名を横方向
に並べた場合又は縦方向に２列以上に並べた場合
より、本発明のように縦方向に１列に配置す方
が、制御スイツチにより選択される複数のモード
名が広い範囲に分散せず、視線を移動することな
く総てのモード名が一目瞭然であるので、遥かに
識別が容易になる。又、選択に応じて照明表示は
縦方向のみに移動するだけなので、誤操作等の発
生確率を低減出来ると共に、制御スイツチも照明
表示を上下に移動させるためだけの簡単なものを
使用出来る。

以上、本発明の好適実施例のみを説明したが、
当業者にとつて、本発明から逸脱することなく上
述の実施例の変形・変更を行うのは容易である。

【図面の簡単な説明】

第１図は従来の遅延掃引オシロスコープのブロ
ツク図、第２図は本発明に係るオシロスコープの
前面パネルの制御手段及び表示手段の簡単な説明
図、第３図は本発明の１実施例の制御手段及び表
示手段の構成を示す簡単な図、第４図及び第５図
は夫々本発明に係る制御装置の電子回路を示すブ
ロツク図である。 ２３，２９，３５：表示手段、５８：スイツチ
手段、８０，９２：記憶手段、SW１，SW２，
SW３：スイツチ。

Claims (1)

1. 【特許請求の範囲】 １ Ａ及びＢ掃引回路のトリガ・ソース及び結合
   モードを予め定めた複数のトリガ・ソース及び結
   合モードから選択し得る遅延掃引オシロスコープ
   の制御装置において、 上記Ａ及びＢ掃引回路の何れか一方を被制御対
   象として選択する選択スイツチと、 該選択スイツチにより選択された上記Ａ又はＢ
   掃引回路のトリガ・ソース及び結合モードを選択
   する電子制御手段と、 該制御手段で選択されたモードを記憶する記憶
   手段と、 上記制御手段の近傍に配置され、上記記憶手段
   の内容に基づいて上記Ａ及びＢ掃引回路の選択さ
   れたモードの表示に共用する表示手段とを具え、 該表示手段は、少なくとも１文字以上を横書き
   にした複数のモード名を縦方向に一列に設けた光
   透過性板状体と、該板状体の各モード名に夫々対
   応して設けられた複数の光源とを有し、上記制御
   手段により選択されたトリガ・ソース及び結合モ
   ードのモード名に対応する上記光源を発光させ、
   上記制御手段で選択されたモード名を照明表示す
   ることを特徴とする遅延掃引オシロスコープの制
   御装置。