JPH0474353U - - Google Patents
Info
- Publication number
- JPH0474353U JPH0474353U JP11798590U JP11798590U JPH0474353U JP H0474353 U JPH0474353 U JP H0474353U JP 11798590 U JP11798590 U JP 11798590U JP 11798590 U JP11798590 U JP 11798590U JP H0474353 U JPH0474353 U JP H0474353U
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- address
- data length
- dma
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Description
第１図はこの考案に係わるＤＭＡ装置の要部ブ
ロツク構成図、第２図は従来のＤＭＡ装置の要部
ブロツク構成図である。 １……ＤＭＡ装置、２……アドレスカウンタ、
３……転送データ長カウンタ、４〜７……レジス
タ回路、８……インタフエース・制御回路、８ａ
……開始アドレス・転送データ長記憶手段、８ｂ
……転送開始データ書込手段、８ｃ……カウンタ
プリセツト手段、８ｄ……歩進クロツク発生手段
、８ｅ……レジスタ更新手段、８ｆ……状態制御
手段、ＡＬ……歩進アドレスラツチ信号、Ａｐ…
…アドレスプリセツト信号、９……内部制御バス
、１０……アドレスレジスタ、１１……アドレス
バス、１２……転送データ長レジスタ、１３……
転送開始アドレスバス、１４……転送データ長バ
ス、ＣＫ……歩進クロツク、ＤＤ……転送データ
長ラツチ信号、ＤＬ……歩進転送データ長ラツチ
信号。
ロツク構成図、第２図は従来のＤＭＡ装置の要部
ブロツク構成図である。 １……ＤＭＡ装置、２……アドレスカウンタ、
３……転送データ長カウンタ、４〜７……レジス
タ回路、８……インタフエース・制御回路、８ａ
……開始アドレス・転送データ長記憶手段、８ｂ
……転送開始データ書込手段、８ｃ……カウンタ
プリセツト手段、８ｄ……歩進クロツク発生手段
、８ｅ……レジスタ更新手段、８ｆ……状態制御
手段、ＡＬ……歩進アドレスラツチ信号、Ａｐ…
…アドレスプリセツト信号、９……内部制御バス
、１０……アドレスレジスタ、１１……アドレス
バス、１２……転送データ長レジスタ、１３……
転送開始アドレスバス、１４……転送データ長バ
ス、ＣＫ……歩進クロツク、ＤＤ……転送データ
長ラツチ信号、ＤＬ……歩進転送データ長ラツチ
信号。
Claims (1)
- 【実用新案登録請求の範囲】 カウント値のプリセツト機能を有するとともに
ＤＭＡ転送サイクル毎にそのカウント値が歩進さ
れるアドレスカウンタと、 カウント値のプリセツト機能を有するとともに
ＤＭＡ転送毎にそのカウント値が歩進される転送
データ長カウンタと、 各転送チヤネル毎に設けられＤＭＡ転送に係る
アドレスを一時記憶する複数のアドレスレジスタ
と、 各転送チヤネル毎に設けられＤＭＡ転送に係る
転送データ長を一時記憶する複数の転送データ長
レジスタと、 ＤＭＡ転送要求に基いて要求された転送チヤネ
ルのアドレスレジスタに転送開始アドレスを記憶
させるとともに、要求された転送チヤネルの転送
データ長レジスタに転送データ長を記憶させる転
送開始データ書込み手段と、 新たな転送チヤネルのＤＭＡ転送の開始に先立
つて、その転送チヤネルのアドレスレジスタに記
憶されているアドレスを前記アドレスカウンタに
プリセツトするとともに、その転送チヤネルの転
送データ長レジスタに記憶されている転送データ
長を前記転送データ長カウンタへプリセツトする
カウンタプリセツト手段と、 ＤＭＡ転送サイクル毎に歩進される前記アドレ
スカウンタの歩進された値を、ＤＭＡ転送を行な
つているチヤネルのアドレスレジスタへ記憶させ
るとともに、歩進された転送データ長をＤＭＡ転
送を行なつているチヤネルの転送データ長レジス
タへ記憶させるレジスタ更新手段とを備えたこと
を特徴とするＤＭＡ装置のアドレス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11798590U JPH0474353U (ja) | 1990-11-11 | 1990-11-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11798590U JPH0474353U (ja) | 1990-11-11 | 1990-11-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474353U true JPH0474353U (ja) | 1992-06-29 |
Family
ID=31865887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11798590U Pending JPH0474353U (ja) | 1990-11-11 | 1990-11-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474353U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61654B2 (ja) * | 1980-07-24 | 1986-01-10 | Fujitsu Ltd |
-
1990
- 1990-11-11 JP JP11798590U patent/JPH0474353U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61654B2 (ja) * | 1980-07-24 | 1986-01-10 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0474353U (ja) | ||
| JPH0246261U (ja) | ||
| JPS6012184Y2 (ja) | 有効デ−タ・テ−ブル枠アドレス変換装置 | |
| JPH036744U (ja) | ||
| JPH033058U (ja) | ||
| JPH0415072U (ja) | ||
| JPS58117291U (ja) | 洗剤溶解装置 | |
| JPS61126623U (ja) | ||
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPH0424068U (ja) | ||
| JPH0273258U (ja) | ||
| JPH0246254U (ja) | ||
| JPH02143642U (ja) | ||
| JPH05173871A (ja) | メモリカードファイル管理方法 | |
| JPH033851U (ja) | ||
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS5866438U (ja) | タイミング信号発生回路 | |
| JPS63194393U (ja) | ||
| JPS61654U (ja) | Ｄｍａ制御回路 | |
| JPS6438000U (ja) | ||
| JPS6155137B2 (ja) | ||
| JPH02133753U (ja) | ||
| JPS5858601U (ja) | シ−ケンス制御装置 | |
| JPS6199887U (ja) | ||
| JPH01160550U (ja) |