JPH0470064A - ゴースト除去基準信号検出装置 - Google Patents
ゴースト除去基準信号検出装置Info
- Publication number
- JPH0470064A JPH0470064A JP2181094A JP18109490A JPH0470064A JP H0470064 A JPH0470064 A JP H0470064A JP 2181094 A JP2181094 A JP 2181094A JP 18109490 A JP18109490 A JP 18109490A JP H0470064 A JPH0470064 A JP H0470064A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- lines
- signals
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 16
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 240000003473 Grevillea banksii Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＥ Ｄ Ｔ Ｖ （ｅｘｔｅｎｄｅｄ ｄｉｆ
ｉｎｉｔｉｏｎ ＴＶ、クリヤビジョン）受像機等に用
いて好適なゴースト除去基準信号検出装置に関する。
ｉｎｉｔｉｏｎ ＴＶ、クリヤビジョン）受像機等に用
いて好適なゴースト除去基準信号検出装置に関する。
−層詳細には、記憶されたコンポジット映像信号の２ラ
イン分の信号と、さらに記憶されている４ライン分の信
号がＯＣＲ波形かペデスタル波形かを判別した信号で減
算される。さらに、ここでの減算した信号の８ライン分
が記憶された後、この出力４１号が加算および除算され
ることにより、構成が簡単化され、さらにＯＣＲ信号の
検出が確実にできるようにしたものである。
イン分の信号と、さらに記憶されている４ライン分の信
号がＯＣＲ波形かペデスタル波形かを判別した信号で減
算される。さらに、ここでの減算した信号の８ライン分
が記憶された後、この出力４１号が加算および除算され
ることにより、構成が簡単化され、さらにＯＣＲ信号の
検出が確実にできるようにしたものである。
［従来の技術］
従来、ＮＴＳＣ方式と両立性を備えたＥＤＴｖでは、５
ｉｎＸ／Ｘ ／＜−波形とペデスタル波形で構成される
ゴースト除去基準（ＯＣＲ）信号が、８フイールドシー
ケンス法でテレビジョン電波の垂直帰線消去期間に重畳
されている。
ｉｎＸ／Ｘ ／＜−波形とペデスタル波形で構成される
ゴースト除去基準（ＯＣＲ）信号が、８フイールドシー
ケンス法でテレビジョン電波の垂直帰線消去期間に重畳
されている。
そして、テレビジョン受像機で各フィールドの水平同期
信号、カラーバースト信号、前ライン信号が除去された
ＯＣＲ信号を抽出し、このＯＣＲ信号を用いることによ
り、前後のゴーストを合わせて最大４４．７μｓの遅延
時間の範囲のゴーストが除去される。
信号、カラーバースト信号、前ライン信号が除去された
ＯＣＲ信号を抽出し、このＯＣＲ信号を用いることによ
り、前後のゴーストを合わせて最大４４．７μｓの遅延
時間の範囲のゴーストが除去される。
このゴースト除去回路として、加算器、トランスバーサ
ルフィルタ（ＴＦ） 、誤差検出、タップ係数制御回路
、基準波形発生回路からなる構成が知られている。
ルフィルタ（ＴＦ） 、誤差検出、タップ係数制御回路
、基準波形発生回路からなる構成が知られている。
［発明が解決しようとする課題］
しかしながら、上記の従来の技術に係るゴースト除去回
路では、基準波形発生回路からＯＣＲ信号と同一の信号
を送出しており、この信号の安定に比較的困難を伴う。
路では、基準波形発生回路からＯＣＲ信号と同一の信号
を送出しており、この信号の安定に比較的困難を伴う。
さらに次制御フィードバック方式が採用されており、装
置規模が増大する欠点がある。
置規模が増大する欠点がある。
本発明は係る点に鑑みてなされ、構成が簡単化され、且
つ、ＯＣＲ信号の検出が確実にできる優れたゴースト除
去基準信号検出装置を提供することを目的とする。
つ、ＯＣＲ信号の検出が確実にできる優れたゴースト除
去基準信号検出装置を提供することを目的とする。
［課題を解決するための手段］
上記の課題を解決するために、本発明は、コンポジット
映像信号の２ライン分を記憶する第１のメモリと、第１
のメモリの出力信号の８ライン分を記憶する第２のメモ
リと、第１のメモリに記憶されている信号がＯＣＲ波形
がペデスタル波形かを判別するための判定手段と、判定
手段の出力信号によって制御され、第１のメモリに記憶
されている信号と第２のメモリに記憶されている信号を
減算する第１の演算手段と、第１の演算回路の出力を８
ライン分記憶する第３のメモリと、第３のメモリの出力
信号を加算および除算する第２の演算手段とを備えるこ
とを特徴とする。
映像信号の２ライン分を記憶する第１のメモリと、第１
のメモリの出力信号の８ライン分を記憶する第２のメモ
リと、第１のメモリに記憶されている信号がＯＣＲ波形
がペデスタル波形かを判別するための判定手段と、判定
手段の出力信号によって制御され、第１のメモリに記憶
されている信号と第２のメモリに記憶されている信号を
減算する第１の演算手段と、第１の演算回路の出力を８
ライン分記憶する第３のメモリと、第３のメモリの出力
信号を加算および除算する第２の演算手段とを備えるこ
とを特徴とする。
［作用］
上記のように構成される本発明のゴースト除去基準信号
検出装置では、先ず、記憶されたコンポジット映像信号
の２ライン分の信号と、さらに記憶されている８ライン
分の信号がＯＣＲ波形かペデスタル波形かを判別した信
号で減算される。さらに、ここでの減算した信号の８ラ
イン分が記憶された後、この出力信号が加算および除算
される。この場合、例えば、８フイールドシーケンス法
に係るＳ。ＣＩ倍信号得るための周知の式である、１／
４ （（Ｓ−１−３５） ＋（Ｓ６−３２）＋ （Ｓ
３−３７）＋ （Ｓ８−３４））の演算処理が実行され
る。これにより、構成が簡単化され、さらにＯＣＲ信号
の検出が確実にできる。
検出装置では、先ず、記憶されたコンポジット映像信号
の２ライン分の信号と、さらに記憶されている８ライン
分の信号がＯＣＲ波形かペデスタル波形かを判別した信
号で減算される。さらに、ここでの減算した信号の８ラ
イン分が記憶された後、この出力信号が加算および除算
される。この場合、例えば、８フイールドシーケンス法
に係るＳ。ＣＩ倍信号得るための周知の式である、１／
４ （（Ｓ−１−３５） ＋（Ｓ６−３２）＋ （Ｓ
３−３７）＋ （Ｓ８−３４））の演算処理が実行され
る。これにより、構成が簡単化され、さらにＯＣＲ信号
の検出が確実にできる。
［実施例］
次に、本発明のゴースト除去基準信号検出装置の実施例
を、添付図面を参照して以下詳細に説明する。第１図は
構成を示すブロック図、第２図は制御回路を詳細に示す
ブロック図、第３図は第１の演・算回路を詳細に示すブ
ロック図、第４図は第２の演算回路を詳細に示す回路図
、第５図は動作に係るタイミングチャート、第６図（ａ
） （ｂ）はＯＣＲ波形およびペデスタル波形図である
。
を、添付図面を参照して以下詳細に説明する。第１図は
構成を示すブロック図、第２図は制御回路を詳細に示す
ブロック図、第３図は第１の演・算回路を詳細に示すブ
ロック図、第４図は第２の演算回路を詳細に示す回路図
、第５図は動作に係るタイミングチャート、第６図（ａ
） （ｂ）はＯＣＲ波形およびペデスタル波形図である
。
先ず、構成を説明する。第１図において、ＧＣＲ信号が
周知の８フイールドシーケンス法で多重されたコンポジ
ット映像信号Ｓ１が供給されるアナログ／デジタル（Ａ
／Ｄ）変換器１０と、こここら出力されるデジタルコン
ポジット映像信号Ｓ、が記憶される第１のメモリ１２と
比較器１４が設けられている。この比較器１４にはＯＣ
Ｒ信号を判定するための基準電圧（値）Ｖ、が設定され
る。比較器１４からの１−１ ／Ｌ信信号Ｓ跡制御回路
・１８に接続されている。
周知の８フイールドシーケンス法で多重されたコンポジ
ット映像信号Ｓ１が供給されるアナログ／デジタル（Ａ
／Ｄ）変換器１０と、こここら出力されるデジタルコン
ポジット映像信号Ｓ、が記憶される第１のメモリ１２と
比較器１４が設けられている。この比較器１４にはＯＣ
Ｒ信号を判定するための基準電圧（値）Ｖ、が設定され
る。比較器１４からの１−１ ／Ｌ信信号Ｓ跡制御回路
・１８に接続されている。
この制御回路１８は第２図に示すようにＤ型フリップフ
ロップ１８ａ、１８ｂにサンプリングパルスＳ４とタイ
ミングパルスＳｓが供給され、ここから制御信号Ｓ、が
出力される。
ロップ１８ａ、１８ｂにサンプリングパルスＳ４とタイ
ミングパルスＳｓが供給され、ここから制御信号Ｓ、が
出力される。
さら４に、第１のメモリ１２と接続される第２のメモリ
Ｉ６と、夫々が接続される第１の演算回路２０とを有し
ている。この第１の演算回路２０は第３図に示すように
減算回路２０ａ、減算回路２０ｂとからなる。第１の演
算回路２０が接続される第３のメモリ２２は夫々２ライ
ン分の記憶領域を備えたＡ領域メモリ部２２ａ１Ｂ領域
メモリ部２２ｂ、Ｃ領域メモ９部２２ｃ、Ｄ領域メモリ
部２２ｄからなる。さらに、第３のメモリ２２は第４図
に示す第２の演算回路２６と接続されており、この第２
の演算回路２６は加算回路２６ａ、２６ｂ、２６ｃと除
算回路２７ａ、２７ｂ、２７ｃとからなる。
Ｉ６と、夫々が接続される第１の演算回路２０とを有し
ている。この第１の演算回路２０は第３図に示すように
減算回路２０ａ、減算回路２０ｂとからなる。第１の演
算回路２０が接続される第３のメモリ２２は夫々２ライ
ン分の記憶領域を備えたＡ領域メモリ部２２ａ１Ｂ領域
メモリ部２２ｂ、Ｃ領域メモ９部２２ｃ、Ｄ領域メモリ
部２２ｄからなる。さらに、第３のメモリ２２は第４図
に示す第２の演算回路２６と接続されており、この第２
の演算回路２６は加算回路２６ａ、２６ｂ、２６ｃと除
算回路２７ａ、２７ｂ、２７ｃとからなる。
次に、上記の構成における動作を説明する。
ここでは、８フイールドシーケンス法に係る周知の下記
式（１）の演算が行われて、Ｓ ａｃｔ信号を得るもの
である。
式（１）の演算が行われて、Ｓ ａｃｔ信号を得るもの
である。
５ａｃｓ ＝ １／４ （（Ｓ Ｉ −３５）＋（Ｓ
６−３２） ＋（Ｓ３−Ｓ７） ＋ （Ｓ８−３４）） ・・・（１）ＯＣＲ信号が
周知の８フイールドシーケンス法で多重されるコンポジ
ット映像信号Ｓ１を第５図（ａ）に示す。このコンポジ
ット映像信号Ｓ。
６−３２） ＋（Ｓ３−Ｓ７） ＋ （Ｓ８−３４）） ・・・（１）ＯＣＲ信号が
周知の８フイールドシーケンス法で多重されるコンポジ
ット映像信号Ｓ１を第５図（ａ）に示す。このコンポジ
ット映像信号Ｓ。
がＡ／Ｄ変換器ＩＯに入力されて、ここでデジタル化さ
れたデジタルコンポジット映像信号Ｓ、が第１のメモリ
１２と比較器１４に入力される。第１のメモリ１２では
デジタルコンポジット映像信号Ｓ、のＧＣＲ信号を含む
ｌライン分の映像１１号と、その１ライン前の１ライン
分の映像信号とを記憶する。この記憶の後、次のフィー
ルドの時に記憶しているＯＣＲ信号が読み出され、あら
たにＧＣＲ信号と、その１ライン前の１ライン分の映像
信号とを記憶する。
れたデジタルコンポジット映像信号Ｓ、が第１のメモリ
１２と比較器１４に入力される。第１のメモリ１２では
デジタルコンポジット映像信号Ｓ、のＧＣＲ信号を含む
ｌライン分の映像１１号と、その１ライン前の１ライン
分の映像信号とを記憶する。この記憶の後、次のフィー
ルドの時に記憶しているＯＣＲ信号が読み出され、あら
たにＧＣＲ信号と、その１ライン前の１ライン分の映像
信号とを記憶する。
そして、第１のメモリ１２から読み出されたＧＣＲ信号
と映像信号が第２のメモリ１６と第１の演算回路２０に
入力される。
と映像信号が第２のメモリ１６と第１の演算回路２０に
入力される。
第２のメモリ１６は第１のメモリ１２から読み出された
ＯＣＲ信号と映像信号を８ライン分記憶する。すなわち
、ＯＣＲ信号と映像信号を４フイールド遅延して、第１
のメモリ１２と同一のタイミングで出力されて第１の演
算回路２０に入力する。
ＯＣＲ信号と映像信号を８ライン分記憶する。すなわち
、ＯＣＲ信号と映像信号を４フイールド遅延して、第１
のメモリ１２と同一のタイミングで出力されて第１の演
算回路２０に入力する。
さらに、比較器１４ではデジタルコンポジット映像信号
Ｓ、のＧＣＲ償号がＯＣＲ波形かペデスタル波形かを判
断する。この場合、ＯＣＲ信号のレベルが基準値Ｖゎと
比較され、その値が大きい場合に第６図（ａｌに示すＯ
ＣＲ波形として、第５図（ｂｌに示すハイ（Ｈ）信号を
出力し、また、その値が小さい場合には第６図（ｂ）に
示すペデスタル波形としてロー（Ｌ）信号を出力する。
Ｓ、のＧＣＲ償号がＯＣＲ波形かペデスタル波形かを判
断する。この場合、ＯＣＲ信号のレベルが基準値Ｖゎと
比較され、その値が大きい場合に第６図（ａｌに示すＯ
ＣＲ波形として、第５図（ｂｌに示すハイ（Ｈ）信号を
出力し、また、その値が小さい場合には第６図（ｂ）に
示すペデスタル波形としてロー（Ｌ）信号を出力する。
ここからの１］／Ｌ信号Ｓ、は制御回路１８に入力され
る。
る。
制御回路Ｉ８ではＤ型フリップフロップ１８ａでＧＫ端
子に供給される第５図（Ｃ）に示すようにＯＣＲ信号の
中央に位置したサンプリングパルスＳ４により、Ｄｔ！
子に供給されるＨ／Ｌ信号Ｓ、をラッチしてＱ端子から
第５図（ｄ）に示す信号を出力し、さらにＤ型フリップ
フロップ１８ｂではＣＫ端子に供給される第５図（ｅ）
に示すタイミングパルスＳ、により、ＤＩｓ子に供給さ
れるＤ型フリップフロップ１８ａからの出力信号をラッ
チしてＱｔｉａ子から第５図（ｆ）に示す制御信号Ｓ、
を出力する。このように第１のメモリ１２と第２のメモ
リ１６から第１の演算回路２０に入力されるＯＣＲ信号
と映像信号がＧＣＲ波形あるいはペデスタル波形か否か
を判断して、第１の演算回路２０を制御するための制御
信号Ｓ、が出力される。制御信号Ｓ、がＨの場合、第１
のメモリ１２の出力信号はＯＣＲ波形であり、Ｌの場合
は第２のメモリ１６からの出力信号はペデスタル波形で
ある。
子に供給される第５図（Ｃ）に示すようにＯＣＲ信号の
中央に位置したサンプリングパルスＳ４により、Ｄｔ！
子に供給されるＨ／Ｌ信号Ｓ、をラッチしてＱ端子から
第５図（ｄ）に示す信号を出力し、さらにＤ型フリップ
フロップ１８ｂではＣＫ端子に供給される第５図（ｅ）
に示すタイミングパルスＳ、により、ＤＩｓ子に供給さ
れるＤ型フリップフロップ１８ａからの出力信号をラッ
チしてＱｔｉａ子から第５図（ｆ）に示す制御信号Ｓ、
を出力する。このように第１のメモリ１２と第２のメモ
リ１６から第１の演算回路２０に入力されるＯＣＲ信号
と映像信号がＧＣＲ波形あるいはペデスタル波形か否か
を判断して、第１の演算回路２０を制御するための制御
信号Ｓ、が出力される。制御信号Ｓ、がＨの場合、第１
のメモリ１２の出力信号はＯＣＲ波形であり、Ｌの場合
は第２のメモリ１６からの出力信号はペデスタル波形で
ある。
そして、第１の演算回路２０では制御信号Ｓ、が■（の
場合に減算回路２０ａで「（第１のメモリ１２の出力信
号）−（第２のメモリ１６の出力信号）」の減算を行う
。さらに制御信号Ｓ、がＬの場合に減算回路２０ｂが［
（第２のメモリＩ６の出力信号）−（第１のメモリ１２
の出力信号）」の減算を行う。すなわち、式％式％） （Ｓ ３−３７）、（Ｓ８−３４）が処理される。
場合に減算回路２０ａで「（第１のメモリ１２の出力信
号）−（第２のメモリ１６の出力信号）」の減算を行う
。さらに制御信号Ｓ、がＬの場合に減算回路２０ｂが［
（第２のメモリＩ６の出力信号）−（第１のメモリ１２
の出力信号）」の減算を行う。すなわち、式％式％） （Ｓ ３−３７）、（Ｓ８−３４）が処理される。
この値の信号が第３のメモリ２２に供給される。そして
、第１の演算回路２０で演算された最初のフィールドの
ＧＣＲ信号と映像信号、すなわち、（Ｓ １−３５）が
第３のメモリ２２のＡ領域メモリ部２２ａに供給される
。さらに、次のフィールドのＧＣＲ信号と映像信号（Ｓ
Ｓ−３２）が第３のメモリ２２のＢ領域メモリ部２２ｂ
に入力される。さらに同様にしてＣ領域メモ９部２２ｃ
、Ｄ領域メモリ部２２ｄにＯＣＲ信号と映像信号（Ｓ３
−３７）、（Ｓ８−３４）が入力される。このＡ領域メ
モリ部２２ａ、Ｂ領域メモリ部２２ｂ、Ｃ領域メモ９部
２２ｃ、Ｄ領域メモリ部２２ｄでは４フイールド毎に前
記ＯＣＲ信号と映像信号が入力されて記憶され、そして
、同時に読み出されて第２の演算回路２６に入力される
。この第２の演算回路２６ではＡ領域メモリ部２２ａ、
Ｂ領域メモリ部２２ｂの出力信号を加算回路２６ａで加
算し、さらに、Ｃ領域メモ９部２２ｃ、Ｄ領域メモリ部
２２ｄの出力信号を加算回路２６ｂで加算し、夫々の結
果を除算回路２７ａと除算回路２７ｂに入力する。ここ
で夫々１／２に除算して、加算回路２６ｃで加算した後
、さらに除算回路 ２７ｃで１／２の除算、すなわち、
式（１）の （（Ｓ １−３５） ＋（Ｓ６−３２）＋
（Ｓ３−３７）＋（Ｓ８−３４））に係る加算と１／４
の除算を行い、ここでゴースト除去回路に供されるＳ
ＧＣ６信号が出力される。
、第１の演算回路２０で演算された最初のフィールドの
ＧＣＲ信号と映像信号、すなわち、（Ｓ １−３５）が
第３のメモリ２２のＡ領域メモリ部２２ａに供給される
。さらに、次のフィールドのＧＣＲ信号と映像信号（Ｓ
Ｓ−３２）が第３のメモリ２２のＢ領域メモリ部２２ｂ
に入力される。さらに同様にしてＣ領域メモ９部２２ｃ
、Ｄ領域メモリ部２２ｄにＯＣＲ信号と映像信号（Ｓ３
−３７）、（Ｓ８−３４）が入力される。このＡ領域メ
モリ部２２ａ、Ｂ領域メモリ部２２ｂ、Ｃ領域メモ９部
２２ｃ、Ｄ領域メモリ部２２ｄでは４フイールド毎に前
記ＯＣＲ信号と映像信号が入力されて記憶され、そして
、同時に読み出されて第２の演算回路２６に入力される
。この第２の演算回路２６ではＡ領域メモリ部２２ａ、
Ｂ領域メモリ部２２ｂの出力信号を加算回路２６ａで加
算し、さらに、Ｃ領域メモ９部２２ｃ、Ｄ領域メモリ部
２２ｄの出力信号を加算回路２６ｂで加算し、夫々の結
果を除算回路２７ａと除算回路２７ｂに入力する。ここ
で夫々１／２に除算して、加算回路２６ｃで加算した後
、さらに除算回路 ２７ｃで１／２の除算、すなわち、
式（１）の （（Ｓ １−３５） ＋（Ｓ６−３２）＋
（Ｓ３−３７）＋（Ｓ８−３４））に係る加算と１／４
の除算を行い、ここでゴースト除去回路に供されるＳ
ＧＣ６信号が出力される。
このようにして、第１の演算回路２０と第２の演算回路
２６において、上記式（１）の演算が行われて、Ｓ Ｇ
Ｃ＊信号が得られることになる。
２６において、上記式（１）の演算が行われて、Ｓ Ｇ
Ｃ＊信号が得られることになる。
なお、上記実施例においては、コンポジット映像信号Ｓ
、を量子化したデジタル俳号で上記の信号処理を行って
いるが、これに限定されない。例えば、アナログ信号の
まま前記同様の信号処理を行い、同様の作用効果を得る
ことも本発明に含まれる。
、を量子化したデジタル俳号で上記の信号処理を行って
いるが、これに限定されない。例えば、アナログ信号の
まま前記同様の信号処理を行い、同様の作用効果を得る
ことも本発明に含まれる。
［発明の効果］
以上のように、本発明のゴースト除去基準信号検出装置
によれば、記憶されたコンポジット映像信号の２ライン
分の信号と、さらに記憶されている８ライン分の信号が
ＯＣＲ波形がペデスタル波形かを判別した信号で減算さ
れ、さらに、ここでの減算した信号の８ライン分が記憶
された後、この出力信号が加算および除算されるため、
構成が簡単化され、さらにＧＣＲ信号の検出が確実にで
きる利点がある。
によれば、記憶されたコンポジット映像信号の２ライン
分の信号と、さらに記憶されている８ライン分の信号が
ＯＣＲ波形がペデスタル波形かを判別した信号で減算さ
れ、さらに、ここでの減算した信号の８ライン分が記憶
された後、この出力信号が加算および除算されるため、
構成が簡単化され、さらにＧＣＲ信号の検出が確実にで
きる利点がある。
第１図は本発明のゴースト除去基準信号検出装置に係る
実施例の構成を示すブロック図、第２図は第１図におけ
る制御回路を詳細に示すブロック図、 第３図は第１図における第１の演算回路を詳細に示すブ
ロック図、 第４図は第１図における第２の演算回路を詳細に示す回
路図、 第５図は第１図の実施例の動作に係るタイミングチャー
ト、 第６図（ａ） （ｂ）は実施例の動作説明に供されるＧ
Ｃ’Ｒ信号に係るＯＣＲ波形およびペデスタル波形図で
ある。 １０・・・Ａ／Ｄ変換器、１２・・・第１のメモリ、１
４・・・比較器、 １８・・・制御回路、１６・
・・第２のメモリ、２０・・・第１の演算回路、２２・
・・第３のメモリ、２６・・・第２の演算回路、ＳＩ・
・・コンポジット映像信号、 ・・・Ｈ／ Ｌ信号 ・・・サンプリングパルス、 ・・・タイミングパルス、 ・・・制御信号。 出願人 ブラザー工業株式会社
実施例の構成を示すブロック図、第２図は第１図におけ
る制御回路を詳細に示すブロック図、 第３図は第１図における第１の演算回路を詳細に示すブ
ロック図、 第４図は第１図における第２の演算回路を詳細に示す回
路図、 第５図は第１図の実施例の動作に係るタイミングチャー
ト、 第６図（ａ） （ｂ）は実施例の動作説明に供されるＧ
Ｃ’Ｒ信号に係るＯＣＲ波形およびペデスタル波形図で
ある。 １０・・・Ａ／Ｄ変換器、１２・・・第１のメモリ、１
４・・・比較器、 １８・・・制御回路、１６・
・・第２のメモリ、２０・・・第１の演算回路、２２・
・・第３のメモリ、２６・・・第２の演算回路、ＳＩ・
・・コンポジット映像信号、 ・・・Ｈ／ Ｌ信号 ・・・サンプリングパルス、 ・・・タイミングパルス、 ・・・制御信号。 出願人 ブラザー工業株式会社
Claims (1)
- （１）コンポジット映像信号の２ライン分を記憶する第
１のメモリと、 前記第１のメモリの出力信号の８ライン分を記憶する第
２のメモリと、 上記第１のメモリに記憶されている信号がＧＣＲ波形が
ペデスタル波形かを判別するための判定手段と、 前記判定手段の出力信号によって制御され、上記第１の
メモリに記憶されている信号と上記第２のメモリに記憶
されている信号を減算する第１の演算手段と、 前記第１の演算回路の出力を８ライン分記憶する第３の
メモリと、 前記第３のメモリの出力信号を加算および除算する第２
の演算手段とを備えることを特徴とするゴースト除去基
準信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181094A JPH0470064A (ja) | 1990-07-09 | 1990-07-09 | ゴースト除去基準信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181094A JPH0470064A (ja) | 1990-07-09 | 1990-07-09 | ゴースト除去基準信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470064A true JPH0470064A (ja) | 1992-03-05 |
Family
ID=16094727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181094A Pending JPH0470064A (ja) | 1990-07-09 | 1990-07-09 | ゴースト除去基準信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363145A (en) * | 1992-06-04 | 1994-11-08 | Samsung Electronics Co., Ltd. | Detecting method of start signal of ghost cancelling reference signal and circuit thereof |
-
1990
- 1990-07-09 JP JP2181094A patent/JPH0470064A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363145A (en) * | 1992-06-04 | 1994-11-08 | Samsung Electronics Co., Ltd. | Detecting method of start signal of ghost cancelling reference signal and circuit thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684989A (en) | Signal background noise detector | |
| US5151787A (en) | Method and circuit for correcting image edge | |
| US20050140828A1 (en) | Ghost cancellation reference signal with bessel chirps and PN sequences, and TV receiver using such signal | |
| US5844622A (en) | Digital video horizontal synchronization pulse detector and processor | |
| US4777385A (en) | Signal transient improvement circuit | |
| KR910000157B1 (ko) | Tv 수신기를 위한 색 신호의 분리 회로 | |
| US5025311A (en) | Video signal separating apparatus | |
| US4605953A (en) | Digital PAL color television signal demodulators | |
| US4511922A (en) | Digital television system with truncation error correction | |
| US4827343A (en) | Method and apparatus for reducing analog/digital converter requirements in picture-in-picture television circuits | |
| CA1216664A (en) | Digital deghosting system | |
| US5184221A (en) | Apparatus for removing ghost component disturbing picture signal | |
| JP2843690B2 (ja) | 波形等化回路 | |
| JPH0470064A (ja) | ゴースト除去基準信号検出装置 | |
| KR910007206B1 (ko) | 적응형 휘도신호와 색신호 분리장치 | |
| KR930001445B1 (ko) | 고스트 제거장치 및 방법 | |
| KR20000071769A (ko) | 표준ㆍ비표준신호 판정회로 | |
| EP0340656B1 (en) | Signal combining circuitry | |
| JP2548920B2 (ja) | テレビジョン信号の波形歪検出方式及び受信装置 | |
| EP0328207A1 (en) | Color television signal decoding circuit | |
| KR100332340B1 (ko) | 영상 노이즈 검출방법 및 장치 | |
| KR100230272B1 (ko) | 자동 이득 제어회로 | |
| GB2155723A (en) | Digital television system with error correction | |
| KR100283887B1 (ko) | 고스트 제거 장치의 필터 계수 산출 방법 | |
| KR0145048B1 (ko) | 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법 및 회로 |