JPH0469976A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置、特に半導体パワーツーバイスのタ
ーン・オフ時の高速化に関するものである。

（従来技術どその問題点） 電力用半導体素子であるＧＴＯザイリスタ（ゲート・タ
ーン・オフ・サイリスタ）は、電動機の速度制御インバ
ータや、車輌用人容量チョッパ及びインバータ等の大電
力制卸への応用か司能なスイッチング素子である。また
、ＩＧＢＴ　（絶縁ゲートバイボーラド・ランジスタ）
は低制御電力でありなから大電力か扱える長所のために
、パワーシステムへの応用か試みられている。これらの
デバイスはバイポーラモードで動作するために、ぞの電
流容量か大きいか、高耐１イア化のために、デバイス内
部を二つの１−　’ｉンジスタ１デルで表現［２、た場
合、一方の１−ランシスタのべ〜大幅を大きくするため
に、ぞこに少数キャリヤかターン・１）時（ご蓄積し１
ており、まブζ、″″れらのデバイスはこの蓄積少数キ
゛ヤリャを積極的には１）１除シ７．ないので、ターン
・オフに時間かかかるたけてなく、ターン・オフ期間の
粕゛に−ノ“・イル期間か長くなっ′″（ターン・Ａ）
損失も増大Ｖるどい・う問題をイｊしている。

この々−゛ノ・オフ時間の改善のための１段Ｊ（、て、
例えば′ライーノタイｌ、制御づ−用いて幅の広いベー
ス部のライフタイｌ、を縮少し、て、高速化を図る′ｊ
ｉ法もあるか、その反面５：の方法ではオン電圧の増大
をもたらし、、高速化とオン電圧の間にトラ・ドオフの
関係を生、して、（の改善は制約を受ける１３従、〜）
で抜本的な高速ターン・オフ化は困難である、１（発明
の［］的） 本発明はタ　ン・オフ時にデバイス内部に存在する、広
いベース幅のトシニ・：゛ノスタのべ・ス領域に残留し
ている、少数キャリＡ・を消滅、＼す゛る［段をターン
・オフ動作に：（−１加するＪ、とじより、従来の士ノ
イフタイム制御技術かもたらしていブ５、レン電圧の増
大と云・、２問題点を９１１ｇ、　Ｌ′、させる５゛μ
なく高速ターン・オフを実現１９、゛て、゛十′導体ｊ
−バイスの人容量化に際Ｉ７ても、高周波化か実現−１
入る半導体装醇の提供による。

（問題点を解決するた−めの本発明のｆ１シ）本発明の
特徴どジるＪ、−゛ろの第１点は、ｌ）　１１　ｐｎ形
構造において、第１図に不４よう（、一つのベース領域
の・うちの広いベース領斌、１シ内（″“、領域Ｂ、と
は逆の伝導形の高不純物密度領域に′　と５領域Ｂｉと
同一伝導形であって、高不純物密度の領域Ｂ　ｌ″２を
ぞれイ゛れ設けるこ２である。

そし５て、：：、１１により導通状態（、−おいては、
Ｃ”領域か、ユ′、ミッタ領域Ｅ１から領域Ｂ１内に注
入されてベース領域Ｂ、に達する、殆どの少数１′ヤリ
Ｎ・の通過経由領域２なり、Ｉ３　、４領域か通過の阻
ｔ、１領域と心：るようにする一方、Ｂ１領域内の多数
キャリヤ（ｌ′とってはＢ１＋領域か低抵抗゛ζあ）で
、ＸＩノ：る通過領域ノなる機構をイｊ４”るよ・）に
しでいる１丁どである。。

第二−！点はベース幅の狭いトラ゛、・う゛□スタを１
フさせるターン・オフ動作の開始と同時（′ニア、Ｃ”
領域どＢ１領域（またはＢ、″領域）を短絡するス・イ
ッｆング素子′Ｉ゛、を設′ｌ＋′て＼−′ア７バ１′
ス内部の・′＼ベース幅広いべ・〜ス領域Ｂ　、内の少
数＋　ｔ−１，７”＋゛を、ターン・オフ時に積極的（
消滅さぜるよ゛うＸＩ　１．、、、　ｆ：”点にある。

勿論、このスイッチング素；”　Ｔ、は、デバイス内部
に集積化１、−’（”：　ｔ）良い５、ぞして以」−０
２点により、従来ｉｊｇ−Ｔのデ”バイスでは排除され
ぐに残る、幅の広いベース領域）３１における残留少数
キづ・リヤの積極的な消滅を図−）で、ターン・オフ時
間の大幅な短縮を図るど同時に、ライフタイム技術の採
用の必要をなく　ｔ、、、、で、低オソ電圧を満足させ
なから高速ターン・オフを実現できるよ・うにしまたも
のである。

以下に本発明によるターン・オフ・デバイスの実施例に
ついて説明ｒる３、 （実施例１） 第２図はターン・オフをフ（１・Ｉ−ラ゛／ジスタ］゛
■−７を用いて行・うように１．フ１２、不発明（″お
１！る広いベース領域（、お１１゛る夕　〉・４．７の
際の少数キーヤトヤ′の消滅機構を、Ｃ−：　ｔ”０リ
イ１）スタに適用した７ト発明の実施例を示す゛、“り
′ノー　１・電極Ａ、力′ノ〜Ｆで２極に、　　及びタ
ー　１・にを含む伯口λ）中−ｊ−ニットの断面構造図
である。。

１″′パ′で第１図の２１ミッタ領域１−・：、？Ｅ２
は、それぞれア゛ノー　ドエミッタＰ、ど、力ハ・ＩＳ
エミッタＮ、ｌ：対し１、’：　ｌ−、、、、幅ｌ′７
）広いベース領域、Ｌ；、とはＮベースＮ［１，か対し
１、、し５幅の狭いベース領域Ｂ　、、とよ■）・ベー
・スＰ、か対叱、し、でいる３、更（−第１図の領域Ｃ
″′及び領域Ｂ　ｌ″は、−Ｅ　ｔ’ｌぞオニ第２図の
Ｆ）　ｃ＋とＮ、′に対しｊ貝　Ｃおり、電極（−・）
３を設（づでいる３、またゲ・ｌ−Ｇと力゛ノー・ド電
極に間（、接続Ｉ２、た〕、〕ｔトト−ランジスタＴｒ
　＋　ど直流電源Ｊ・）、は、通究のＧＴＯｇイリスダ
の夕〜〕・・オフ駆動を光信号番、゛より行−）ように
したター　１・回路構成（丁などて。

いる。更（こ電極Ｃ、ｌｌＸ　８間に外部接続１□た〕
２・ｉ＝　トランジスタ］゛ｒ２は、電極Ｇ□に間にあ
るｌ・゛ランジズタＴｒ＋　と光信号とを用いて゛連動
させる、：とにより。夕・−／・副−１ノ時に°Ｐ　ｃ
　４　どＮ　、　Ｎ領域を電気的（ｌ′短銘ｊ２コ“、
ＮベースＮ８に蓄積（、′（いる少数ｉ・ヤリ入゛の正
ｆ４、を、１′）、ビ領域か１゛）引き出１”働、きを
するものてあ）で、本発明の特徴どな）−Ｃいるど５：
６ろ”ごある５、勿論、Ｂ　Ｃ間の回路（，６電、源イ
ーイ・１加するごど（°より、ターン・オフ動作４加速
ζ゛きることは：゛−−書゛１でもない。

次（″、この実施例のｃ　ｒ　ｏサイリスクの製作（１
、）いて説明てる。１抵、抗率約１００９２・ｃｍ、厚
１７′声約３００μｎ１の工１形シリーＴン基板をベー
ス領域さし１、ｎ形の選択（゛より下面からＮ　、　４
領域を表面密度約Ｈｉ＼１０１１１／”ａｆｌ’、深さ
約：）０μｍ１１で形成する。次（，１、）而からＰＣ
、”’Ｆ面からＰ　＋＋Ｎ領域同時に１）形の選択拡散
ｈ：：：：：：　、＋１０　ｊｌ）、表面密度約５＞＜
１０目／ｃＯＸｒ、、深さ約２０μｍ１１て形成４・行
・）。次に」面のＰ、１側の表１Ｉｉｎ形の二）ビラ１
゛−ン４ル成長４行い、基板Ｎ、２同程度の低不純物密
度°ζ、約３０／１ｍのＮ層を形成″する。

更に、選択拡散技術（ごまり、順次ｐ形拡散、ｎ形拡散
を行・・て、それぞれ表面密度約１０１１′／ｃｎｆ、
深さ約１５　ＩＪｌｌｌ　（Ｄ　Ｐ［１領域２表ｍ」密
度約！５　Ｘ　１　ｆ’、’ｌ　’　”　／”’　ａ：
＋！、深さ約５μｌηのＮ上ミッタＮＰ領域を形成・−
′る。

次（、□、シ１）コシの選択１ツｆジグ技雨（、より、
１而からＰ３、゛領域の一部か露出するよ′）に−ｌ′
１′タート゛、ノヤル成長層を取ｌ・）除、き、酊：後
のズ［）±・°ン、とし、て各電極夕形成（リ　ド線づ
と？ｒ）Ｊ：：　Ｊ’、’、　）、よ１）、本発明のｒ
゛ベイス実現できる。、 この、１゛、うな構成をも−＞　ｃ；　’ｒ　０服・１
′リスクの動作機構１・）いて説明リイ霞、次のよノ（
、／ＩＩ、る。。

導通１人態１、、’、　り゛いこ゛は、ど）〜　１ζｌ
　ミッタから注入されブ、・Ｉ］孔は、Ｎ、、’か１１
、イ１、ｉ１．−２′・ｊｌ。１でボラ゛／シ′トノ［
か高く”＊；６ブ、め、Ｌ１１領域苓ｊｉｆｉ過ｔ、ｚ
　ｊ、；　イ”’Ｔ、Ｎ　Ａ”領域を１１゛回するよう
（、Ｎべ　、ノーを走行（、′こ、］とし５て−Ｐ０．
゛領域イーＨ１山１之Ｌ）″、゛）（Ｐベース（向か５
　、：’、、　ｌになる。−・カカソ　ド」ミッタから
ｔ４−人さオｌ　’ＩＩ−：電イ゛は、電１″：（Ｊ対
１、てボｙシシ・ヤルの高いＰど領域には流入０４′Ｇ
コ、Ｎベース４走ｒＪＩ、・。

低、抵抗領域のＮ、Ｎ領域・４ブ通過し？：：’　”ｉ
’ノード側（流れること（、゛なる。

この導通状態（′：ある素コ′（：、第２図に乃〕（（
・である構成”（、゛、光イｊツ弓による夕・・−／・
オフ動作イ（・以ドに説明する。、　　−、＝）の、ノ
イド１・−１刈、・・ジノミタ′１゛髪丁”ｒ２に同時
゛に光信号バノ）スを照射゛すると、ｉ”’　ｒ　＋に
より連邦の仔”ｌ・（ｊ勾ソ〜ドに間（ご逆バ、１′ア
スか印加される夕　−５・才′〕動作か開始され、ｈ゛
−Ｉ−Ｇか、：、　Ｐ、領域の品積、１ヤリヤか引き出
さ４するＪどになる９、同時（：、丁’　ｒ　２は導通
し１１Ｍ１極（゛ど１１１３は短絡されて、■〕ど領域
からＮベース中の少数１ヤリヤのｆ■、孔か引き出され
金属電極ＣＪ−てＮ、″領域から引き出さオ゛ｌる電子
と再結合４”るご、Ｊになるので、工】ベー・ス中の少
数キャリヤは消滅して行くことになる。従−）で！１ベ
ース中の蓄積少数１−ヤリャか積極的に消滅し２て行く
ので、Ｔイル期間の短いターン・オフ特性どなり、か−
′）ターン・オフ損失も激Ｋ　１．、、て行く。なお、
−こζ゛、フォトトう゛・・ジスタ１゛ｒ２は高耐圧テ
コあることか動作１−７望まし２い、１更に、第２図に
は示していないか、電極へ及び８間にもフォトトランジ
スタを外部的に接続し２．ζ２”つのフォトトランジス
タＴ　ｖ　Ｉ＋　Ｔ　ｒ　２で連動させるご”とにより
、アノ−ドエミッタからの正孔注入もくい止められるご
６どになるので、より高速（６′、４１、る、−どは１
１．２〕」：でもない。ζわ（゛加えて４．−の例では
光信Ｈ月、より？］なＸ、るので、各ソＡ用・ｉ・り）
ｉジスろ’Ｔ　ｒ　、　、　Ｔ″ｒ２を同時に駆動（゛
きるばかり−こなく、制画化シ」用の）１バイス系との
電気的絶縁何か非邦（、よくなり、Ｇ　’Ｉ”　Ｏザイ
リノ、夕も誤動作し＋、：　＜いＪム）醍所本）加わる
ご、と（なる６、（実施、例二）） 第ｊ（図は、本発明Ｌ：Ｊ、）目る広いベース領域（、
′おけるタ　ニ２・ｔ’）の際の少数−１′トリャの消
滅機構をＭＯＳ制餌１（、Ｊ−よる縦形構造のＧ　Ｔ’
　Ｏサイリスクに実施Ｉ４、メ・例で制御１用のＭ（’
）Ｓゲートを集積イ（、シ、か）通常の（４；′丁○の
ターン・オフ動作と本発明の広いベース領域り、”’ｌ
　Ｊ’：；　ｌｊる少数トヤリャの消滅機、構を等価的
（、貼〜ゲ　ｌ・駆動こ行なス゛−るよう１７上夫を施
］７．ゲ、１１４．−ユ、ｙｌ・構造のγノード電極Ａ
、カッ・　ド電極Ｉ（及び各グー１−電極を含む断面図
とや”−・ン・オフ動作用のゲート回路及び主電源回路
図である。

本構造の各領域（°・“）いては、実施例１の第２図と
共通な領域（、−″′）い−Ｃ′は同じ記号を用いてお
り、〈の場合の各領域、の形状１＼ｊ法及び不純物密度
は第２図と同程１９とな・）〒゛いる６、１゛施例１さ
異なる点は、Ｐ８領域とＰ。″　Ｊ−１にイ、れぞれＮ
−ｆヤ−・者ルＭ　ｎ　Ｓ　Ｆ　Ｅ丁゛を集積化し、く
れぞれＭ（”）Ｓヶーｉ−Ｑ、、Ｇ２を段目ている点゛
てあり、両方のＭＯＳゲートの特性を同等（こする六・
めに、Ｐ　、、、　”　−、、，１ｌｌ１１．　ｉ：は
Ｐ、領域、ど同じプＣＴセスでＰ。゛領域と連結・）゛
るようなＰｌ、領域を設ける１稈を導入す゛る必要かあ
り、ＰＣ領域表面に最終的にＭＯＳゲートを形成Ｊるプ
ロセスを採用する５二と（ごなる。各ＭＯＳゲート・直
下・−に存在するＮ′領領域カッ・　ド〜ＬミッタＮＥ
＋と同し１、選択ｎ形拡散マ、形成することになり、更
に各々Ｎ＋領領域そのＦ（−あるｒ）影領域と表面で金
属電極を介し１、て短絡づるような構成４とっており、
Ｐｏ、土−では金属型１極（：、を介し７で）ね・層と
Ｎ″領域、またＰＢ十では金属電極にを介してＰ、とＮ
゛領域短絡している。また、本実施例の構成によれば、
実施例１の電極１３は不安となる。第３図における電源
Ｅ０及び抵抗Ｒｔ、は、。

ア、ノーＩ”　Ａ　、カソードに間に接続する主電源及
び負荷抵抗に相当１．５、ターＩ・回路の電６源１・：
ｇは、Ｎｉ０Ｓゲ・−１・Ｇ、、Ｇ２に印加Ａるタ　ン
・オフイ１；号電１」１ご相当づる。

このような構成、を４、−’、）　Ｍ　ｃ〕Ｓ制胛に−
よるター：２・オフ動作によるＧ　１”’　（’、’、
）　’、ｔイリスタの動作（、・）いて以十説明する。

導通状態（，４９いゴ”は、実施例１と同様（、アノ−
トユミッタＰ、：から注入″４４正孔でＰベースＰａに
到達４゛るものを、はとんどＰ、層を経由さ−Ｈ４−る
よ・うにし、ているのか特徴である１゜素子」に集積化
しまたＭ（’、’、）Ｓター　ｌ□　に　１は、通常の
ＭＯ３制御のターン・才ソ・す・イリスタと同様（、Ｐ
ベース内の正孔を消滅させる制卯の働きを持つ。

ＭＯＳゲートＧ２は、本発明の特徴゛〔あり、Ｎベース
内の止孔を消滅”づる働きかあり、ターン・オフ期間の
み（１、正孔か経由しでいるＰ、層と過剰電子の存在、
づるＮｌ１層を（のゲート直下のｎヂャンネルＭＯ３Ｆ
ＥＴで短絡さゼる制御ゲートＪシ２て用いるものであり
、実効的にＮベ　ス内の正孔と電子の再結合を促進づる
。従・］て、ターン・オフｌＰｌじＮベース内の正孔を
消滅さ−ＩＪ：’ｔＬ、Ｐベー”スへの正孔供給を抑制
“摺るごとに、より、高速ターン・オフ動作（・ディル
期間の短縮）と司Ｍ御電流の増大が期待できる０、さら
に′、この−８つのへ４０Ｓゲートを結線する、：とに
より、ＮベースとＰベースの正孔同時消滅によるターン
・オフ動作を３端ｒ動作により行うことか出来る。この
実施例ζ、ｌ　＃＃、；いてはＭＯＳゲート（：；、を
使用する（ごあｌ、°って、ターン・オフ動作に悪影響
をリスないため（、−、ターン・オフ時に存在″するゲ
ート酸化ｉ　ｉ１’ｆ−Ｆの蓄積層（ご起因する二・）
のＰＦＩＮ１１接合及び１）ｅＮ、接冶の雪崩増倍現象
か生じないような条件を採用する必要がある。第Ｉの条
件は、ターン・オフ過程で７素子の中央接合であるＰ、
ＮＢ接自から空乏層か伸びてきてＰｌ、層に達するまで
はＭＯＳ　’７’−１−Ｇ、直下の蓄積層か存在Ｉ１、
でも、雪崩現象か起こらないように、ＰＣ″′領域どＰ
６６領域の寸法を設定することである。第２の条件は、
ターン・オフ過程で、Ｐ、Ｎ、接合からの空乏層がＰＣ
層に達炙る直前には、この蓄積層が消滅して、ＰゎＮ８
接合で雪崩か生じない条件か必要である。この条件は、
ターン・埒フイＪ号−２−１，てＭＯ８）ｌ′・　１・
Ｇ、（，１′印廂する電圧を制限４″る、Ｅとて満足さ
せる５：とかできる３゜ この素子てはさらにターく／・１）過程の来期状態４７
′おいて、ＰおＮ６接合からの空乏層か伸びてくること
に、】、す、ＭＯＳゲ〜・１・Ｇ２の酸化膜直下を空乏
化するように設計する、−２とにより、この酸化膜に゛
はあまり大きな電圧か印加さオ′１ないよ）にすること
かでき、信頼性の向１−か期待できる３、以１．の実施
例２によれば、■）ベースさＮベース内のｊＪ、孔消滅
か行なえるので、ターン・オフ時間特にディル時間の短
縮か司能２なり、ターニア・オフ損失かＭ’ししか一′
）町制創電流の増大か期待できる。更（−１Ｐベースと
Ｎベースの正孔消滅かター・トＧ、とＧ、を短絡するＪ
ど（ごより、見、か１．１．、、Ｊ−−、一つのゲート
駆動で行なえるのて、駆動１、・や４゛さも長所どなる
。

（実施例３） 実施例２は入電力に有利な縦形構造であるが、本発明は
パワーＩＣ系に応用できる横形の素ｆ−にも適用できる
１、第４図はイの適用例を示す断面図てあ−７で１、ニ
ーの場合第：（図と共通な領域ｉ：、、　＝：＞いては
同一記号４用しゾでいる。３ 素７゛・の作成にあメ、刀ては、Ｎ形の高イ１純物密１
到基板（約１０”／ｅｒｒｉ′ｆｒ度、庁み約３００　
ｕ　ｍ　）　Ｊ：　ｉ：：　Ｎ形の低不鈍物密１９゛の
工じタ４シャル成長層（約５ＸＩＯ”、／ｃｎｌ’、厚
み約３０　／１ｒｎ　）をもっシリコ゛／基板を用いる
６、最初（ご表ｔから下２１−ドエミツタＰ１、及びＰ
ど層を同時ｉ：、ｐ形の選択拡散により、表面密度約１
＋’ｌ”、、・′−２深さｌｏＩｌｍになるように形成
し、次にＰ形拡散により（表面密度約ｓｘ］ｏ１し・・
′ｄ、深さ約５１．ｚｍ）Ｐｃ　　とＰ１１領域を形成
する。

次にＮ形拡敷（表面密度約５Ｘ１０”／ａＪ！、厚み約
３μｍ）によりカッ−ドエミッタＮ、どＮ′層を形成し
、、ＭＯＳゲーター、、Ｇ２を形成し、最後に各電極を
形成４＝ることで実現てきる。

この第４図に示す横形素子の設訂上において留意する点
に′ついては、第：う図に示した縦形構造の素子の場合
ど殆ど同様”Ｃあり、ターン・オフカ式についても同様
どなることは言うまでもな。。

（発明の効果） 以−Ｉのように本発明は、ター゛／・オフ期間（、：幅
の広いベー・スに蓄積している少数キャリヤを消滅させ
るｆ′段を、通常のターン・才゛）動作１：　（−ｊ加
さぜたものであるのて、高速ター　ン・オ、）を実現で
き、従来のライ〕゛タイム制御技術き異なり、高速化を
図）Ｃもオシ電Ｌ４′の増大をもた１、７’ｌ　ｉこと
はＩ、Ｃい（＋　？にっで入電力に４６いても、高周波
化を必要どするバ「７　シスラムの応用への１段を提供
“（八るもので、七の効果は大きい３゜ また以１゛、の説明では本発明を、ＧＴＯ”ｌイリスタ
に適用した場合について述べたか、本発明はＩＧＢＴな
どのようにｐｎｐｎ４層構造を有し、７、８つの等価回
路モデルで表現されるバイポーラ形のｆバイス全般に適
用して前記と同様の効果をもたらすことかできる。

【図面の簡単な説明】

第１図は本発明によるターン・オフデバイスの基本的説
明図、第２図は本発明のダ・−ン・オフデバ・イスを光
信号によるターン・オフ動作に適用（１゜た実施例の説
１明図、第３図は本発明夕〜ン・オフデバイスをＭＯ３
制御による縦形構造のターン・オフ動作に適用した実施
例の説明図、第４図は第３１１４の実施例を横形構造ど
した本発明の詳細な説明図である。 Ｅ、、Ｐ、・・・幅の広いトランジスタ部のエミッタ領
域、Ａ・・・その電極、Ｂ＋、Ｎｅ・・・幅の広いトラ
ンジスタ部のベース領域、Ｂ、”　　Ｎ９＋・・・ベー
ス領域Ｂ、（Ｎ、）に設けたＢ、（ＮＢ）と同・伝導形
の高不純物密度領域、Ｂ・・・ぞの電極、Ｃ゛Ｐｃ４．
、、、ベース領域Ｂｌ（Ｎ、）に設けたＢ、（Ｎ、）と
逆の伝導形の高不純物密度領域、Ｃ・・・その電極、Ｅ
、（Ｎ、）・・・幅の狭いトランジスタ部のエミッタ領
域、Ｋ・・・その電極、Ｂ２．（Ｐ、）・・・幅の狭い
トランジスタ部のベース領域、Ｇ・・−（の電極、ＰＣ
・・・ベース領域、］゛８・・・領域ｃ４とＢｉ″′を
ターン・オブ時−短絡するスイッチング素子、Ｔ　ｖ　
＋　＊　Ｔ　ｒ　２　・＝フォトトランジスタ、Ｅｌｆ
Ｅ、、Ｅ、・・・直流電源、Ｇ１１Ｇ２・・・デバイス
内に作製したＭＯＳケ−１・、Ｒ５、・・・負荷抵抗、
。

Claims (1)

1. 【特許請求の範囲】 ｐｎｐｎ４層構造を有し二つのトランジスタの等価回路
   モデルで表現されるバイポーラ形のデバイスであって、
   ベース幅の広いトランジスタのエミッタ領域をＥ＿１、
   ベース領域をＢ＿１、他方のベース幅の狭いトランジス
   タのエミッタ領域をＥ＿２、ベース領域をＢ＿２とし、
   このＢ＿２領域から過剰キャリヤを引出すか、またエミ
   ッタ領域Ｅ＿２からのキャリヤ注入を止めることにより
   、ベース幅の狭い即ち電流増幅率の高いトランジスタを
   オフさせる通常のターン・オフ動作により、導通状態か
   ら阻止状態に移行させるターン・オフ・デバイスにおい
   て、 前記ベース領域Ｂ＿１内に領域Ｂ＿１とは逆の伝導形の
   高不純物密度領域Ｃ＾＋及び領域Ｂ＿１と同一伝導形で
   あって高不純物密度の領域Ｂ＿１＾＋を設け、また通常
   のターン・オフ動作の開始と同時に、前記Ｃ＾＋領域と
   Ｂ＿１またはＢ＿１＾＋領域を短絡するスイッチング素
   子を設けたことを特徴とする半導体装置。