JPH0468755A

JPH0468755A - 光ラインセンサの読取り方法

Info

Publication number: JPH0468755A
Application number: JP2177846A
Authority: JP
Inventors: Takao Miura; 孝雄三浦
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-05
Filing date: 1990-07-05
Publication date: 1992-03-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術（第７図、第８図）発明が解決しようとする課題課題を解決するための手段（第１図）作用実施例（ａ）　　一実施例の説明（第２図乃至第４図）（ｂ）
　　他の実施例の説明（第５図、第６図）（Ｃ１別の実
施例の説明発明の効果〔概要〕発光部に対応して列状に設けられた複数の受光素子を順
次選択して読取る光ラインセンサの読取り方法に関し、画像の歪みを最小限にすることを目的とし、発光部に対
応して列状に設けられた複数の受光素子と、該複数の受
光素子をｍグループに分割し、各グループにおける同一
画素位置の受光素子を選択して、その出力を読み取る制
御部とを有し、各グループの受光素子を所定の順序で選
択し、その出力を読取り、１ラインの読取りデータを得
る光ラインセンサにおいて、該制御部は、各グループに
おいて両端の画素位置の受光素子を中央の画素位置の受
光素子より先又は後に選択して、その出力を読取るよう
にした。

〔産業上の利用分野〕

本発明は、発光部に対応して列状に設けられた複数の受
、光素子を順次選択して読取る光ラインセンサの読取り
方法に関する。

イメージリーグ等においては、１ライン分の光センサを
用い、被検知媒体のイメージを各光センサより読取り、
１ライン分のイメージデータを得る。

このようなイメージリーグでは、同時に１ライン全ての
光センサ（受光素子）の出力を読取ることは制御上困難
なため、ある順序を持って読取るようにしている。

このため、読取りデータに時間ずれが生じ、画像歪みが
生じるので、その対策が望まれている。

〔従来の技術〕

第７図及び第８図は従来技術の説明図である。

第７図（Ａ）に示すように、媒体ａｐの矢印搬送方向と
垂直方向にｎヶのＬＥＤ等の発光素子１ａ〜１ｎを並べ
た発光部ｌと、これに対向して設けたｎヶのフォトダイ
オード等の受光素子２ａ〜２ｎを並べた受光部２とから
成る光センサが設けられている。

このような光センサでは、第８図に示すように、５ケづ
つの発受光素子のブロック（チップ）ｂｌ〜ｂ７に分け
、各ブロックの１の発光素子を同時発光させ、対応する
受光素子の受光出力を順次読取り、次に各ブロックｂ１
〜ｂ７０次の発光素子を発光させ、順次読取るという方
法が一般的である。

特に、パターンの濃度まで得るには、各受光素子から８
ピント（２５６階調）のデータを読取る必要があり、時
間がかかる。

従来の読取り順としては、第８図に示すように、各ブロ
ックｂ１〜ｂ７の左から右へ順に読むものがあった。

例えば、−列３５素子のセンサを５素子づつ、５ｌ−５
５、Ｓ６〜Ｓ１０．Ｓ６〜Ｓ１０、Ｓ１６〜Ｓ２０、Ｓ
２１〜Ｓ２５、Ｓ２６〜Ｓ３０、Ｓ３１〜Ｓ３５の７ブ
ロツクｂ１〜ｂ７に分けた場合、図の丸印の番号順に受
光素子の検出出力を読出すようにしていた。

例えば１ブロツク目ｂ１では、受光素子５ｌ−８２→５
３−５４→Ｓ５の順で読取るようにしていた。

〔発明が解決しようとする課題〕

このように、各ブロックで順次読取りすると、当然各受
光素子の読取りタイミングにずれが生じる。

このタイミングのずれ、第７図（Ｂ）のように、ｌブロ
ック内では各素子間の画素位置ずれは「１」であり、そ
れ程極端とはならないが、ブロックｂ１、ｂ２間の画素
Ｓ５と８６との間は、画素位置すれか「４」となり、極
端となってしまう。

このため、第８図に示すように、ブロック間が画素位置
ずれｆが極端となり、読取った画像に歪みが生じるとい
う問題が生じ、パターン照合を良好に行えない。

従って、本発明は、画像の歪みを最小限にすることので
きる光ラインセンサの読取り方法を提供するこ々を目的
とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図（Ａ）に示すように、発光部１に対応
して列状に設けられた複数の受光素子２３〜２ｎと、該
複数の受光素子２ａ〜２ｎをｍグループに分割し、各グ
ループにおける同一画素位置の受光素子を選択して、そ
の出力を読み取る制脚部３とを有し、各グループの受光
素子を所定の順序で選択し、その出力を読取り、１ライ
ンの読取りデータを得る光ラインセンサにおいて、第１
図（Ｂ）のように該制御部３は、各グループにおいて、
両端の画素位置の受光素子を中央の画素位置の受光素子
より先又は後に選択して、その出力を読取るようにした
ものである。

〔作用〕

本発明では、各グループ（ブロック）ｂｌ〜ｂｍにおい
て、受光素子の読取り順を隣接しない画素位置とした。

例えば、第１図（Ｂ）では、受光素子５ｌ−３３→Ｓ５
→Ｓ２→Ｓ４とした。

′このため、ブロック内の画素位置ずれを平均化し、ブ
ロック間の画素位置ずれは最小（図では２）とすること
ができ、極端な画素位置ずれを防止でき、画像歪みを最
小限にできる。

しかも、読取り順を変えるだけでよいので、容易に且つ
簡易に実現できる。

〔実施例〕

（ａ）　　一実施例の説明第２図は本発明の一実施例のための構成図である。

図中、第１図、第７図及び第８図で示したものと同一の
ものは、同一の記号で示しである。

各ブロックｂ１〜ｂｍは、５つのＬＥＤ　（発光ダイオ
ード）１０〜１４と、ＬＥＤＩＯ〜１４の制御部３の制
御により電流値を決めるＤ／Ａ　（デジタル／アナログ
）コンバータ１５と、制御部３の制御により発光すべき
ＬＥＤを選択するセレクタ１６とから成る発光部と、各
ＬＥＤＩＯ〜１４に対応して設けられた５つのフォトダ
イオード２０〜２４と、フォトダイオード２０〜２４の
出力を選択するセレクタ２５と、セレクタ２５の出力を
増幅する受光アンプ２６と、受光アンプ２６の増幅出力
をＡ／Ｄ　（アナログ／デジタル）変換するＡ／Ｄコン
バータ２７とから成る受光部とが設けられている。

メモリ４には、読取り順を格納する読取り順テーブル４
ａと、各画素位置の読取りデータを格納する読取りデー
タテーブル４ｂとが設けられる。

外部インタフェース回路５は、読取データ等を外部の認
識ユニットに転送するためのもの、バス６はＭＰＵで構
成される制御部３と発受光部の各ブロンクｂ１〜ｂｍ、
メモリ４及び外部インタフェース回路５を接続し、デー
タ等のやりとりを行うものである。

この実施例では、ＭＰＵ３が読取り順で指定された各ブ
ロックｂ１〜ｂｍのＬＥＤ　（例えば１０）の発光量を
各ブロックｂ１〜ｂｍのＤ／Ａコンバータ１５にセット
し、セレクタ１６にそのＬＥＤのセレクト信号を与える
。

これによって、各ブロックｂｉ〜ｂｍの指定されたＬＥ
Ｄが発光する。

次に、ＭＰＵ３がセレクタ２５に対応するフォトダイオ
ード（例えば２０）をセレクトせしめ、そのフォトダイ
オードの受光出力を選択し、受光アンプ２６で増幅し、
Ａ／Ｄコンバータ２７で８ビツトのデータに変換し、Ｍ
ＰＵ３はこれを取り込み、メモリ４のデータテーブル４
ｂにセントする。

ＭＰＵ３は、この受光出力の取り出しをブロックｂ１、
ｂ　２−−−−−−　ｂ　ｍの順で行う。

このようにして、各ブロックｂ１〜ｂｍの−のＬＥＤを
発光させている間に、各ブロックｂ１〜ｂｍの対応する
フォトダイオードの受光出力をバス６を介し順次読み出
し、その後各ブロックｂ１〜ｂｍの次の他のＬＥＤを発
光させ、同様のフォトダイオードの受光出力の読み出し
を行う。

第３図及び第４図は本発明の詳細な説明図である。

第３図に示すように、各ブロックｂ１〜ｂ７において、
左から見て１番目のセンサ（Ｓｌ、Ｓ６、Ｓ１１、Ｓ１
６、Ｓ２１、Ｓ２６．５３１）を読取り、次に３番目の
センサ（３３、Ｓ８、Ｓ１３、Ｓ１Ｂ、３２３、Ｓ２８
．５３３）を読取り、５番目のセンサ（Ｓ５．５ＩＯ２
Ｓ１５、Ｓ２０、Ｓ２５、Ｓ３０．５３５）を読取り、
２番目のセンサ（Ｓ２、Ｓ７、Ｓ１２、Ｓ１７、Ｓ２２
、Ｓ２７．５３２）を読取り、最後に４番目のセンサ（
Ｓ４、Ｓ９、Ｓ１４、Ｓ１９．３２４．３２９．５３４
）を読取るようにしている。

このようにすると、各画素のずれは、第４図に示すよう
に、「２」又は「３」に均一化され、極端に大きいもの
がなくなり、画素ずれが均一化でき、画像の歪みを小さ
くできる。

第２図のブロックで言えば、ブロックｂ１〜ｂｍのＬＥ
ＤＩＯをセレクトし、発光している間に、各ブロックｂ
１〜ｂｍのフォトダイオード２０の出力をＭＰＵ３が、
第８図の■〜■の順で読みとる。

次に、ブロックｂ１〜ｂｍのＬＥＤ１２を発光させ、各
ブロックｂ１〜ｂｍのフォトダイオード２２の出力をＭ
ＰＵ３が第８図の■〜［相］の順で読取る。

以下、同様にして、ＬＥＤ１４を発光させ、フォトダイ
オード２４の出力を■〜■の順で読取り、ＬＥＤＩＩを
発光させ、フォトダイオード２１の出力を０〜０の順で
読取り、ＬＥＤ１３を発光させ、フォトダイオード２３
の出力を［相］〜［相］の順で読取って、１ラインの読
取りを終了する。

これを各ライン毎に行えば、媒体ａｐの全イメージを読
取ることができる。

このようにして、１番目−３番目−５番目−２番目−４
番目の順で受光出力をリードすることにより、画素ずれ
を均一化できる。

（ｂ）　　他の実施例の説明第５図及び第６図は本発明の他の実施例説明図である。

この実施例では、第５図のように、１番目−５番目−２
番目−４番目−３番目の順で受光出力をリードするよう
にしたものである。

この例では、第６図のように、各画素間のずれを「１」
又は「２」画素に均一化でき、画素ずれを均一化できる
とともに、画素ずれ量を一層小とでき、極めて画像の歪
みが小さくなる。

（ｅ）　　別の実施例の説明上述の実施例の他に、本発明では、次の変形が可能であ
る。

■　実施例では、両端の１．５番目を先に、中央の２．
４番目を後にしているが、これを逆にしてもよい。

■　発光部１を走査できるＬＥＤアレーで説明したが、
均一光のランプ等にしてもよい。

■　・１ブロツクの受光素子の数、ブロック数は装置の
仕様に応じ適宜選択できる。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、次の効果を奏する
。

■　各画素間の検出位置ずれを均一化できるので、画像
歪みが最小の画像かえられる。

■　又、これを受光素子の読取り順序の変更という簡易
な方法で実現できる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の一実施例のための構成図、第３図及び
第４図は本発明の詳細な説明図、第５図及び第６図は本
発明の他の実施例説明図、第７図及び第８図は従来技術
の説明図である。図中、ｌ・−発光部、２ａ〜２ｎ−受光素子、３−制御部。特許出願人　　　富士通株式会社代理人弁理士　　山　谷　晧　榮（Ａ） δＩＢ、５９（Ｂ）第７図

Claims

【特許請求の範囲】発光部（１）に対応して列状に設けられた複数の受光素
子（２ａ〜２ｎ）と、該複数の受光素子（２ａ〜２ｎ）をｍグループに分割し
、各グループにおける同一画素位置の受光素子を選択し
て、その出力を読み取る制御部（３）とを有し、各グループの受光素子を所定の順序で選択し、その出力
を読取り、１ラインの読取りデータを得る光ラインセン
サにおいて、該制御部（３）は、各グループにおいて両端の画素位置
の受光素子を中央の画素位置の受光素子より先又は後に
選択して、その出力を読取るようにしたことを特徴とする光ラインセンサの読取り方法。