JPH0467020A - Thin film transistor array - Google Patents

Thin film transistor array

Info

Publication number
JPH0467020A
JPH0467020A JP2178317A JP17831790A JPH0467020A JP H0467020 A JPH0467020 A JP H0467020A JP 2178317 A JP2178317 A JP 2178317A JP 17831790 A JP17831790 A JP 17831790A JP H0467020 A JPH0467020 A JP H0467020A
Authority
JP
Japan
Prior art keywords
electrode
thin film
film transistor
liquid crystal
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2178317A
Other languages
Japanese (ja)
Inventor
Tsutomu Nomoto
野本 勉
Masaharu Nobori
正治 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2178317A priority Critical patent/JPH0467020A/en
Publication of JPH0467020A publication Critical patent/JPH0467020A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Abstract

PURPOSE:To maintain the liquid crystal function of a liquid crystal display device for a long period and to improve the display quality by forming an electrode for auxiliary capacity of the same metal with a signal scanning electrode and also forming at least part of a dielectric layer of the oxide of the same metal with the signal scanning electrode. CONSTITUTION:The electrode 3 for auxiliary capacity is formed of the same metal with the signal scanning electrode 2 and the dielectric layer 4 is a metal oxide film formed by oxidizing the surface of the electrode 3 for auxiliary capacity. The electrode 3 for auxiliary capacity is formed of the material which hardly transmits light, so an aperture rate is preferably secured by reducing an area which overlaps with a picture element electrode 5 as much as possible and the electrode 3 is formed normally along the edge part of the picture element electrode 5. Consequently, the liquid crystal function of the liquid crystal display device can be maintained for a long period and the isplay uality can be improve.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アクティブマトリクス液晶デイスプレィを構
成する薄膜トランジスタアレイに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a thin film transistor array constituting an active matrix liquid crystal display.

[従来の技術] 一般に、液晶表示装置は液晶の機能低下を避けるために
純交流駆動することが望ましいとされている。ところが
、アクティブマトリクス液晶デイスプレィにおいては、
薄膜トランジスタに生じる寄生容量のために純交流駆動
が妨げられ、上記液晶の機能が次第に低下する傾向があ
った。液晶の機能が低下すると、ちらつきが生じたり、
静止画において長時間「黒」を表示したのち「白」に反
転させた際に「黒」表示の残像が残る現象(一般に焼付
きと呼ばれる)が生じたりして、表示品質が低下すると
の問題があった。そこで、薄膜トランジスタアレイに表
示用の補助容量を備えることが提案されている。
[Prior Art] In general, it is considered desirable for liquid crystal display devices to be driven with pure alternating current in order to avoid deterioration in the functionality of the liquid crystal. However, in active matrix liquid crystal displays,
The parasitic capacitance generated in the thin film transistors hinders pure AC drive, and tends to gradually degrade the functionality of the liquid crystal. When the LCD function deteriorates, flickering may occur,
When a still image is displayed as "black" for a long period of time and then reversed to "white", a phenomenon in which an afterimage of the "black" display remains (generally called burn-in) occurs, resulting in a decrease in display quality. was there. Therefore, it has been proposed that the thin film transistor array be provided with an auxiliary capacitor for display.

第2図は、上記補助容量を備えた従来の薄膜トランジス
タアレイの構成例を示す図であり、第2図(a)はその
部分平面図、第2図(b)は第2図(a)のI−I線で
切る部分断面図である。
FIG. 2 is a diagram showing an example of the configuration of a conventional thin film transistor array equipped with the above-mentioned auxiliary capacitance. FIG. 2(a) is a partial plan view thereof, and FIG. It is a partial cross-sectional view taken along the line II.

従来の薄膜トランジスタアレイは、第2図(a)及び(
b)に示すように、ガラス基板21上に走査信号電極2
2と補助容量用電極23が備えられている。走査信号電
極22はタンタル(Ta)などの金属からストライプ状
に形成されており、ゲート電極22aなど薄膜トランジ
スタを形成する領域には上記金属を部分的に酸化した被
膜によりゲート絶縁膜22bが形成されている。補助容
量用電極23は、画素電極24とほぼ重なる領域に備え
られており、液晶表示装置の表示品質を損わないように
ITOなどの透明電極から形成されている。信号走査電
極22と補助容量用電極23の上には、基板全体を覆う
ように誘電体層25が備えられている。誘電体層25は
一般に窒化シリコン(SiN、)からなり、ゲート電極
22aを覆う部分では第二のゲート絶縁層としての機能
を兼ねている。また、誘電体層25は、酸化シリコン(
Sin、)層とSiN0層との二層で構成されることも
ある。
A conventional thin film transistor array is shown in FIGS. 2(a) and (
As shown in b), scanning signal electrodes 2 are formed on the glass substrate 21.
2 and an auxiliary capacitance electrode 23. The scanning signal electrode 22 is formed in a stripe shape from a metal such as tantalum (Ta), and a gate insulating film 22b is formed by partially oxidizing the above metal in a region where a thin film transistor is to be formed, such as the gate electrode 22a. There is. The auxiliary capacitance electrode 23 is provided in a region that substantially overlaps with the pixel electrode 24, and is formed from a transparent electrode such as ITO so as not to impair the display quality of the liquid crystal display device. A dielectric layer 25 is provided on the signal scanning electrode 22 and the auxiliary capacitance electrode 23 so as to cover the entire substrate. The dielectric layer 25 is generally made of silicon nitride (SiN), and the portion covering the gate electrode 22a also functions as a second gate insulating layer. Further, the dielectric layer 25 is made of silicon oxide (
It may be composed of two layers: a Sin, ) layer and a SiN0 layer.

誘電体層25上の薄膜トランジスタを形成する領域(ゲ
ート電極22aと重なる領域)にはaSiからなる半導
体層26が備えられており、半導体層26上にはアルミ
ニウム、クロム、ニクロムなどからなるドレイン電極2
7a及びソース電極27bが備えられている。ドレイン
電極27aはデータライン電極27と一体的に形成され
ており、データライン電極27は誘電体層25上に信号
走査電極22と直交するストライプ状に形成されている
。なお、データライン電極27、ドレイン電極27a及
びソース電極27bは、同一材料から単一の工程にて形
成される。
A semiconductor layer 26 made of aSi is provided on the dielectric layer 25 in a region where a thin film transistor is formed (a region overlapping with the gate electrode 22a), and a drain electrode 2 made of aluminum, chromium, nichrome, etc. is provided on the semiconductor layer 26.
7a and a source electrode 27b. The drain electrode 27a is formed integrally with the data line electrode 27, and the data line electrode 27 is formed in a stripe shape on the dielectric layer 25 perpendicular to the signal scanning electrode 22. Note that the data line electrode 27, drain electrode 27a, and source electrode 27b are formed from the same material in a single process.

上記装置では、ゲート電極22a1ゲート絶縁膜22b
1誘電体層(第二ゲート絶縁膜)25、半導体層26、
ドレイン電極27a1及び、ソース電極27bにより、
薄膜トランジスタが構成されている。
In the above device, the gate electrode 22a1 the gate insulating film 22b
1 dielectric layer (second gate insulating film) 25, semiconductor layer 26,
By the drain electrode 27a1 and the source electrode 27b,
A thin film transistor is configured.

信号走査電極22及びデータライン電極27に囲まれた
領域には、画素電極24が備えられている。画素電極2
4は、ITOなど透明電極素材からなり、ソース電極2
7bと接続されている。
A pixel electrode 24 is provided in a region surrounded by the signal scanning electrode 22 and the data line electrode 27. Pixel electrode 2
4 is made of a transparent electrode material such as ITO, and the source electrode 2
7b.

上記薄膜トランジスタ及び画素電極24の上には、Si
N、などからなる絶縁膜28が、基板全面に形成されて
おり、絶縁膜28上には、さらに、ラビング処理された
ポリイミド膜などからなる配向膜29が形成されている
On the thin film transistor and pixel electrode 24, Si
An insulating film 28 made of N, etc. is formed over the entire surface of the substrate, and an alignment film 29 made of a rubbed polyimide film or the like is further formed on the insulating film 28.

そして、上記した各構成要素により薄膜トランジスタア
レイが構成されている。
A thin film transistor array is constituted by each of the above-mentioned components.

第3図は、上記薄膜トランジスタアレイを液晶表示装置
に組み込んだ例を示す部分断面図である。
FIG. 3 is a partial cross-sectional view showing an example in which the thin film transistor array described above is incorporated into a liquid crystal display device.

第3図において第2図と同一の構成要素には同一の符号
を付して詳細な説明を省略する。第3図に示すように、
上記構成を有する薄膜トランジスタアレイ31は、液晶
層32を挟んで、ITOなどがなる共通電極33、及び
、ラビング処理されたポリイミド膜などからなる配向膜
34が備えられている前面ガラス基板35と対向配置さ
れることにより、液晶表示装置を構成する。
In FIG. 3, the same components as in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted. As shown in Figure 3,
The thin film transistor array 31 having the above configuration is arranged to face a front glass substrate 35 provided with a common electrode 33 made of ITO or the like and an alignment film 34 made of a rubbed polyimide film or the like, with a liquid crystal layer 32 in between. By doing so, a liquid crystal display device is constructed.

上記液晶表示装置では、選択された画素が上記薄膜トラ
ンジスタにより駆動されて表示を行うが、このとき、上
記薄膜トランジスタのドレイン電極27aとゲート電極
22aとの間、及び、ソース電極27bとゲート電極2
2aとの間に寄生容量が発生する。これは、ドレイン電
極27a及びソース電極27bとゲート電極22aとの
位置をセルフアライメントにより規定することが技術的
に難しく、両者がわずかながら重なるように形成される
ためである。
In the liquid crystal display device, the selected pixel is driven by the thin film transistor to perform display.
A parasitic capacitance is generated between the capacitor and the capacitor 2a. This is because it is technically difficult to define the positions of the drain electrode 27a, the source electrode 27b, and the gate electrode 22a by self-alignment, and they are formed so as to overlap slightly.

そこで、上記液晶表示装置では、画素電極24、液晶層
32、及び、共通電極33により構成される表示のため
の本来の容量に加えて、補助容量用電極23、誘電体層
25、及び、画素電極24により構成される補助容量を
有している。上記補助容量には、第2図(a)に示すよ
うに、接続部23aにより隣接する信号走査電極から電
荷が供給されており、当該画素か選択されると上記本来
の容量とともに、表示用の容量として機能する。上記本
来の容量と補助容量とを合すれば、薄膜トランジスタに
生じる寄生容量は無視できる量となるので、実質的に純
交流駆動が可能になり、長期にわたって液晶機能が維持
され優れた表示品質を有する液晶表示装置か得られるこ
とが期待される。
Therefore, in the above-described liquid crystal display device, in addition to the original capacitance for display constituted by the pixel electrode 24, the liquid crystal layer 32, and the common electrode 33, the auxiliary capacitance electrode 23, the dielectric layer 25, and the pixel It has an auxiliary capacitance formed by the electrode 24. As shown in FIG. 2(a), the auxiliary capacitor is supplied with charge from the adjacent signal scanning electrode through the connecting portion 23a, and when the relevant pixel is selected, the charge is supplied to the auxiliary capacitor along with the original capacitor for display. Functions as a capacity. If the above-mentioned original capacitance and auxiliary capacitance are combined, the parasitic capacitance generated in the thin film transistor becomes negligible, so pure AC drive becomes possible, and the liquid crystal function is maintained over a long period of time, resulting in excellent display quality. It is expected that liquid crystal display devices will be obtained.

また、補助容量に対する電荷の供給は、専用の電極から
各画素の補助容量用電極に配線して、まとめておこなう
方法もある。
There is also a method of supplying charges to the auxiliary capacitance all at once by wiring from a dedicated electrode to the auxiliary capacitance electrode of each pixel.

[発明が解決しようとする課題] しかしながら、上記従来の補助容量を有する薄膜トラン
ジスタアレイでは、補助容量の誘電体の誘電率が低いた
めに誘電体層の面積を大きくせざるを得す、誘電体層に
ピンホールなどの欠陥ができる確率が高くなるとの問題
があった。誘電体層にピンホールが生じると、画素電極
と補助容量用電極とがショートし、好ましくない。
[Problems to be Solved by the Invention] However, in the conventional thin film transistor array having an auxiliary capacitor, the area of the dielectric layer must be increased due to the low dielectric constant of the dielectric of the auxiliary capacitor. There was a problem that the probability of forming defects such as pinholes was high. If a pinhole occurs in the dielectric layer, a short circuit will occur between the pixel electrode and the auxiliary capacitor electrode, which is undesirable.

上記問題を解決するために、薄膜トランジスタ上に形成
する絶縁膜を基板のほぼ全面に形成し、該絶縁膜上に画
素電極を形成するとの技術が提案されている。上記提案
に従う薄膜トランジスタアレイの部分断面図を第4図に
示す。第4図において第2図と同一の構成要素には同一
の符号を付して詳細な説明を省略する。
In order to solve the above problem, a technique has been proposed in which an insulating film is formed over the thin film transistor over almost the entire surface of the substrate, and a pixel electrode is formed on the insulating film. A partial cross-sectional view of a thin film transistor array according to the above proposal is shown in FIG. In FIG. 4, the same components as in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.

第4図に示す薄膜トランジスタアレイでは、絶縁膜28
はソース電極27b上に画素電極24と接続するための
領域(コンタクトホール)28aを残して基板全面に形
成されている。そして、絶縁膜28上の信号走査電極2
2及びデータライン電極26に囲まれた領域に画素電極
24が備えられ、画素電極24はコンタクトホール28
aによりソース電極27bに接続されている。配向膜2
9は画素電極24上に備えられ、基板全面に形成されて
いる。
In the thin film transistor array shown in FIG.
is formed over the entire surface of the substrate, leaving a region (contact hole) 28a for connection to the pixel electrode 24 on the source electrode 27b. Then, the signal scanning electrode 2 on the insulating film 28
A pixel electrode 24 is provided in a region surrounded by a contact hole 28 and a data line electrode 26.
a to the source electrode 27b. Alignment film 2
9 is provided on the pixel electrode 24 and is formed on the entire surface of the substrate.

上記構成によれば、誘電体層が2層になるので、各層の
同一箇所でピンホールが発生しなければ画素電極と補助
容量用電極とがショートすることは避けられるが、上記
誘電体はいずれもSiN、から形成されており、しかも
誘電体層の面積は従来と変りないのでピンホールの発生
する確率自体を低減させるものではなく、従来技術を本
質的に改良するものとはいえない。
According to the above configuration, since there are two dielectric layers, short-circuiting between the pixel electrode and the auxiliary capacitor electrode can be avoided unless pinholes occur at the same location in each layer. Since the dielectric layer is also made of SiN and the area of the dielectric layer is the same as before, it does not reduce the probability of pinholes occurring, and cannot be said to be an essential improvement over the prior art.

本発明は、上記従来技術の課題を解決するためになされ
たものであって、その目的とするところは、液晶表示装
置の液晶機能を長期にわたって維持でき、表示品質を改
良し得る薄膜トランジスタアレイを提供することにある
The present invention has been made in order to solve the above-mentioned problems of the prior art, and its purpose is to provide a thin film transistor array that can maintain the liquid crystal function of a liquid crystal display device over a long period of time and improve display quality. It's about doing.

[課題を解決する手段] 本発明の薄膜トランジスタアレイは、絶縁基板と、上記
絶縁基板上にストライプ状に備えられた信号走査電極と
、上記絶縁基板上に上記信号走査電極と直交するストラ
イプ状に備えられたデータライン電極と、上記信号走査
電極とデータライン電極との交点に備えられた薄膜トラ
ンジスタと、上記絶縁基板上に備えられた補助容量用電
極と、上記補助容量用電極を覆うように備えられた誘電
体層と、上記絶縁基板上に備えられ上記薄膜トランジス
タに接続されているとともに上記補助容量用電極及び誘
電体層の少なくとも一部と積層されて補助容量を形成す
る画素電極とからなる薄膜トランジスタアレイであって
、上記補助容量用電極が上記信号走査電極と同一の金属
から形成されていて、上記誘電体層の少なくとも一部が
上記信号走査電極と同一の金属の酸化物からなることを
特徴としている。
[Means for Solving the Problems] The thin film transistor array of the present invention includes an insulating substrate, signal scanning electrodes provided in stripes on the insulating substrate, and signal scanning electrodes provided in stripes perpendicular to the signal scanning electrodes on the insulating substrate. a thin film transistor provided at the intersection of the signal scanning electrode and the data line electrode, an auxiliary capacitor electrode provided on the insulating substrate, and a auxiliary capacitor electrode provided to cover the auxiliary capacitor electrode. and a pixel electrode provided on the insulating substrate and connected to the thin film transistor, and laminated with the auxiliary capacitor electrode and at least part of the dielectric layer to form an auxiliary capacitor. The auxiliary capacitance electrode is made of the same metal as the signal scanning electrode, and at least a part of the dielectric layer is made of an oxide of the same metal as the signal scanning electrode. There is.

[作用コ 本発明の薄膜トランジスタアレイでは、補助容量用電極
を信号走査電極と同一の金属材料で形成し、上記補助容
量用電極表面を酸化することにより形成される上記金属
の酸化物被膜により誘電体層を形成している。すなわち
、上記誘電体層はゲート絶縁膜と同一の金属酸化物から
なる。上記金属酸化物はS i N I+に比較して誘
電率が高いので、所要の電荷に対して誘電体層の面積が
少なくて済み、ピンホールなどの膜欠陥が発生する確率
が低減される。従って、信号走査電極と画素電極とのシ
ョートが避けられ、液晶表示に当って補助容量が有効に
作用する。
[Function] In the thin film transistor array of the present invention, the auxiliary capacitance electrode is formed of the same metal material as the signal scanning electrode, and the oxide film of the metal formed by oxidizing the surface of the auxiliary capacitance electrode forms a dielectric forming layers. That is, the dielectric layer is made of the same metal oxide as the gate insulating film. Since the metal oxide has a higher dielectric constant than S i N I+, the area of the dielectric layer is required to be smaller than the required charge, and the probability of film defects such as pinholes is reduced. Therefore, a short circuit between the signal scanning electrode and the pixel electrode can be avoided, and the auxiliary capacitance can effectively function in liquid crystal display.

また、本発明の補助容量用電極に使用する材料は光を透
過しにくい材質であるが、誘電体層の面積が小さいので
補助容量電極自体を小さくすることができ、開口率が低
くなることが避けられる。
Furthermore, although the material used for the auxiliary capacitor electrode of the present invention is a material that does not easily transmit light, since the area of the dielectric layer is small, the auxiliary capacitor electrode itself can be made small, and the aperture ratio can be reduced. can avoid.

[実施例コ 以下に本発明に係わる薄膜トランジスタアレイについて
、図示の実施例に基づいて説明する。
[Example 2] A thin film transistor array according to the present invention will be described below based on an illustrated example.

夾施何1 第1図は、本発明に係わる薄膜トランジスタアレイの一
例を示す図であり、第1図(a)はその部分平面図、第
1図(b)は第1図(a)のI−I線で切る部分断面図
である。
Figure 1 is a diagram showing an example of a thin film transistor array according to the present invention. - It is a partial sectional view taken along the I line.

本実施例の薄膜トランジスタアレイは、第1図(a)及
び(b)に示すように、ガラス基板1上に信号走査電極
2と補助容量用電極3が備えられている。信号走査電極
2は、タンタル、アルミニウム、タングステン、ジルコ
ニウム、ニオブなどのうちの一つの金属またはこれらを
組合せた金属からストライプ状に形成されていて、信号
走査電極2上のゲート電極2aなど薄膜トランジスタを
形成する領域には上記金属を部分的に酸化した金属酸化
物被膜により第一のゲート絶縁膜2bが形成されている
As shown in FIGS. 1(a) and 1(b), the thin film transistor array of this embodiment includes a signal scanning electrode 2 and an auxiliary capacitance electrode 3 on a glass substrate 1. The signal scanning electrode 2 is formed in a stripe shape from one metal of tantalum, aluminum, tungsten, zirconium, niobium, etc. or a combination of these metals, and forms a thin film transistor such as a gate electrode 2a on the signal scanning electrode 2. A first gate insulating film 2b is formed in the region where the metal oxide is partially oxidized.

本発明の薄膜トランジスタアレイにおいて、補助容量用
電極3は上記信号走査電極2と同一の金属から形成され
ており、誘電体層4は補助容量用電極3の表面を酸化し
て形成された金属酸化物被膜であることを特徴としてい
る。上記補助容量用電極3は、光を透過しにくい材質で
あるので、画素電極5と重なる領域をなるべく少なくす
ることが開口率を確保する上で好ましく、通常は、上記
画素電極5の端縁部に沿うように形成する。本実施例に
おいて、補助容量用電極3は上記画素電極5の端縁部の
全周に形成されているが、補助容量として十分な電荷と
十分な開口率とが得られればよく、その形成する領域及
び面積に特に限定はない。また、上記補助容量用電極3
は接続部3aにより隣接する信号走査電極に接続されて
おり、上記接続部3aから補助容量に電荷が供給される
In the thin film transistor array of the present invention, the auxiliary capacitor electrode 3 is made of the same metal as the signal scanning electrode 2, and the dielectric layer 4 is made of a metal oxide formed by oxidizing the surface of the auxiliary capacitor electrode 3. It is characterized by being a film. Since the auxiliary capacitance electrode 3 is made of a material that does not easily transmit light, it is preferable to minimize the area overlapping with the pixel electrode 5 in order to secure the aperture ratio. Form along the In this embodiment, the auxiliary capacitance electrode 3 is formed all around the edge of the pixel electrode 5, but it is only necessary to obtain sufficient charge and a sufficient aperture ratio for the auxiliary capacitance, There are no particular limitations on the region or area. In addition, the auxiliary capacitance electrode 3
is connected to an adjacent signal scanning electrode by a connecting portion 3a, and charge is supplied from the connecting portion 3a to the auxiliary capacitor.

補助容量に対する電荷の供給は、専用の電極から各画素
の補助容量用電極に配線して、まとめておこなうように
してもよい。
Charges may be supplied to the auxiliary capacitance all at once by wiring from a dedicated electrode to the auxiliary capacitance electrode of each pixel.

本発明の薄膜トランジスタアレイにおいて、上記補助容
量用電極3、接続部3a、及び、信号走査電極2は同一
材料により形成されているので、単一工程で同時に形成
できるので有利である。また、誘電体層4及び第一のゲ
ート絶縁膜2bも同様に単一工程で同時に形成できるの
で有利である。
In the thin film transistor array of the present invention, the auxiliary capacitance electrode 3, the connecting portion 3a, and the signal scanning electrode 2 are formed of the same material, which is advantageous because they can be formed simultaneously in a single step. Furthermore, it is advantageous that the dielectric layer 4 and the first gate insulating film 2b can be formed simultaneously in a single process.

ガラス基板1上には信号走査電極2上の薄膜トランジス
タを形成する領域を覆うようにSiN。
SiN is deposited on the glass substrate 1 so as to cover the area on the signal scanning electrode 2 where the thin film transistor is to be formed.

からなる第二のゲート絶縁膜6が備えられており、第二
のゲート絶縁膜6上にはa−8iからなる半導体層7が
、また、半導体層7上にはアルミニウム、クロム、ニク
ロムなどからなるドレイン電極8a及びソース電極8b
が備えられている。ドレイン電極8aはデータライン電
極8と一体的に形成されており、データライン電極8は
信号走査電極2と直交するストライプ状に形成されてい
る。
A second gate insulating film 6 made of A-8i is provided on the second gate insulating film 6, and a semiconductor layer 7 made of A-8i is provided on the second gate insulating film 6, and a semiconductor layer 7 made of A-8I is provided on the second gate insulating film 6, and a semiconductor layer 7 made of A-8i is provided on the second gate insulating film 6, and a semiconductor layer 7 made of A-8i is provided on the second gate insulating film 6, and a semiconductor layer 7 made of A-8i is provided on the second gate insulating film 6, and a semiconductor layer 7 made of A-8i is provided on the second gate insulating film 6. Drain electrode 8a and source electrode 8b
is provided. The drain electrode 8a is formed integrally with the data line electrode 8, and the data line electrode 8 is formed in a stripe shape orthogonal to the signal scanning electrode 2.

なお、データライン電極8、ドレイン電極8a及びソー
ス電極8bは、同一材料から単一の工程にて形成される
Note that the data line electrode 8, drain electrode 8a, and source electrode 8b are formed from the same material in a single process.

上記装置では、ゲート電極2a、第一のゲート絶縁膜2
b、第二のゲート絶縁膜6、半導体層7、ドレイン電極
8a、及び、ソース電極8bにより、薄膜トランジスタ
が構成されている。
In the above device, the gate electrode 2a, the first gate insulating film 2
b, the second gate insulating film 6, the semiconductor layer 7, the drain electrode 8a, and the source electrode 8b constitute a thin film transistor.

ガラス基板1上の信号走査電極2及びデータライン電極
8に囲まれた領域には、画素電極5が備えられている。
A pixel electrode 5 is provided in a region surrounded by the signal scanning electrode 2 and the data line electrode 8 on the glass substrate 1 .

画素電極5は、ITOなど透明電極素材からなり、ソー
ス電極8bと接続されている。
The pixel electrode 5 is made of a transparent electrode material such as ITO, and is connected to the source electrode 8b.

上記薄膜トランジスタ及び画素電極5の上には、その表
面を保護するためにSiN、などからなる絶縁膜9か基
板全面に形成されており、絶縁膜9上には、さらに、ラ
ビング処理されたポリイミド膜などからなる配向膜10
が形成されている。
On the thin film transistor and pixel electrode 5, an insulating film 9 made of SiN or the like is formed on the entire surface of the substrate in order to protect the surfaces thereof, and on the insulating film 9, a polyimide film that has been subjected to a rubbing process is further formed. Alignment film 10 consisting of etc.
is formed.

そして、上記した各構成要素により薄膜トランジスタア
レイが構成されている。
A thin film transistor array is constituted by each of the above-mentioned components.

本実施例の薄膜トランジスタアレイは、液晶表示装置を
構成した際に、補助容量用電極3、誘電体層4、及び、
画素電極5からなる部分が補助容量として作用するので
、薄膜トランジスタに発生する寄生容量を無視すること
ができ、液晶層を実質的に純交流駆動することができる
。また、補助容量の誘電体が補助容量用電極を形成する
金属の酸化物であるため誘電率か高く、小面積の誘電体
層でも十分な効果が得られる。従って、上記誘電体層は
ピンホールなどの膜欠陥か生じる確率が低く、補助容量
用電極と画素電極とかショートしにくい。
When the thin film transistor array of this example constitutes a liquid crystal display device, the auxiliary capacitance electrode 3, the dielectric layer 4, and the
Since the portion consisting of the pixel electrode 5 acts as an auxiliary capacitor, the parasitic capacitance generated in the thin film transistor can be ignored, and the liquid crystal layer can be driven substantially with pure alternating current. Further, since the dielectric of the auxiliary capacitor is an oxide of the metal forming the auxiliary capacitor electrode, the dielectric constant is high, and a sufficient effect can be obtained even with a small area of the dielectric layer. Therefore, the probability of film defects such as pinholes occurring in the dielectric layer is low, and short circuits between the auxiliary capacitor electrode and the pixel electrode are less likely to occur.

失施男) 第5図は、本実施例の薄膜トランジスタアレイの構成を
示す部分断面図である。第5図において第1図と同一の
構成要素には同一の符号を付して詳細な説明を省略する
FIG. 5 is a partial cross-sectional view showing the structure of the thin film transistor array of this example. In FIG. 5, the same components as in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施例の薄膜トランジスタアレイは、誘電体層が、補
助容量用電極3の表面を酸化して得られた金属酸化物被
膜4と、第二のゲート絶縁膜を兼ねるSiN工層6と、
の二層からなる点で異なっている他は実施例1と同様で
ある。
In the thin film transistor array of this embodiment, the dielectric layer includes a metal oxide film 4 obtained by oxidizing the surface of the auxiliary capacitance electrode 3, and a SiN layer 6 that also serves as a second gate insulating film.
This example is the same as Example 1 except that it consists of two layers.

本実施例の薄膜トランジスタアレイは、液晶表示装置を
構成した際に、補助容量用電極3、誘電体(酸化物被膜
)層4、補助容量用電極3及び画素電極5に挟まれてい
る領域のS iN x層6、及び、画素電極5からなる
部分か補助容量として作用するので、薄膜トランジスタ
に発生する寄生容量を無視することができ、液晶層を実
質的に純交流駆動することができる。また、実施例1で
述へた効果に加え、誘電体層を金属酸化物被膜層とSi
Nx層との二層構造とすることにより、さらに膜欠陥が
生しる確率を低減させることかできる。
The thin film transistor array of this example has an S of the region sandwiched between the auxiliary capacitance electrode 3, the dielectric (oxide film) layer 4, the auxiliary capacitance electrode 3, and the pixel electrode 5 when configuring a liquid crystal display device. Since the portion consisting of the iN x layer 6 and the pixel electrode 5 acts as an auxiliary capacitor, the parasitic capacitance generated in the thin film transistor can be ignored, and the liquid crystal layer can be driven substantially with pure alternating current. In addition to the effects described in Example 1, the dielectric layer is made of metal oxide film layer and Si.
By forming a two-layer structure with the Nx layer, it is possible to further reduce the probability that film defects will occur.

夾樵孤λ 第6図は、本実施例の薄膜トランジスタアレイの構成を
示す部分断面図である。第6図において第1図と同一の
構成要素には同一の符号を付して詳細な説明を省略する
Figure 6 is a partial cross-sectional view showing the structure of the thin film transistor array of this embodiment. In FIG. 6, the same components as in FIG. 1 are given the same reference numerals and detailed explanations are omitted.

本実施例の薄膜トランジスタアレイは、誘電体層のうち
第二のゲート絶縁膜を兼ねる層が、さらにSin、層6
aとSiN、層6bとの二層からなる点で異なっている
他は実施例2と同様である。
In the thin film transistor array of this example, the layer that also serves as the second gate insulating film of the dielectric layer is further made of Sin, and the layer 6
The second embodiment is the same as the second embodiment except that it consists of two layers: a, SiN, and layer 6b.

本実施例の薄膜トランジスタアレイは、液晶表示装置を
構成した際に、補助容量用電極3、誘電体(金属酸化物
被膜)層4、補助容量用電極3及び画素電極5に挟まれ
ている領域のSin、層6a5上記領域のSiN8層6
b、汲び、画素電極5からなる部分が補助容量として作
用するので、薄膜トランジスタに発生する寄生容量を無
視することができ、液晶層を実質的に純交流駆動するこ
とができる。また、実施例1で述べた効果に加え、誘電
体層を金属酸化物被膜層、Sin、層、及び、SiN、
層との三層構造とすることにより、さらに膜欠陥が生じ
る確率を低減させることかできる。
The thin film transistor array of the present example has a region sandwiched between the auxiliary capacitor electrode 3, the dielectric (metal oxide film) layer 4, the auxiliary capacitor electrode 3, and the pixel electrode 5 when configuring a liquid crystal display device. Sin, layer 6a5 SiN8 layer 6 in the above region
b. Since the portion consisting of the pixel electrode 5 acts as an auxiliary capacitor, the parasitic capacitance generated in the thin film transistor can be ignored, and the liquid crystal layer can be driven substantially with pure alternating current. In addition to the effects described in Example 1, the dielectric layer may be a metal oxide film layer, a Si layer, or a SiN layer.
By forming a three-layer structure with three layers, it is possible to further reduce the probability of film defects occurring.

夾旋扁1 第7図は、本実施例の薄膜トランジスタアレイの構成を
示す部分断面図である。第7図において第1図と同一の
構成要素には同一の符号を付して詳細な説明を省略する
Convoluted plane 1 FIG. 7 is a partial cross-sectional view showing the structure of the thin film transistor array of this example. In FIG. 7, the same components as in FIG. 1 are given the same reference numerals, and detailed explanations are omitted.

本実施例の薄膜トランジスタアレイは、絶縁膜9がソー
ス電極8b上のコンタクトホール9aを残して基板全面
に形成されていて、絶縁膜9上の信号走査電極2及びデ
ータライン電極8に囲まれた領域に画素電極5が備えら
れ、画素電極5はコンタクトホール9aによりソース電
極8bに接続されている点て異なっている他は実施例2
と同様である。
In the thin film transistor array of this embodiment, an insulating film 9 is formed over the entire surface of the substrate except for a contact hole 9a above a source electrode 8b, and an area on the insulating film 9 surrounded by a signal scanning electrode 2 and a data line electrode 8 is formed. Embodiment 2 is different from Embodiment 2 except that a pixel electrode 5 is provided in the second embodiment, and the pixel electrode 5 is connected to a source electrode 8b through a contact hole 9a.
It is similar to

本実施例の薄膜トランジスタアレイは、液晶表示装置を
構成した際に、補助容量用電極3、誘電体(金属酸化物
被膜)層4、補助容量用電極3及び画素電極5に挟まれ
ている領域のS i N x層6、上記領域の絶縁膜9
、及び、画素電極5からなる部分が補助容量として作用
するので、薄膜トランジスタに発生する寄生容量を無視
することかでき、液晶層を実質的に純交流駆動すること
ができる。
The thin film transistor array of the present example has a region sandwiched between the auxiliary capacitor electrode 3, the dielectric (metal oxide film) layer 4, the auxiliary capacitor electrode 3, and the pixel electrode 5 when configuring a liquid crystal display device. S i N x layer 6, insulating film 9 in the above region
, and the pixel electrode 5 act as an auxiliary capacitance, so that the parasitic capacitance generated in the thin film transistor can be ignored, and the liquid crystal layer can be driven substantially with pure alternating current.

また、実施例1で述へた効果に加え、誘電体層を金属酸
化物被膜層、絶縁膜(SiN、)層、及び、S i N
 x層との三層構造とすることにより、さらに膜欠陥が
生じる確率を低減させることができる。
In addition to the effects described in Example 1, the dielectric layer is a metal oxide film layer, an insulating film (SiN) layer, and a SiN layer.
By forming a three-layer structure with the x layer, it is possible to further reduce the probability of film defects occurring.

[発明の効果] 本発明の薄膜トランジスタアレイによれば、誘電体層の
面積を小さくすることにより補助容量用電極と画素電極
とのショートを避けることかできるので補助容量を有効
に作用させることができ、薄膜トランジスタの寄生容量
に起因する液晶の機能低下、及び、液晶表示装置の表示
品質低下を避けることができる。
[Effects of the Invention] According to the thin film transistor array of the present invention, by reducing the area of the dielectric layer, it is possible to avoid short-circuiting between the auxiliary capacitor electrode and the pixel electrode, so that the auxiliary capacitor can work effectively. Therefore, it is possible to avoid deterioration in the function of the liquid crystal and deterioration in the display quality of the liquid crystal display device due to the parasitic capacitance of the thin film transistor.

上記補助容量用電極と画素電極とのショートを避ける効
果は、金属酸化物層を形成した補助容量用電極上にS 
i Ox、SiN工などの層を積層することにより、さ
らに高めることができる。上記5iO8、SiNヨなど
の層は、補助容量用電極と画素電極とをショートしにく
くするばかりでなく、誘電体としても機能するので好都
合である。
The effect of preventing short circuit between the auxiliary capacitance electrode and the pixel electrode is that the S
It can be further increased by laminating layers of iOx, SiN, etc. The above-mentioned 5iO8, SiN, etc. layer is advantageous because it not only makes it difficult to short-circuit the auxiliary capacitance electrode and the pixel electrode, but also functions as a dielectric.

また、誘電体層の面積が小さくてもよいので補助容量用
電極自体・も小さくてよく、上記補助容量用電極が光を
透過しにくい材質であるにもかかわらず、高い開口率が
得られる。
Further, since the area of the dielectric layer may be small, the auxiliary capacitor electrode itself may also be small, and a high aperture ratio can be obtained even though the auxiliary capacitor electrode is made of a material that does not easily transmit light.

従って、本発明によれば、液晶表示装置の液晶機能を長
期にわたって維持でき、表示品質を改良し得る薄膜トラ
ンジスタアレイを提供することができる。
Therefore, according to the present invention, it is possible to provide a thin film transistor array that can maintain the liquid crystal function of a liquid crystal display device over a long period of time and improve display quality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明に係わる薄膜トランジスタアレイ
の一実施例の構成を示す部分平面図、第1図(b)は第
1図(a)のI−I線で切る部分断面図であり、 第2図(a)は従来の薄膜トランジスタアレイの構成例
を示す部分平面図、第1図(b)は第1図(a)のI−
1線で切る部分断面図であり、第3図は第2図に示す薄
膜トランジスタアレイを液晶表示装置に組み込んだ例を
示す部分断面図であり、 第4図は従来の薄膜トランジスタアレイの他の構成例を
示す部分断面図であり、 第5図乃至第7図は本発明に係わる薄膜トランジスタア
レイの他の実施例の構成を示す部分断面図である。 3・・・補助容量用電極、 4・・・誘電体(金属酸化物)層、 5・・・画素電極。 、5−身芒イ列、g万\[2コ 第2図 / 7a 22゜ 7b 4來り東晶長拒釆籠3貞威゛口 第3図 22t) 2a 8a イン(乙 。a[イ多」」7プド醪し或tシつ第4 図 手続補正言動式) 1 事件の表示 平成2年特許願第178317号 2 発明の名称 薄膜トランジスタアレイ 3 補正をする者 事件との関係 特許出願人 住所   東京都港区虎ノ門1丁目7番12号名称(0
29)  沖電気工業株式会社代表者  小 杉  信
 光 4代理人 住所(〒160)東京都新宿区西新宿7丁目6番2号7
 補正の内容 明細書の「図面の簡単な説明」を以下の通り補正する。 1、明細書第20頁第7行乃至第8行に、「第1図(b
)は第1図(a)」とあるのを、「第2図(b)は第2
図(a)」と補正する。
FIG. 1(a) is a partial plan view showing the configuration of an embodiment of a thin film transistor array according to the present invention, and FIG. 1(b) is a partial sectional view taken along the line II in FIG. 1(a). , FIG. 2(a) is a partial plan view showing an example of the configuration of a conventional thin film transistor array, and FIG. 1(b) is a partial plan view showing an example of the configuration of a conventional thin film transistor array.
3 is a partial sectional view showing an example in which the thin film transistor array shown in FIG. 2 is incorporated into a liquid crystal display device; FIG. 4 is a partial sectional view taken along a single line; FIG. 4 is a partial sectional view showing another configuration example of the conventional thin film transistor array FIG. 5 to FIG. 7 are partial cross-sectional views showing the configuration of other embodiments of the thin film transistor array according to the present invention. 3... Electrode for auxiliary capacitance, 4... Dielectric (metal oxide) layer, 5... Pixel electrode. , 5-A row of body parts, g 10,000 \ [2 pieces Fig. 2 / 7a 22゜7b 4 Coming East Akicho refuses the pot basket 3 Teiwei゛ mouth Fig. 3 22t) 2a 8a In (Otsu.a [I Figure 4. Procedural amendment words and deeds) 1. Indication of the case 1990 Patent Application No. 178317 2. Name of the invention Thin film transistor array 3. Person making the amendment Relationship to the case Patent applicant Address 1-7-12 Toranomon, Minato-ku, Tokyo Name (0
29) Oki Electric Industry Co., Ltd. Representative Nobuko Kosugi 4 Agent Address (〒160) 7-6-2-7 Nishi-Shinjuku, Shinjuku-ku, Tokyo
The "Brief Description of Drawings" in the Description of Contents of the Amendment is amended as follows. 1. On page 20 of the specification, lines 7 and 8, it is stated that “Figure 1 (b
) is shown in Figure 1 (a)'', while 'Figure 2 (b) is shown in Figure 2
Figure (a)” is corrected.

Claims (1)

【特許請求の範囲】 絶縁基板と、 上記絶縁基板上にストライプ状に備えられた信号走査電
極と、 上記絶縁基板上に上記信号走査電極と直交するストライ
プ状に備えられたデータライン電極と、上記信号走査電
極とデータライン電極との交点に備えられた薄膜トラン
ジスタと、上記絶縁基板上に備えられた補助容量用電極
と、上記補助容量用電極を覆うように備えられた誘電体
層と、 上記絶縁基板上に備えられ、上記薄膜トランジスタに接
続されているとともに、上記補助容量用電極及び誘電体
層の少なくとも一部と積層されて補助容量を形成する画
素電極とからなる薄膜トランジスタアレイであって、 上記補助容量用電極が上記信号走査電極と同一の金属か
ら形成されていて、上記誘電体層の少なくとも一部が上
記信号走査電極と同一の金属の酸化物からなることを特
徴とする薄膜トランジスタアレイ。
[Scope of Claims] An insulating substrate; signal scanning electrodes provided in stripes on the insulating substrate; data line electrodes provided in stripes on the insulating substrate orthogonal to the signal scanning electrodes; a thin film transistor provided at the intersection of the signal scanning electrode and the data line electrode; an auxiliary capacitor electrode provided on the insulating substrate; a dielectric layer provided to cover the auxiliary capacitor electrode; A thin film transistor array comprising a pixel electrode provided on a substrate, connected to the thin film transistor, and laminated with the auxiliary capacitor electrode and at least a portion of the dielectric layer to form an auxiliary capacitor, A thin film transistor array, wherein the capacitor electrode is made of the same metal as the signal scan electrode, and at least a part of the dielectric layer is made of an oxide of the same metal as the signal scan electrode.
JP2178317A 1990-07-05 1990-07-05 Thin film transistor array Pending JPH0467020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2178317A JPH0467020A (en) 1990-07-05 1990-07-05 Thin film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2178317A JPH0467020A (en) 1990-07-05 1990-07-05 Thin film transistor array

Publications (1)

Publication Number Publication Date
JPH0467020A true JPH0467020A (en) 1992-03-03

Family

ID=16046370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2178317A Pending JPH0467020A (en) 1990-07-05 1990-07-05 Thin film transistor array

Country Status (1)

Country Link
JP (1) JPH0467020A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203981A (en) * 1991-09-05 1993-08-13 Samsung Electron Co Ltd Liquid crystal display device and manu- facture thereof
US5517341A (en) * 1992-06-01 1996-05-14 Samsung Electronics Co., Ltd. Liquid crystal display with TFT and capacitor electrodes with redundant connection
JP2018190989A (en) * 2012-08-10 2018-11-29 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203981A (en) * 1991-09-05 1993-08-13 Samsung Electron Co Ltd Liquid crystal display device and manu- facture thereof
US5517341A (en) * 1992-06-01 1996-05-14 Samsung Electronics Co., Ltd. Liquid crystal display with TFT and capacitor electrodes with redundant connection
US5686977A (en) * 1992-06-01 1997-11-11 Samsung Electronics Co., Ltd. Liquid crystal display and a manufacturing method thereof
US5696566A (en) * 1992-06-01 1997-12-09 Samsung Electronics Co., Ltd. Liquid crystal display and a manufacturing method thereof
US5847780A (en) * 1992-06-01 1998-12-08 Samsung Electronics Co., Ltd. Liquid crystal display and a manufacturing method thereof
JP2018190989A (en) * 2012-08-10 2018-11-29 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
JP4225347B2 (en) Electro-optical device and electronic apparatus
JP3661669B2 (en) Active matrix substrate, electro-optical device, electronic equipment
US6819385B2 (en) Transflective pixel structure
KR20080077323A (en) Electro-optical device, method for production of electro-optical device, and electronic apparatus
JPH05313197A (en) Active matrix substrate
JPH0372319A (en) Active matrix substrate
JP2003091017A (en) Color liquid crystal display device
US7515215B2 (en) Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same
JP2009122256A (en) Electro-optical device and electronic equipment
JP2870072B2 (en) Liquid crystal display
JPH0467020A (en) Thin film transistor array
JPH10268356A (en) Liquid crystal display device
JP2000275666A (en) Liquid crystal display device
JP3323880B2 (en) Liquid crystal display
US5965906A (en) Liquid crystal display element and manufacturing method thereof
JPH09325360A (en) Liquid crystal display device
JP2001051300A (en) Liquid crystal display device
JP2007122088A (en) Liquid crystal display panel and liquid crystal display device equipped with the liquid crystal display panel
JP3113480B2 (en) Liquid crystal display
JP2008040123A (en) Liquid crystal display device
JPH02245738A (en) Liquid crystal display device
KR950002289B1 (en) Liquid crystal display device
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JPH11119259A (en) Active matrix substrate and liquid crystal display device using the substrate
JPH11183932A (en) Active matrix type liquid crystal display device